JP2003152160A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003152160A5 JP2003152160A5 JP2002316673A JP2002316673A JP2003152160A5 JP 2003152160 A5 JP2003152160 A5 JP 2003152160A5 JP 2002316673 A JP2002316673 A JP 2002316673A JP 2002316673 A JP2002316673 A JP 2002316673A JP 2003152160 A5 JP2003152160 A5 JP 2003152160A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- gate
- region
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
【書類名】 明細書
【発明の名称】 電子パワーデバイス及びその製作方法
【特許請求の範囲】
【請求項1】
MOS技術を利用した改善された構造の電子パワーデバイス(1)の制作方法であって、少なくとも1つのゲートフィンガー領域(3)と、このゲートフィンガー領域の両側に位置するそれぞれのソース領域(4)と、前記ゲートフィンガー領域(3)及び前記ソース領域にそれぞれ別々に接触するように配置される少なくとも1つの第1レベルの金属層(3’,4’)と、前記ゲートフィンガー領域(3)を被覆する保護用パッシベーション層(5)とを有する当該デバイスの製作方法において、
前記第1レベルの金属層(3’,4’)を、前記ソース領域(4)及び前記ゲートフィンガー領域(3)上に形成する工程と、
前記パッシベーション層(5)を、前記第1レベルの金属層すなわちソース金属層(4’)に部分的に重なり合うように前記ゲートフィンガー領域(3)上に形成する工程と、
濡れ性金属層(7)を、前記パッシベーション層(5)と、前記ソース領域(4)上に配置された前記第1レベルの金属層との上部に形成する工程と
を有することを特徴とする製作方法。
【請求項2】
請求項1に記載の製作方法において、
前記濡れ性金属層(7)をその後はんだ層(9)によって被覆し、その次に、薄肉のブリッジボンディング層(8)で被覆することを特徴とする製作方法。
【請求項3】 請求項1に記載の製作方法において、
前記濡れ性金属層(7)が、チタン、ニッケル及び金より成る積層構造体を有する三重層となるようにすることを特徴とする製作方法。
【請求項4】
請求項1に記載の製作方法において、
前記濡れ性金属層(7)を、その後前記ゲートフィンガー層(3)の両側に2つの縮小領域を形成したはんだ層(9)によって被覆し、薄肉のブリッジボンディング層(8)を、その側部支持足状突出部(10)が前記縮小領域に適合するように前記はんだ層(9)上に堆積させることを特徴とする製作方法。
【請求項5】
MOS技術を用いて製作された改善された構造の電子パワーデバイス(1)であって、少なくとも1つのゲートフィンガー領域(3)と、このゲートフィンガー領域(3)の両側に位置する関連のソース領域(4)と、前記ゲートフィンガー領域(3)及び前記ソース領域にそれぞれ別々に接触するよう配置されている少なくとも1つの第1レベルの金属層(3’,4’)と、前記ゲートフィンガー領域(3)を被覆するように配置されている保護用パッシベーション層(5)とを有する当該デバイスにおいて、
このデバイスが、前記パッシベーション層(5)と、前記ソース領域(4)を被覆している前記第1レベルの金属層(4’)との上に堆積された濡れ性金属層(7)を含んでいることを特徴とする電子パワーデバイス。
【請求項6】
請求項5に記載の電子パワーデバイスにおいて、
前記追加の濡れ性金属層(7)が第2レベルの金属層になっていることを特徴とする電子パワーデバイス。
【請求項7】
請求項5に記載の電子パワーデバイスにおいて、
前記濡れ性金属層(7)が、はんだ層(9)によって被覆されており、このはんだ層が、薄肉のブリッジボンディング層(8)によって被覆されていることを特徴とする電子パワーデバイス。
【請求項8】
請求項5に記載の電子パワーデバイスにおいて、
前記濡れ性金属層(7)が、チタン、ニッケル及び金より成る積層構造体を有する三重層となっていることを特徴とする電子パワーデバイス。
【請求項9】
請求項7に記載の電子パワーデバイスにおいて、
前記薄肉のブリッジボンディング層(8)が、前記ソース領域(4)に向かって下方に延在する側部支持足状突出部(10)を有するように形成されていることを特徴とする電子パワーデバイス。
【請求項10】
請求項7に記載の電子パワーデバイスにおいて、
前記薄肉のブリッジボンディング層(8)が、複数のゲートフィンガーによって占められた領域全体に重なり合うように延在しており、且つ前記ゲートフィンガー領域の両側に位置する前記ソース領域(4)に向かって下方に延在する周辺支持突出部(10)を有することを特徴とする電子パワーデバイス。
【請求項11】 請求項5に記載の電子パワーデバイスにおいて、
前記濡れ性金属層(7)がはんだ層(9)によって被覆され、このはんだ層が、集積回路チップによって被覆されておりチップオンチップ構造をなしていることを特徴とする電子パワーデバイス。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は概して、パッケージに電気接続された電子パワーデバイスに関するものである。
本発明は特に、MOS技術を用いて製作されたデバイスであって、少なくとも1つのゲートフィンガー領域と、このゲートフィンガー領域の両側に位置する関連のソース領域と、前記ゲートフィンガー領域及び前記ソース領域にそれぞれ別々に接触するよう配置されている少なくとも1つの第1レベルの金属層と、前記ゲートフィンガー領域の上部に配置されている保護用パッシベーション層とを有する当該デバイスに関するものであるが、これに限定されるものではない。
【0002】
本発明は更に、パワーデバイスをパッケージに電気的にボンディングするのに有利な方法に関するものである。説明を容易にするため、以下では、ディスクリート型のパワー素子に関して言及する。
【0003】
【従来の技術】
周知のように、電子パワーデバイスの最も重要な要素は、導電モード中の、抵抗性の影響(Ron)を最小限にすること、及びデバイスからの熱の消散を高めることである。
【0004】
現在では、ボンディングワイヤを適切な形状の金属細条又はブリッジ細条で置換えた組立て技術が、双方の条件を満たしている。この技術は、バイポーラパワーデバイスの場合に有効であることが確かめられている。欧州特許出願公開第179714号明細書にも、1985年以来、既知である混成ボンディング技術が記載されており、この技術ではボンディングワイヤが、図1に示すようにブリッジ細条に沿って用いられている。
【0005】
最近では、混成ボンディング技術を小型パッケージ、すなわち、小型集積回路を収容するパッケージにまで広げる試みがなされている。このような小型パッケージでは、パッドをクリップと接触させることにより、許容し難い広い範囲の領域を占有されてしまう。一例として、7mm2 のデバイスの場合、ゲートの終端をクリップによって接触させると、能動領域の約0.5mm2 すなわち7%が用いられることになる。これに反して、ゲートの終端を標準寸法のボンディングワイヤによって接触させると、パッドの大きさは1/5以下に減少する、すなわち、能動領域の1%未満を占める。
【0006】
小型パッケージ即ちマイクロパッケージの場合に、上記の混成技術によって生じる利点を以下に表で表わす。
【表1】
【0007】
しかし、この混成ボンディング技術は、MOSデバイスを用いる場合、多くのゲートフィンガー及びソース金属ラインがデバイスの前面上に存在するので、ある制約を受ける。
フィンガー構造体をブリッジによりボンディングすると、通常は、例えば図2に線図的に示すように、濡れ性(wettable)金属ラインがゲートフィンガーの手前で中断することになる。
【0008】
図2は、米国特許第6040626号明細書から複製されたものであり、ゲートフィンガーを通る縦断面図を示している。図中、各層はゲート金属層(19a)、ソース金属層(18)、パッシベーション層(27)、濡れ性金属層(25)、導電性接着剤(46)及びブリッジ層(30)とする。ゲートフィンガー構造内、特に、著しくフィンガー状になっている構造内において濡れ性金属層が欠けているため、接触領域の減少が著しいものとなり、このことはデバイスの出力抵抗(Ron)に著しく影響を及ぼす。
【0009】
今日求められているほとんどの用途では、高周波数動作のためのRonが極めて低く高速のデバイスが望ましいものとされていることを考慮すると、フィンガー構造の条件と抵抗性の影響とが対立しないようにすることが最も重要である。
【0010】
更に、ブリッジボンディング層の下に延在する濡れ性金属ラインが欠けている領域は不確かな接着領域であって、この領域には軟質はんだから溶剤が流れ込むおそれがある。このような領域の接着剤の構造及び化学組成は、濡れ性金属層を被覆している領域の接着剤の構造及び化学組成と全く異なるものとしうる。
【0011】
図3に、前記溶剤による析出物の形成を線図的に示し、図4に、従来技術に従って形成された試作品の断面の写真を示す。
【0012】
異なる化学組成を有する領域が存在すると、特に、湿った環境で製作する場合に、熱応力によって製品の信頼性が損なわれるおそれがある。従って、上述した従来技術は、金属層がゲートフィンガー上に形成されていない場合のブリッジボンディングに関するものであるが、この従来技術には少なくとも以下の2つの重大な欠点がある。
1)接触領域の損失、このことは多くのフィンガー領域を有するデバイスの場合に重大なものとなるおそれがある。
2)制御されていない化学組成領域、このことは信頼性を損ねるおそれがある。
【0013】
【発明が解決しようとする課題】
本発明の課題は、電子パワーデバイスとパッケージとの電気ボンディングを改善する方法を提供することにより上述の2つの欠点を緩和させ、或いは回避することにある。
【0014】
【課題を解決するための手段】
本発明による解決策は、濡れ性金属ラインをちょうど第2レベルの金属層であるように用い、第1レベルの金属層をゲート金属層と、第2レベルの金属層及びデバイスのソース領域間の接触層との双方として用いるということである。
このようにすることで、2つの金属層がパッシベーション層によって分離される。また、もはや濡れ性金属ラインをゲートフィンガーの手前で中断させる必要がなくなる。
【0015】
本発明の概念に基づいて、MOS技術を用いた改善された設計の電子パワーデバイスであって、少なくとも1つのゲートフィンガー領域と、このゲートフィンガー領域の両側に位置する関連のソース領域と、前記ゲートフィンガー領域及び前記ソース領域にそれぞれ別々に接触するよう配置される少なくとも1つの第1レベルの金属層と、前記ゲートフィンガー領域を被覆する保護用パッシベーション層とを有する当該デバイスにおいて、
前記第1レベルの金属層を、前記ソース領域及びゲートフィンガー領域上に形成する工程と、
前記パッシベーション層を、前記第1レベルのソース金属層に部分的に重なり合うように前記ゲートフィンガー領域上に形成する工程と、
濡れ性金属層を、前記パッシベーション層と、前記ソース領域上に延在する前記第1レベルの金属層との上部に形成する工程と
を有することを特徴とする製作方法によって上述した問題を解決する。
【0016】
本発明は更に、上述したようなデバイスであって、前記パッシベーション層と、前記ソース領域上に延在している前記第1レベルの金属層との上に堆積された濡れ性金属層を含んでいることを特徴とする当該デバイスに関するものである。
【0017】
【発明の実施の形態】
本発明によるデバイス及びその製作方法の特徴及び利点は、添付図面を参照した以下の本発明の実施例の説明から明らかとなるであろう。本発明の実施例は、例示であって、本発明の範囲を限定するものではない。
図面特に、図5に示す実施例を参照するに、符号1で示す電子パワーデバイスが線図的に表わされ、このデバイスは、本発明の方法によって設置された相互接続部を有する。
【0018】
デバイス1は、それ自体既知の配置で半導体材料の基板2上に製作されている。言い換えれば、デバイス1は、MOS技術を用いて製作されたパワーデバイスとすることができ、このデバイスは、中央のゲート領域3と、このゲート領域3の両側に配置されたそれぞれのソース領域4とを有する。
【0019】
デバイス1はディスクリートデバイスであって、いわゆるゲート“フィンガー”として形成されているゲート領域3を有しているが、これは、細長状の平坦層であって、その長手方向の寸法がその横方向の寸法よりも大きいものである。
【0020】
各領域3及び4は、第1レベルの金属層とみなすことができるそれぞれの金属層によって接触されている。即ち、ゲート金属層3’及び各ソース金属層4’が設けられている。
図5に最良に示すように、パッシベーション層5がゲート金属層3’をソース金属層4’から分離している。
【0021】
各第1レベルの金属層3’及び4’の上部には、金属層6より成る被覆層が設けられ、この金属層6は、電子デバイスを得るための後続の処理工程中に濡らすことができる。
濡れ性金属層6は第1レベルの金属層3’及び4’上で、パッシベーション層5の側方に形成されており、パッシベーション層とほぼ同一平面になっている。
【0022】
パッシベーション層の上部には、軟質はんだ層9及び9’が、濡れ性金属層6をも被覆するように設けられている。しかし、図4の写真に表示したように、濡れ性金属層3’及び4’上のはんだ層9’は、パッシベーション層5を被覆しているはんだ9とは異なる粒状態である。
【0023】
従来のデバイスの構造では、薄肉のブリッジ相互接続層8をはんだ層9及び9’上に延在させることで完成されていた。
従来技術とは異なり、本発明では、第1レベルの金属層4’を被覆している金属層6に連続して、濡れ性金属層7が、パッシベーション層5上に延在しており有利である。この金属層7はパッシベーション層5を完全に被覆している。
【0024】
このようにすることで、濡れ性金属層がゲートフィンガーの手前で中断せず、従来技術で析出物が形成されるおそれのあった非濡れ性領域がなくなるという利点が得られる。
【0025】
少なくとも2つのレベルの金属層と、濡れ性表面とを有する個別型の電子パワーデバイス1を形成する処理工程を以下に要約する。一例として、
例えばアルミニウム層をもって形成された1〜5μm厚の第1金属層であって、珪素及び銅の双方又はいずれか一方のような不純物で適切にドープされた第1金属層と、
堆積された酸化物の0.5〜1μm厚のパッシベーション層と、
例えば、チタン(〜1000Å)、ニッケル(〜3000Å)及び金(〜500Å)より成る積層構造体を有する三重層をもって形成された第2の濡れ性金属層と
を設ける処理工程にすることできる。
【0026】
上述した層は例示にすぎず、これらは、半導体業界で既知であって、後に明記する特徴を呈する他の任意の層により置換えることも可能であることを理解すべきである。
【0027】
第1レベルの金属層については、パッシベーション層及び第2レベルの金属層を形成する後続の工程に適合する1つ又はそれ以上の導電層とし、これらは、デバイス1のソース及びゲート領域4及び3に良好に接触させる。
【0028】
パッシベーション層については、第2レベルの金属層を形成する工程に適合する1つ又はそれ以上の絶縁体層とし、層の不完全性、一体性及び誘電剛性率はすべて、2つのレベルの金属層を相互に良好に電気絶縁させるのに適したものとする。
【0029】
第2レベルの金属層については、第1金属層に良好に接触させるのに効果的な1つ又はそれ以上の導電層とし、混成ボンディング方法でブリッジ細条を用いるのにはんだ濡れ性がある表面が得られるものにする。
【0030】
本発明の主たる着想は、濡れ性の金属層を実際の第2レベルの金属層として用いること、第1レベルの金属層を、ゲート金属層として、及び第2レベルの金属層とデバイスのソース領域との間の接触層として用いることにある。2つの金属層は最終のパッシベーション層によって分離されている。このようにすることで、図5に線図的に示すように、濡れ性金属層がゲートフィンガーの手前で中断しない。
【0031】
図5の実施例と図3の従来技術との比較から、ゲート領域3のパッシベーション層を被覆する領域が、濡れ性の金属層で被覆されていること明らかである。従って、本発明では、ゲートフィンガーの領域は接点の接触領域として用いられ、また、析出物が形成されるおそれのあった非濡れ性の領域がなくなるという利点が得られる。更に、設けられた2つのレベルの金属層3’及び7は、多数のゲートフィンガーが存在しても、電流の分布が均一になるという利点を有し、このことは、剛性及び信頼性の双方の観点から極めて有利である。
【0032】
しかも、本発明のこの第1実施例は、最終のブリッジ層8を、その下のデバイスの1つ又はそれ以上の電極に電気接続する必要があるICチップに置換える場合に極めて有効である。この構造は、半導体業界では“チップオンチップ”構造として既知であり、一般に、導電性接着剤を使用することによって得られる。
【0033】
本発明の第2実施例を、図6を参照して説明する。図中、図5に示す第1実施例と構造的にも機能的にも類似する対応部分には同一の符号を付す。
本発明の第2実施例では、ブリッジ層8は、ゲートフィンガーと整列されるように形成されており、特に、軟質はんだがかなり薄く設けられた領域では、デバイス層上の過度の圧力によって、パッシベーション層5にクラックが生じ、第1レベルの金属層3’及び4’と第2レベルの金属層7とが不所望に短絡されないようにする。
【0034】
ゲートフィンガーの横に位置するソース領域4では、はんだ層9は、ブリッジ層8が一種の側部支持脚10を形成するのに充分に深く延在できるように形成されている。
形成される深さはデバイス自体の凹凸(1〜4μm)に依存し、その幅は、ゲートフィンガーの幅と、デバイス1上のブリッジ層8に対する位置公差(50〜300μm)とに依存する。
【0035】
この技術が、濡れ性金属層7がゲートフィンガー上に設けられているかどうかにかかわらず適用しうること勿論である。
しかし、信頼性に関する最大の利点は、双方の技術を組み合わせることによって確実なものとなる。その理由は、ゲートフィンガー上の濡れ性金属層7が不所望な化合物の形成を防止し、側部支持脚10を有するブリッジ層8により、ゲートフィンガー付近の構造体上への過度の圧力が低減されるからである。
【0036】
多数のフィンガー領域を有するパワーデバイスの場合、ブリッジ層8の形状は、複数のゲートフィンガーが存在する領域のすべてに重なり合うように延長させた形状とすることができる。このようにすることで、ブリッジ層8の機械的構造は簡単になる。図6に示すように、各ゲートフィンガーの両側に位置する側部支持脚10を形成する代わりに、図7に線図的に示すように、更に幅広(500〜2000μm)のブリッジ層を、複数のゲートフィンガーを被覆するように設けてもよい。図7の例は、ブリッジ層8がデバイス1全体を被覆している極端な場合とみなすことができる。支持脚20のため、機械的圧力は、フィンガー構造体が存在しない側部領域内に限定されたものとなる。
【0037】
本発明のデバイスとその製作方法によれば、ディスクリート型のパワーデバイス中に実際の第2金属層を導入し、場合に応じて、ブリッジ層を適切な形状に形成することによって多数の利点が得られ、技術的課題が解決される。
【図面の簡単な説明】
【図1】 混成ボンディング技術が相互接続に用いられている電子パワーデバイスの線図的斜視図である。
【図2】 いわゆる相互接続ゲートフィンガーを有する電子パワーデバイスの縦断面の線図的拡大図である。
【図3】 従来設計の電子パワーデバイスの縦断面の線図的拡大図である。
【図4】 図3の電子パワーデバイスのゲートフィンガーを通る縦断面の写真である。
【図5】 本発明によって形成された電子パワーデバイスの縦断面の線図的拡大図である。
【図6】 本発明による第2実施例の電子パワーデバイスの縦断面の線図的拡大図である。
【図7】 複数のゲートフィンガーを含む構造体を有する電子パワーデバイスの縦断面の線図的拡大図である。
【符号の説明】
1 電子パワーデバイス
3 ゲート領域
4 ソース領域
3’、4’ 第1レベルの金属層
5 パッシベーション層
6 濡れ性金属層
8 ブリッジ層
9、9’ はんだ層
10 側部支持脚
【発明の名称】 電子パワーデバイス及びその製作方法
【特許請求の範囲】
【請求項1】
MOS技術を利用した改善された構造の電子パワーデバイス(1)の制作方法であって、少なくとも1つのゲートフィンガー領域(3)と、このゲートフィンガー領域の両側に位置するそれぞれのソース領域(4)と、前記ゲートフィンガー領域(3)及び前記ソース領域にそれぞれ別々に接触するように配置される少なくとも1つの第1レベルの金属層(3’,4’)と、前記ゲートフィンガー領域(3)を被覆する保護用パッシベーション層(5)とを有する当該デバイスの製作方法において、
前記第1レベルの金属層(3’,4’)を、前記ソース領域(4)及び前記ゲートフィンガー領域(3)上に形成する工程と、
前記パッシベーション層(5)を、前記第1レベルの金属層すなわちソース金属層(4’)に部分的に重なり合うように前記ゲートフィンガー領域(3)上に形成する工程と、
濡れ性金属層(7)を、前記パッシベーション層(5)と、前記ソース領域(4)上に配置された前記第1レベルの金属層との上部に形成する工程と
を有することを特徴とする製作方法。
【請求項2】
請求項1に記載の製作方法において、
前記濡れ性金属層(7)をその後はんだ層(9)によって被覆し、その次に、薄肉のブリッジボンディング層(8)で被覆することを特徴とする製作方法。
【請求項3】 請求項1に記載の製作方法において、
前記濡れ性金属層(7)が、チタン、ニッケル及び金より成る積層構造体を有する三重層となるようにすることを特徴とする製作方法。
【請求項4】
請求項1に記載の製作方法において、
前記濡れ性金属層(7)を、その後前記ゲートフィンガー層(3)の両側に2つの縮小領域を形成したはんだ層(9)によって被覆し、薄肉のブリッジボンディング層(8)を、その側部支持足状突出部(10)が前記縮小領域に適合するように前記はんだ層(9)上に堆積させることを特徴とする製作方法。
【請求項5】
MOS技術を用いて製作された改善された構造の電子パワーデバイス(1)であって、少なくとも1つのゲートフィンガー領域(3)と、このゲートフィンガー領域(3)の両側に位置する関連のソース領域(4)と、前記ゲートフィンガー領域(3)及び前記ソース領域にそれぞれ別々に接触するよう配置されている少なくとも1つの第1レベルの金属層(3’,4’)と、前記ゲートフィンガー領域(3)を被覆するように配置されている保護用パッシベーション層(5)とを有する当該デバイスにおいて、
このデバイスが、前記パッシベーション層(5)と、前記ソース領域(4)を被覆している前記第1レベルの金属層(4’)との上に堆積された濡れ性金属層(7)を含んでいることを特徴とする電子パワーデバイス。
【請求項6】
請求項5に記載の電子パワーデバイスにおいて、
前記追加の濡れ性金属層(7)が第2レベルの金属層になっていることを特徴とする電子パワーデバイス。
【請求項7】
請求項5に記載の電子パワーデバイスにおいて、
前記濡れ性金属層(7)が、はんだ層(9)によって被覆されており、このはんだ層が、薄肉のブリッジボンディング層(8)によって被覆されていることを特徴とする電子パワーデバイス。
【請求項8】
請求項5に記載の電子パワーデバイスにおいて、
前記濡れ性金属層(7)が、チタン、ニッケル及び金より成る積層構造体を有する三重層となっていることを特徴とする電子パワーデバイス。
【請求項9】
請求項7に記載の電子パワーデバイスにおいて、
前記薄肉のブリッジボンディング層(8)が、前記ソース領域(4)に向かって下方に延在する側部支持足状突出部(10)を有するように形成されていることを特徴とする電子パワーデバイス。
【請求項10】
請求項7に記載の電子パワーデバイスにおいて、
前記薄肉のブリッジボンディング層(8)が、複数のゲートフィンガーによって占められた領域全体に重なり合うように延在しており、且つ前記ゲートフィンガー領域の両側に位置する前記ソース領域(4)に向かって下方に延在する周辺支持突出部(10)を有することを特徴とする電子パワーデバイス。
【請求項11】 請求項5に記載の電子パワーデバイスにおいて、
前記濡れ性金属層(7)がはんだ層(9)によって被覆され、このはんだ層が、集積回路チップによって被覆されておりチップオンチップ構造をなしていることを特徴とする電子パワーデバイス。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は概して、パッケージに電気接続された電子パワーデバイスに関するものである。
本発明は特に、MOS技術を用いて製作されたデバイスであって、少なくとも1つのゲートフィンガー領域と、このゲートフィンガー領域の両側に位置する関連のソース領域と、前記ゲートフィンガー領域及び前記ソース領域にそれぞれ別々に接触するよう配置されている少なくとも1つの第1レベルの金属層と、前記ゲートフィンガー領域の上部に配置されている保護用パッシベーション層とを有する当該デバイスに関するものであるが、これに限定されるものではない。
【0002】
本発明は更に、パワーデバイスをパッケージに電気的にボンディングするのに有利な方法に関するものである。説明を容易にするため、以下では、ディスクリート型のパワー素子に関して言及する。
【0003】
【従来の技術】
周知のように、電子パワーデバイスの最も重要な要素は、導電モード中の、抵抗性の影響(Ron)を最小限にすること、及びデバイスからの熱の消散を高めることである。
【0004】
現在では、ボンディングワイヤを適切な形状の金属細条又はブリッジ細条で置換えた組立て技術が、双方の条件を満たしている。この技術は、バイポーラパワーデバイスの場合に有効であることが確かめられている。欧州特許出願公開第179714号明細書にも、1985年以来、既知である混成ボンディング技術が記載されており、この技術ではボンディングワイヤが、図1に示すようにブリッジ細条に沿って用いられている。
【0005】
最近では、混成ボンディング技術を小型パッケージ、すなわち、小型集積回路を収容するパッケージにまで広げる試みがなされている。このような小型パッケージでは、パッドをクリップと接触させることにより、許容し難い広い範囲の領域を占有されてしまう。一例として、7mm2 のデバイスの場合、ゲートの終端をクリップによって接触させると、能動領域の約0.5mm2 すなわち7%が用いられることになる。これに反して、ゲートの終端を標準寸法のボンディングワイヤによって接触させると、パッドの大きさは1/5以下に減少する、すなわち、能動領域の1%未満を占める。
【0006】
小型パッケージ即ちマイクロパッケージの場合に、上記の混成技術によって生じる利点を以下に表で表わす。
【表1】
【0007】
しかし、この混成ボンディング技術は、MOSデバイスを用いる場合、多くのゲートフィンガー及びソース金属ラインがデバイスの前面上に存在するので、ある制約を受ける。
フィンガー構造体をブリッジによりボンディングすると、通常は、例えば図2に線図的に示すように、濡れ性(wettable)金属ラインがゲートフィンガーの手前で中断することになる。
【0008】
図2は、米国特許第6040626号明細書から複製されたものであり、ゲートフィンガーを通る縦断面図を示している。図中、各層はゲート金属層(19a)、ソース金属層(18)、パッシベーション層(27)、濡れ性金属層(25)、導電性接着剤(46)及びブリッジ層(30)とする。ゲートフィンガー構造内、特に、著しくフィンガー状になっている構造内において濡れ性金属層が欠けているため、接触領域の減少が著しいものとなり、このことはデバイスの出力抵抗(Ron)に著しく影響を及ぼす。
【0009】
今日求められているほとんどの用途では、高周波数動作のためのRonが極めて低く高速のデバイスが望ましいものとされていることを考慮すると、フィンガー構造の条件と抵抗性の影響とが対立しないようにすることが最も重要である。
【0010】
更に、ブリッジボンディング層の下に延在する濡れ性金属ラインが欠けている領域は不確かな接着領域であって、この領域には軟質はんだから溶剤が流れ込むおそれがある。このような領域の接着剤の構造及び化学組成は、濡れ性金属層を被覆している領域の接着剤の構造及び化学組成と全く異なるものとしうる。
【0011】
図3に、前記溶剤による析出物の形成を線図的に示し、図4に、従来技術に従って形成された試作品の断面の写真を示す。
【0012】
異なる化学組成を有する領域が存在すると、特に、湿った環境で製作する場合に、熱応力によって製品の信頼性が損なわれるおそれがある。従って、上述した従来技術は、金属層がゲートフィンガー上に形成されていない場合のブリッジボンディングに関するものであるが、この従来技術には少なくとも以下の2つの重大な欠点がある。
1)接触領域の損失、このことは多くのフィンガー領域を有するデバイスの場合に重大なものとなるおそれがある。
2)制御されていない化学組成領域、このことは信頼性を損ねるおそれがある。
【0013】
【発明が解決しようとする課題】
本発明の課題は、電子パワーデバイスとパッケージとの電気ボンディングを改善する方法を提供することにより上述の2つの欠点を緩和させ、或いは回避することにある。
【0014】
【課題を解決するための手段】
本発明による解決策は、濡れ性金属ラインをちょうど第2レベルの金属層であるように用い、第1レベルの金属層をゲート金属層と、第2レベルの金属層及びデバイスのソース領域間の接触層との双方として用いるということである。
このようにすることで、2つの金属層がパッシベーション層によって分離される。また、もはや濡れ性金属ラインをゲートフィンガーの手前で中断させる必要がなくなる。
【0015】
本発明の概念に基づいて、MOS技術を用いた改善された設計の電子パワーデバイスであって、少なくとも1つのゲートフィンガー領域と、このゲートフィンガー領域の両側に位置する関連のソース領域と、前記ゲートフィンガー領域及び前記ソース領域にそれぞれ別々に接触するよう配置される少なくとも1つの第1レベルの金属層と、前記ゲートフィンガー領域を被覆する保護用パッシベーション層とを有する当該デバイスにおいて、
前記第1レベルの金属層を、前記ソース領域及びゲートフィンガー領域上に形成する工程と、
前記パッシベーション層を、前記第1レベルのソース金属層に部分的に重なり合うように前記ゲートフィンガー領域上に形成する工程と、
濡れ性金属層を、前記パッシベーション層と、前記ソース領域上に延在する前記第1レベルの金属層との上部に形成する工程と
を有することを特徴とする製作方法によって上述した問題を解決する。
【0016】
本発明は更に、上述したようなデバイスであって、前記パッシベーション層と、前記ソース領域上に延在している前記第1レベルの金属層との上に堆積された濡れ性金属層を含んでいることを特徴とする当該デバイスに関するものである。
【0017】
【発明の実施の形態】
本発明によるデバイス及びその製作方法の特徴及び利点は、添付図面を参照した以下の本発明の実施例の説明から明らかとなるであろう。本発明の実施例は、例示であって、本発明の範囲を限定するものではない。
図面特に、図5に示す実施例を参照するに、符号1で示す電子パワーデバイスが線図的に表わされ、このデバイスは、本発明の方法によって設置された相互接続部を有する。
【0018】
デバイス1は、それ自体既知の配置で半導体材料の基板2上に製作されている。言い換えれば、デバイス1は、MOS技術を用いて製作されたパワーデバイスとすることができ、このデバイスは、中央のゲート領域3と、このゲート領域3の両側に配置されたそれぞれのソース領域4とを有する。
【0019】
デバイス1はディスクリートデバイスであって、いわゆるゲート“フィンガー”として形成されているゲート領域3を有しているが、これは、細長状の平坦層であって、その長手方向の寸法がその横方向の寸法よりも大きいものである。
【0020】
各領域3及び4は、第1レベルの金属層とみなすことができるそれぞれの金属層によって接触されている。即ち、ゲート金属層3’及び各ソース金属層4’が設けられている。
図5に最良に示すように、パッシベーション層5がゲート金属層3’をソース金属層4’から分離している。
【0021】
各第1レベルの金属層3’及び4’の上部には、金属層6より成る被覆層が設けられ、この金属層6は、電子デバイスを得るための後続の処理工程中に濡らすことができる。
濡れ性金属層6は第1レベルの金属層3’及び4’上で、パッシベーション層5の側方に形成されており、パッシベーション層とほぼ同一平面になっている。
【0022】
パッシベーション層の上部には、軟質はんだ層9及び9’が、濡れ性金属層6をも被覆するように設けられている。しかし、図4の写真に表示したように、濡れ性金属層3’及び4’上のはんだ層9’は、パッシベーション層5を被覆しているはんだ9とは異なる粒状態である。
【0023】
従来のデバイスの構造では、薄肉のブリッジ相互接続層8をはんだ層9及び9’上に延在させることで完成されていた。
従来技術とは異なり、本発明では、第1レベルの金属層4’を被覆している金属層6に連続して、濡れ性金属層7が、パッシベーション層5上に延在しており有利である。この金属層7はパッシベーション層5を完全に被覆している。
【0024】
このようにすることで、濡れ性金属層がゲートフィンガーの手前で中断せず、従来技術で析出物が形成されるおそれのあった非濡れ性領域がなくなるという利点が得られる。
【0025】
少なくとも2つのレベルの金属層と、濡れ性表面とを有する個別型の電子パワーデバイス1を形成する処理工程を以下に要約する。一例として、
例えばアルミニウム層をもって形成された1〜5μm厚の第1金属層であって、珪素及び銅の双方又はいずれか一方のような不純物で適切にドープされた第1金属層と、
堆積された酸化物の0.5〜1μm厚のパッシベーション層と、
例えば、チタン(〜1000Å)、ニッケル(〜3000Å)及び金(〜500Å)より成る積層構造体を有する三重層をもって形成された第2の濡れ性金属層と
を設ける処理工程にすることできる。
【0026】
上述した層は例示にすぎず、これらは、半導体業界で既知であって、後に明記する特徴を呈する他の任意の層により置換えることも可能であることを理解すべきである。
【0027】
第1レベルの金属層については、パッシベーション層及び第2レベルの金属層を形成する後続の工程に適合する1つ又はそれ以上の導電層とし、これらは、デバイス1のソース及びゲート領域4及び3に良好に接触させる。
【0028】
パッシベーション層については、第2レベルの金属層を形成する工程に適合する1つ又はそれ以上の絶縁体層とし、層の不完全性、一体性及び誘電剛性率はすべて、2つのレベルの金属層を相互に良好に電気絶縁させるのに適したものとする。
【0029】
第2レベルの金属層については、第1金属層に良好に接触させるのに効果的な1つ又はそれ以上の導電層とし、混成ボンディング方法でブリッジ細条を用いるのにはんだ濡れ性がある表面が得られるものにする。
【0030】
本発明の主たる着想は、濡れ性の金属層を実際の第2レベルの金属層として用いること、第1レベルの金属層を、ゲート金属層として、及び第2レベルの金属層とデバイスのソース領域との間の接触層として用いることにある。2つの金属層は最終のパッシベーション層によって分離されている。このようにすることで、図5に線図的に示すように、濡れ性金属層がゲートフィンガーの手前で中断しない。
【0031】
図5の実施例と図3の従来技術との比較から、ゲート領域3のパッシベーション層を被覆する領域が、濡れ性の金属層で被覆されていること明らかである。従って、本発明では、ゲートフィンガーの領域は接点の接触領域として用いられ、また、析出物が形成されるおそれのあった非濡れ性の領域がなくなるという利点が得られる。更に、設けられた2つのレベルの金属層3’及び7は、多数のゲートフィンガーが存在しても、電流の分布が均一になるという利点を有し、このことは、剛性及び信頼性の双方の観点から極めて有利である。
【0032】
しかも、本発明のこの第1実施例は、最終のブリッジ層8を、その下のデバイスの1つ又はそれ以上の電極に電気接続する必要があるICチップに置換える場合に極めて有効である。この構造は、半導体業界では“チップオンチップ”構造として既知であり、一般に、導電性接着剤を使用することによって得られる。
【0033】
本発明の第2実施例を、図6を参照して説明する。図中、図5に示す第1実施例と構造的にも機能的にも類似する対応部分には同一の符号を付す。
本発明の第2実施例では、ブリッジ層8は、ゲートフィンガーと整列されるように形成されており、特に、軟質はんだがかなり薄く設けられた領域では、デバイス層上の過度の圧力によって、パッシベーション層5にクラックが生じ、第1レベルの金属層3’及び4’と第2レベルの金属層7とが不所望に短絡されないようにする。
【0034】
ゲートフィンガーの横に位置するソース領域4では、はんだ層9は、ブリッジ層8が一種の側部支持脚10を形成するのに充分に深く延在できるように形成されている。
形成される深さはデバイス自体の凹凸(1〜4μm)に依存し、その幅は、ゲートフィンガーの幅と、デバイス1上のブリッジ層8に対する位置公差(50〜300μm)とに依存する。
【0035】
この技術が、濡れ性金属層7がゲートフィンガー上に設けられているかどうかにかかわらず適用しうること勿論である。
しかし、信頼性に関する最大の利点は、双方の技術を組み合わせることによって確実なものとなる。その理由は、ゲートフィンガー上の濡れ性金属層7が不所望な化合物の形成を防止し、側部支持脚10を有するブリッジ層8により、ゲートフィンガー付近の構造体上への過度の圧力が低減されるからである。
【0036】
多数のフィンガー領域を有するパワーデバイスの場合、ブリッジ層8の形状は、複数のゲートフィンガーが存在する領域のすべてに重なり合うように延長させた形状とすることができる。このようにすることで、ブリッジ層8の機械的構造は簡単になる。図6に示すように、各ゲートフィンガーの両側に位置する側部支持脚10を形成する代わりに、図7に線図的に示すように、更に幅広(500〜2000μm)のブリッジ層を、複数のゲートフィンガーを被覆するように設けてもよい。図7の例は、ブリッジ層8がデバイス1全体を被覆している極端な場合とみなすことができる。支持脚20のため、機械的圧力は、フィンガー構造体が存在しない側部領域内に限定されたものとなる。
【0037】
本発明のデバイスとその製作方法によれば、ディスクリート型のパワーデバイス中に実際の第2金属層を導入し、場合に応じて、ブリッジ層を適切な形状に形成することによって多数の利点が得られ、技術的課題が解決される。
【図面の簡単な説明】
【図1】 混成ボンディング技術が相互接続に用いられている電子パワーデバイスの線図的斜視図である。
【図2】 いわゆる相互接続ゲートフィンガーを有する電子パワーデバイスの縦断面の線図的拡大図である。
【図3】 従来設計の電子パワーデバイスの縦断面の線図的拡大図である。
【図4】 図3の電子パワーデバイスのゲートフィンガーを通る縦断面の写真である。
【図5】 本発明によって形成された電子パワーデバイスの縦断面の線図的拡大図である。
【図6】 本発明による第2実施例の電子パワーデバイスの縦断面の線図的拡大図である。
【図7】 複数のゲートフィンガーを含む構造体を有する電子パワーデバイスの縦断面の線図的拡大図である。
【符号の説明】
1 電子パワーデバイス
3 ゲート領域
4 ソース領域
3’、4’ 第1レベルの金属層
5 パッシベーション層
6 濡れ性金属層
8 ブリッジ層
9、9’ はんだ層
10 側部支持脚
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT2001A002284 | 2001-10-30 | ||
IT2001MI002284A ITMI20012284A1 (it) | 2001-10-30 | 2001-10-30 | Metodo per il perfezionamento della connessione elettrica tra un dispositivo elettronico di potenza ed il suo package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003152160A JP2003152160A (ja) | 2003-05-23 |
JP2003152160A5 true JP2003152160A5 (ja) | 2005-11-04 |
Family
ID=11448561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002316673A Pending JP2003152160A (ja) | 2001-10-30 | 2002-10-30 | 電子パワーデバイス及びその製作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7126173B2 (ja) |
EP (1) | EP1310993A3 (ja) |
JP (1) | JP2003152160A (ja) |
IT (1) | ITMI20012284A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006025959B4 (de) * | 2006-06-02 | 2010-03-04 | Infineon Technologies Ag | Leistungshalbleiteranordnung mit vorderseitig aufgelötetem Clip und Verfahren zur Herstellung einer solchen |
US9589937B2 (en) * | 2014-08-08 | 2017-03-07 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd | Semiconductor cooling method and method of heat dissipation |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4067041A (en) * | 1975-09-29 | 1978-01-03 | Hutson Jearld L | Semiconductor device package and method of making same |
US4561468A (en) * | 1982-04-19 | 1985-12-31 | Valcor Engineering Corporation | Valve for use in jet engine systems and the like |
DE3224642A1 (de) * | 1982-07-01 | 1984-01-05 | Siemens AG, 1000 Berlin und 8000 München | Igfet mit injektorzone |
US4561168A (en) * | 1982-11-22 | 1985-12-31 | Siliconix Incorporated | Method of making shadow isolated metal DMOS FET device |
DE3788470T2 (de) * | 1986-08-08 | 1994-06-09 | Philips Nv | Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate. |
US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
DE69434268T2 (de) * | 1994-07-14 | 2006-01-12 | Stmicroelectronics S.R.L., Agrate Brianza | Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren |
US5767546A (en) | 1994-12-30 | 1998-06-16 | Siliconix Incorporated | Laternal power mosfet having metal strap layer to reduce distributed resistance |
US5597765A (en) * | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
US5681761A (en) * | 1995-12-28 | 1997-10-28 | Philips Electronics North America Corporation | Microwave power SOI-MOSFET with high conductivity metal gate |
US6342715B1 (en) * | 1997-06-27 | 2002-01-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
DE69832359T2 (de) * | 1997-07-19 | 2006-08-03 | Koninklijke Philips Electronics N.V. | Halbleitervorrichtung -anordnung und -schaltungen |
US6040626A (en) * | 1998-09-25 | 2000-03-21 | International Rectifier Corp. | Semiconductor package |
US6940142B2 (en) * | 2001-07-02 | 2005-09-06 | Xerox Corporation | Low data line capacitance image sensor array using air-gap metal crossover |
JP2004055812A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
JP2006049341A (ja) * | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7274092B2 (en) * | 2005-09-13 | 2007-09-25 | Infineon Technologies, Ag | Semiconductor component and method of assembling the same |
-
2001
- 2001-10-30 IT IT2001MI002284A patent/ITMI20012284A1/it unknown
-
2002
- 2002-10-30 US US10/285,363 patent/US7126173B2/en not_active Expired - Lifetime
- 2002-10-30 JP JP2002316673A patent/JP2003152160A/ja active Pending
- 2002-10-30 EP EP02024185A patent/EP1310993A3/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4308671B2 (ja) | ワイヤボンドパッドを有する半導体装置とその製作方法 | |
US7768075B2 (en) | Semiconductor die packages using thin dies and metal substrates | |
US9659854B2 (en) | Embedded packaging for devices and systems comprising lateral GaN power transistors | |
TWI395277B (zh) | 晶圓水準的晶片級封裝 | |
CN101202266B (zh) | 芯片级封装及其制造方法和大功率集成电路器件 | |
KR101909948B1 (ko) | 전력 금속 산화물 반도체 전계 효과 트랜지스터에 대한 멀티-레벨 옵션 | |
JP2002164437A (ja) | ボンディングおよび電流配分を分散したパワー集積回路および方法 | |
JP2006319204A (ja) | 半導体装置の製造方法、及び半導体装置 | |
CN110246823B (zh) | 包含结合垫和结合导线或夹子的半导体器件 | |
TWI405300B (zh) | 半導體裝置及其製造方法 | |
US11658093B2 (en) | Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device | |
US7045831B2 (en) | Semiconductor device | |
US5592026A (en) | Integrated structure pad assembly for lead bonding | |
US20190259874A1 (en) | Wafer based beol process for chip embedding | |
CN110473851A (zh) | 具有应力减轻结构的半导体器件 | |
JP2003152160A5 (ja) | ||
US7126173B2 (en) | Method for enhancing the electric connection between a power electronic device and its package | |
JP7167639B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8809695B2 (en) | Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure | |
GB2535484B (en) | Wafer metallization of high power semiconductor devices | |
CN213401191U (zh) | 封装结构 | |
CN117080163B (zh) | 一种芯片结构及其形成方法、芯片封装结构及其形成方法 | |
JP7298679B2 (ja) | 炭化珪素半導体装置 | |
JP2005268296A (ja) | ショットキーバリアダイオード | |
JP2023057828A (ja) | 半導体装置およびその製造方法 |