JPH07302893A - 薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層 - Google Patents
薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層Info
- Publication number
- JPH07302893A JPH07302893A JP9523295A JP9523295A JPH07302893A JP H07302893 A JPH07302893 A JP H07302893A JP 9523295 A JP9523295 A JP 9523295A JP 9523295 A JP9523295 A JP 9523295A JP H07302893 A JPH07302893 A JP H07302893A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- insulating layer
- metal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 製造工程中にメタル層におけるヒロックスの
形成を阻止するために、安く、非汚染で、効果的な方法
により形成される薄膜構造を提供する。 【構成】 基板及び基板により支持されたメタル層を有
し、メタル層におけるヒロックスの形成を阻止すべく設
計された薄膜構造であって、それ以下でメタル層が実質
的にヒロックフリーである適当に低い温度でメタル層上
に被着された第１の絶縁層と、第１の絶縁層上に被着さ
れた第２の絶縁層とを備えている。
形成を阻止するために、安く、非汚染で、効果的な方法
により形成される薄膜構造を提供する。 【構成】 基板及び基板により支持されたメタル層を有
し、メタル層におけるヒロックスの形成を阻止すべく設
計された薄膜構造であって、それ以下でメタル層が実質
的にヒロックフリーである適当に低い温度でメタル層上
に被着された第１の絶縁層と、第１の絶縁層上に被着さ
れた第２の絶縁層とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、薄膜構造のメ
タル層におけるヒロックスの形成を阻止するためのキャ
ッピング層の使用に関し、特にヒロックスの阻止用双対
絶縁キャッピング層の使用に関する。
タル層におけるヒロックスの形成を阻止するためのキャ
ッピング層の使用に関し、特にヒロックスの阻止用双対
絶縁キャッピング層の使用に関する。
【０００２】
【従来の技術】アクティブマトリクス液晶ディスプレイ
（ＡＭＬＣＤｓ）の製造における大きな難題は、高性能
に対するゲート及びデータライン抵抗の縮減である。特
に、ＡＭＬＣＤｓにおける低抵抗性のゲート及びデータ
ラインは、アクティブマトリクス回路素子のＲＣ遅延応
答を縮減して、より速い画面リフレッシュ(screen refr
esh)を結果として生じかつより高い画素カウント(pixel
count) を許容する。クロミウムのような超硬合金は、
高性能ディスプレイにおける使用に対してあまりにも高
い抵抗を有する。加えて、標準メタル線としての超硬合
金のコストは、他の非超硬合金よりも大きい。低抵抗及
びコストの視点から、アルミニウムが望ましい線メタル
である。
（ＡＭＬＣＤｓ）の製造における大きな難題は、高性能
に対するゲート及びデータライン抵抗の縮減である。特
に、ＡＭＬＣＤｓにおける低抵抗性のゲート及びデータ
ラインは、アクティブマトリクス回路素子のＲＣ遅延応
答を縮減して、より速い画面リフレッシュ(screen refr
esh)を結果として生じかつより高い画素カウント(pixel
count) を許容する。クロミウムのような超硬合金は、
高性能ディスプレイにおける使用に対してあまりにも高
い抵抗を有する。加えて、標準メタル線としての超硬合
金のコストは、他の非超硬合金よりも大きい。低抵抗及
びコストの視点から、アルミニウムが望ましい線メタル
である。
【０００３】
【発明が解決しようとする課題】しかしながら、アルミ
ニウムは、ある一定の被着条件下で、“ヒロックス”と
呼ばれる、欠陥を形成する不利な傾向を有する。これら
の欠陥は、基板に並行でかつそれから離れてアルミニウ
ムの側面上に形成する突起によって特徴付けられる。突
起がアルミニウムの上に横たわっている複数の層を通っ
て“パンチ(punch) ”しうる（穴をあけうる）ので、ヒ
ロックスは、しばしばＩＣまたはアクディブマトリクス
の正確な動作に対して致命的である。これらの理由によ
り、製造工程中にヒロックスの形成を阻止するために多
くの試みがなされている。第１のこれらの技術は、アル
ミニウム・メタル上に個別メタル（タンタルのような）
キャッピング層(capping layer) を採り入れる。この技
術は、製造工程におけるヒロックスの形成を制御するた
めには成功であると考えられていた。しかしながら、一
つの欠点は、キャッピング・メタルをパターン化するた
めに個別マスキング製造工程が必要であることである
− さもなければ、全プレート上に延伸している、キャ
ッピング・メタル層は、ショートの原因になるであろ
う。これは、そのような電気的ショートを回避するため
にパターン化される必要がない絶縁キャッピング層とは
対照的である。このキャッピング・メタルに対する追加
のマスキング段階は、製造及び製品の総コストに加えら
れる。
ニウムは、ある一定の被着条件下で、“ヒロックス”と
呼ばれる、欠陥を形成する不利な傾向を有する。これら
の欠陥は、基板に並行でかつそれから離れてアルミニウ
ムの側面上に形成する突起によって特徴付けられる。突
起がアルミニウムの上に横たわっている複数の層を通っ
て“パンチ(punch) ”しうる（穴をあけうる）ので、ヒ
ロックスは、しばしばＩＣまたはアクディブマトリクス
の正確な動作に対して致命的である。これらの理由によ
り、製造工程中にヒロックスの形成を阻止するために多
くの試みがなされている。第１のこれらの技術は、アル
ミニウム・メタル上に個別メタル（タンタルのような）
キャッピング層(capping layer) を採り入れる。この技
術は、製造工程におけるヒロックスの形成を制御するた
めには成功であると考えられていた。しかしながら、一
つの欠点は、キャッピング・メタルをパターン化するた
めに個別マスキング製造工程が必要であることである
− さもなければ、全プレート上に延伸している、キャ
ッピング・メタル層は、ショートの原因になるであろ
う。これは、そのような電気的ショートを回避するため
にパターン化される必要がない絶縁キャッピング層とは
対照的である。このキャッピング・メタルに対する追加
のマスキング段階は、製造及び製品の総コストに加えら
れる。
【０００４】第２の技術は、陽極工程により酸化層でメ
タルをキャップする。一つのそのような試みは、ＳＩＤ
９３ダイジェストの４６７頁に示されたシマダ（島田）
等による論文：“Ｐ−６：ＴＦＴゲート線用低抵抗率タ
ンタル膜”に記載されている。シマダ等は、ＳｉＮX の
層によって追加的にキャップされるタンタル上のタンタ
ル酸化層の陽極成長を記載している。アルミニウム上に
酸化アルミニウムの層を成長させるために同じ陽極工程
が用いられていた。そのような酸化物に伴う問題は、プ
ア・インシュレーアであると同時にヒロック(hillock)
形成のプア・サプレッサであるとそれらが一般に考えら
れていることである。それを通ってヒロックスが突起し
うる、小さな欠陥（“ピンホールズ”）が酸化層に形成
されうることが報告されている。陽極酸化物の使用に伴
う別の欠点は、陽極工程が可能的に汚染されている電解
溶液の使用を一般に必要としかつ同時に全ての線上で陽
極成長を達成するために全てのパターン化された線を接
続する手段を必要とすることである。本発明の目的は、
上述した従来の技術における問題点に鑑み、製造工程中
にメタル層におけるヒロックスの形成を阻止すべく、安
く、非汚染で、効果的な方法により形成される薄膜構造
を提供することである。
タルをキャップする。一つのそのような試みは、ＳＩＤ
９３ダイジェストの４６７頁に示されたシマダ（島田）
等による論文：“Ｐ−６：ＴＦＴゲート線用低抵抗率タ
ンタル膜”に記載されている。シマダ等は、ＳｉＮX の
層によって追加的にキャップされるタンタル上のタンタ
ル酸化層の陽極成長を記載している。アルミニウム上に
酸化アルミニウムの層を成長させるために同じ陽極工程
が用いられていた。そのような酸化物に伴う問題は、プ
ア・インシュレーアであると同時にヒロック(hillock)
形成のプア・サプレッサであるとそれらが一般に考えら
れていることである。それを通ってヒロックスが突起し
うる、小さな欠陥（“ピンホールズ”）が酸化層に形成
されうることが報告されている。陽極酸化物の使用に伴
う別の欠点は、陽極工程が可能的に汚染されている電解
溶液の使用を一般に必要としかつ同時に全ての線上で陽
極成長を達成するために全てのパターン化された線を接
続する手段を必要とすることである。本発明の目的は、
上述した従来の技術における問題点に鑑み、製造工程中
にメタル層におけるヒロックスの形成を阻止すべく、安
く、非汚染で、効果的な方法により形成される薄膜構造
を提供することである。
【０００５】
【課題を解決するための手段】本発明の上記目的は、基
板及び基板により支持されたメタル層を有しており、メ
タル層におけるヒロックスの形成を阻止すべく設計され
た薄膜構造であって、それ以下でメタル層が実質的にヒ
ロックフリーである適当に低い温度でメタル層上に被着
された第１の絶縁層と、第１の絶縁層上に被着された第
２の絶縁層とを備えている薄膜構造によって達成され
る。本発明では、メタル層は、アルミニウムを含み、適
当に低い温度は、２００°Ｃよりも低いように構成して
もよい。本発明では、メタル層は、アルミニウムを含
み、第１の絶縁層は、ＳｉＯx 及びＳｉＯx Ｎy を含ん
でいる群から選択され、第２の絶縁層は、ＳｉＮy を含
み、適当に低い温度は、２５０°Ｃよりも低いように構
成してもよい。
板及び基板により支持されたメタル層を有しており、メ
タル層におけるヒロックスの形成を阻止すべく設計され
た薄膜構造であって、それ以下でメタル層が実質的にヒ
ロックフリーである適当に低い温度でメタル層上に被着
された第１の絶縁層と、第１の絶縁層上に被着された第
２の絶縁層とを備えている薄膜構造によって達成され
る。本発明では、メタル層は、アルミニウムを含み、適
当に低い温度は、２００°Ｃよりも低いように構成して
もよい。本発明では、メタル層は、アルミニウムを含
み、第１の絶縁層は、ＳｉＯx 及びＳｉＯx Ｎy を含ん
でいる群から選択され、第２の絶縁層は、ＳｉＮy を含
み、適当に低い温度は、２５０°Ｃよりも低いように構
成してもよい。
【０００６】
【作用】本発明は、基板と、基板によって支持されたメ
タル層と、メタル層上に被着された第１の絶縁層と、第
１の絶縁層上に被着された第２の絶縁層を備えている薄
膜構造である。第１の絶縁層の被着の温度は、メタル層
に応力を与えることを回避して、第１の絶縁層の被着中
にメタル層を実質的にヒロック・フリーに保つべく十分
に低く選択すべきである。第２の絶縁層は、第１の絶縁
層よりも高い温度で被着されうる。
タル層と、メタル層上に被着された第１の絶縁層と、第
１の絶縁層上に被着された第２の絶縁層を備えている薄
膜構造である。第１の絶縁層の被着の温度は、メタル層
に応力を与えることを回避して、第１の絶縁層の被着中
にメタル層を実質的にヒロック・フリーに保つべく十分
に低く選択すべきである。第２の絶縁層は、第１の絶縁
層よりも高い温度で被着されうる。
【０００７】
【実施例】以下の記載は、当業者に本発明を作らせかつ
使用させるべく現されており、かつ特定のアプリケーシ
ョン及びその要求事項のコンテキストで提供される。好
ましい実施例に対する種々の変更は、当業者にとって容
易に理解されるであろうし、ここに規定された一般原理
は、添付した特許請求の範囲によって規定された本発明
の精神及び範囲から逸脱することなく他の実施例及びア
プリケーションに適用されうる。それゆえに、本発明
は、示された実施例に限定されることを企図していない
が、しかしここに開示された原理及び特徴で構成された
最も広い範囲によるものである。ここで、図１を参照す
ると、ヒロックの形成が、構造１０のような薄膜構造に
示されている。複数の特定層を備えている構造１０が示
されているが、特定層の選択は、説明を目的としてのみ
なされたものであり、更に、メタル層におけるヒロック
形成の問題は、種々の材料を用いている種々の構造に対
しても共通であるということは、理解されるであろう。
加えて、構造１０は、製造において薄膜トランジスタ
（ＴＦＴ）に似ているが、ヒロック形成の問題は、メタ
ル線クロスオーバ形成、コンデンサ、または層のインテ
グリティ（一貫性）のブリーチ（裂け目）がオペレーシ
ョナル・マルファンクションの原因となりうるあらゆる
他の構造に対しても致命的である。
使用させるべく現されており、かつ特定のアプリケーシ
ョン及びその要求事項のコンテキストで提供される。好
ましい実施例に対する種々の変更は、当業者にとって容
易に理解されるであろうし、ここに規定された一般原理
は、添付した特許請求の範囲によって規定された本発明
の精神及び範囲から逸脱することなく他の実施例及びア
プリケーションに適用されうる。それゆえに、本発明
は、示された実施例に限定されることを企図していない
が、しかしここに開示された原理及び特徴で構成された
最も広い範囲によるものである。ここで、図１を参照す
ると、ヒロックの形成が、構造１０のような薄膜構造に
示されている。複数の特定層を備えている構造１０が示
されているが、特定層の選択は、説明を目的としてのみ
なされたものであり、更に、メタル層におけるヒロック
形成の問題は、種々の材料を用いている種々の構造に対
しても共通であるということは、理解されるであろう。
加えて、構造１０は、製造において薄膜トランジスタ
（ＴＦＴ）に似ているが、ヒロック形成の問題は、メタ
ル線クロスオーバ形成、コンデンサ、または層のインテ
グリティ（一貫性）のブリーチ（裂け目）がオペレーシ
ョナル・マルファンクションの原因となりうるあらゆる
他の構造に対しても致命的である。
【０００８】構造１０は、その上にメタル層１４（例え
ば、アルミニウム）が被着されかつパターン化される基
板１２（構造がＡＭＬＣＤの一部であるならば、通常は
ガラス）を備えている。底部絶縁層１６（ＳｉＮ、等か
らなる）は、メタル層１４と活性層１８の間の介在絶縁
物(intervening insulator) として作用する。頂部絶縁
層２０及び他のメタル線２２は、活性層１８の頂上に被
着される。図１から分かるように、ヒロック２４は、メ
タル層１４から形成されかつ複数の層（層１６、１８、
２０、及び２２）を通して“パンチ”されて（穴が開け
られて）、メタル層１４とメタル層２２の間で“ショー
ト”を生成する。図に示したような、欠陥は、構造の正
確な動作に対して致命的でありうる。ヒロック２４のよ
うな、ヒロックスは、製造中に形成する。本質的に、ア
ルミニウムのようなメタルは、相対的に高温で被着さ
れ、そして室温まで冷却された後にパターン化される。
室温でパターン化された後、ＳｉＮ層１６のような、絶
縁層が３００〜３８０°Ｃの範囲における温度で被着さ
れる。この再加熱は、アルミニウムにおける応力(stres
s)の原因になる。基板（アクティブマトリクス液晶ディ
スプレイにおいて通常はガラス）とアルミニウムの間の
熱膨張係数における不一致（不整合）により、その成長
が数十分の一マイクロンから数マイクロンのサイズで計
測されうる、ヒロックスの形で追加の応力が取り除かれ
る。
ば、アルミニウム）が被着されかつパターン化される基
板１２（構造がＡＭＬＣＤの一部であるならば、通常は
ガラス）を備えている。底部絶縁層１６（ＳｉＮ、等か
らなる）は、メタル層１４と活性層１８の間の介在絶縁
物(intervening insulator) として作用する。頂部絶縁
層２０及び他のメタル線２２は、活性層１８の頂上に被
着される。図１から分かるように、ヒロック２４は、メ
タル層１４から形成されかつ複数の層（層１６、１８、
２０、及び２２）を通して“パンチ”されて（穴が開け
られて）、メタル層１４とメタル層２２の間で“ショー
ト”を生成する。図に示したような、欠陥は、構造の正
確な動作に対して致命的でありうる。ヒロック２４のよ
うな、ヒロックスは、製造中に形成する。本質的に、ア
ルミニウムのようなメタルは、相対的に高温で被着さ
れ、そして室温まで冷却された後にパターン化される。
室温でパターン化された後、ＳｉＮ層１６のような、絶
縁層が３００〜３８０°Ｃの範囲における温度で被着さ
れる。この再加熱は、アルミニウムにおける応力(stres
s)の原因になる。基板（アクティブマトリクス液晶ディ
スプレイにおいて通常はガラス）とアルミニウムの間の
熱膨張係数における不一致（不整合）により、その成長
が数十分の一マイクロンから数マイクロンのサイズで計
測されうる、ヒロックスの形で追加の応力が取り除かれ
る。
【０００９】ヒロックスは、薄膜構造の動作にそのよう
な破壊的影響を有しうるので、製造工程におけるそれら
の成長を制御または阻止するために多くの試みがなされ
た。図２及び図３は、二つのそのような試みを示す。図
２は、両方が基板３２上に被着された、タンタルのよう
な別のメタル層３６による、アルミニウムのようなメタ
ル層３４のキャッピングを示す。メタル層３４の表面に
おける微切り上り(slight raise)３８で示されるよう
に、この方法は、ヒロックスの阻止において相対的に成
功することが一般に知られている。この特定な方法での
一つの欠点は、しかしながら、製造コストの増大であ
る。追加のメタル・キャッピング層は、個別マスキング
段階を一般に必要とする。マスキングは、高価な製造段
階であることが一般に知られている。図３は、ヒロック
スの形成を阻止することの第２の試みを示す。メタル層
４４は、基板４２上に被着されかつパターン化される。
そして、メタル層の上に、陽極工程（電気メッキに類似
する）により酸化層がメタル自体の上に形成される。こ
の方法は、例えば、上記で参照したシマダ（島田）等に
よる論文に記載されているように、タンタル・メタル線
上に採り入れられる。
な破壊的影響を有しうるので、製造工程におけるそれら
の成長を制御または阻止するために多くの試みがなされ
た。図２及び図３は、二つのそのような試みを示す。図
２は、両方が基板３２上に被着された、タンタルのよう
な別のメタル層３６による、アルミニウムのようなメタ
ル層３４のキャッピングを示す。メタル層３４の表面に
おける微切り上り(slight raise)３８で示されるよう
に、この方法は、ヒロックスの阻止において相対的に成
功することが一般に知られている。この特定な方法での
一つの欠点は、しかしながら、製造コストの増大であ
る。追加のメタル・キャッピング層は、個別マスキング
段階を一般に必要とする。マスキングは、高価な製造段
階であることが一般に知られている。図３は、ヒロック
スの形成を阻止することの第２の試みを示す。メタル層
４４は、基板４２上に被着されかつパターン化される。
そして、メタル層の上に、陽極工程（電気メッキに類似
する）により酸化層がメタル自体の上に形成される。こ
の方法は、例えば、上記で参照したシマダ（島田）等に
よる論文に記載されているように、タンタル・メタル線
上に採り入れられる。
【００１０】陽極工程自体は製造コストを増加するだけ
でなく、それは混合した結果と合致する。図３に示すよ
うに、小さなヒロックスは、酸化層の表面に発生してい
る欠陥（“ピンホールズ”と称される）において形成し
うるということが知られている。ヒロック４８のよう
な、ヒロックスは、キャッピング層としての酸化物の所
望の効果を効果的に帳消しにする−そのようなピンホー
ル欠陥において形成することが知られている。本発明
は、被着されたメタルにおけるヒロックスの形成を阻止
するために双対絶縁キャッピング層の使用を提案する。
第１の層は、低温環境において被着される絶縁層であ
る。第２の層は、第１の層の上に被着された、より一般
的な高温絶縁層である。第１の層は、その層が被着され
ている間にメタルの過度な応力を回避するために低温で
被着される。図４は、本発明の原理に適合してなされた
双対絶縁層の実施例を採り入れている薄膜構造５０を示
す。メタル層５４は、メタル層５４を形成すべく基板５
２上に被着されかつパターン化される。メタル層５４の
頂部には、第１の絶縁層５６が低温で被着される。一実
施例では、この層は、スパッタリングまたは標準のプラ
ズマ・エンハンスドＣＶＤ（ＰＥＣＶＤ）によって被着
されたＳｉＯx またはＳｉＯx Ｎy （ここで、サブスク
リプトｘ及びｙは、可変である）のいずれかである。問
題のメタルがアルミニウムであるならば、この第１の層
が被着されうる温度は、おおよそ１５０〜２００°Ｃで
ある。既に形成された第１の層がヒロックスの形成を阻
止することを支援するので、第２の層５８は、より高い
温度で被着されうる。一実施例では、第２の絶縁層は、
３５０°Ｃでスパッタ被着またはＰＥＣＶＤのいずれか
を用いて被着されるＳｉＮx である。より高い温度で被
着された、第２の絶縁層は、一般的な規則として、絶縁
層の質がその被着温度に比例するので、低温被着された
第１の絶縁層のより低い絶縁質を補償する。
でなく、それは混合した結果と合致する。図３に示すよ
うに、小さなヒロックスは、酸化層の表面に発生してい
る欠陥（“ピンホールズ”と称される）において形成し
うるということが知られている。ヒロック４８のよう
な、ヒロックスは、キャッピング層としての酸化物の所
望の効果を効果的に帳消しにする−そのようなピンホー
ル欠陥において形成することが知られている。本発明
は、被着されたメタルにおけるヒロックスの形成を阻止
するために双対絶縁キャッピング層の使用を提案する。
第１の層は、低温環境において被着される絶縁層であ
る。第２の層は、第１の層の上に被着された、より一般
的な高温絶縁層である。第１の層は、その層が被着され
ている間にメタルの過度な応力を回避するために低温で
被着される。図４は、本発明の原理に適合してなされた
双対絶縁層の実施例を採り入れている薄膜構造５０を示
す。メタル層５４は、メタル層５４を形成すべく基板５
２上に被着されかつパターン化される。メタル層５４の
頂部には、第１の絶縁層５６が低温で被着される。一実
施例では、この層は、スパッタリングまたは標準のプラ
ズマ・エンハンスドＣＶＤ（ＰＥＣＶＤ）によって被着
されたＳｉＯx またはＳｉＯx Ｎy （ここで、サブスク
リプトｘ及びｙは、可変である）のいずれかである。問
題のメタルがアルミニウムであるならば、この第１の層
が被着されうる温度は、おおよそ１５０〜２００°Ｃで
ある。既に形成された第１の層がヒロックスの形成を阻
止することを支援するので、第２の層５８は、より高い
温度で被着されうる。一実施例では、第２の絶縁層は、
３５０°Ｃでスパッタ被着またはＰＥＣＶＤのいずれか
を用いて被着されるＳｉＮx である。より高い温度で被
着された、第２の絶縁層は、一般的な規則として、絶縁
層の質がその被着温度に比例するので、低温被着された
第１の絶縁層のより低い絶縁質を補償する。
【００１１】本発明は、メタル、絶縁材料の特定な選択
または上記した特定の温度に限定されるものではないと
いうことに注目されたい。本発明の重要な特徴は、第１
の絶縁層の被着の温度が第１の絶縁層の十分な被着を達
成するために十分に高くかつメタルに過度に応力を与え
ずかつヒロックスの形成の原因にならないようにするた
めに十分に低いべきであるということである。上述した
ように、本発明は、基板と、該基板によって支持された
メタル層と、前記メタル層上に被着された第１の絶縁層
と、該第１の絶縁層上に被着された第２の絶縁層を備え
ている薄膜構造である。第１の絶縁層の被着の温度は、
メタル層に応力を与えることを回避するために十分に低
く選択すべきである。第２の絶縁層は、第１の絶縁層よ
りも高い温度で被着されうる。本発明は、第２の絶縁層
が比較的高い温度で被着されるときにヒロックスを阻止
すべく働く第１の絶縁キャッピング層を供給することに
よってヒロックスの形成に対抗する保護を供給する。
または上記した特定の温度に限定されるものではないと
いうことに注目されたい。本発明の重要な特徴は、第１
の絶縁層の被着の温度が第１の絶縁層の十分な被着を達
成するために十分に高くかつメタルに過度に応力を与え
ずかつヒロックスの形成の原因にならないようにするた
めに十分に低いべきであるということである。上述した
ように、本発明は、基板と、該基板によって支持された
メタル層と、前記メタル層上に被着された第１の絶縁層
と、該第１の絶縁層上に被着された第２の絶縁層を備え
ている薄膜構造である。第１の絶縁層の被着の温度は、
メタル層に応力を与えることを回避するために十分に低
く選択すべきである。第２の絶縁層は、第１の絶縁層よ
りも高い温度で被着されうる。本発明は、第２の絶縁層
が比較的高い温度で被着されるときにヒロックスを阻止
すべく働く第１の絶縁キャッピング層を供給することに
よってヒロックスの形成に対抗する保護を供給する。
【００１２】
【発明の効果】本発明の薄膜構造は、基板及び基板によ
り支持されたメタル層を有しており、メタル層における
ヒロックスの形成を阻止すべく設計された薄膜構造であ
って、それ以下でメタル層が実質的にヒロックフリーで
ある適当に低い温度でメタル層上に被着された第１の絶
縁層と、第１の絶縁層上に被着された第２の絶縁層とを
備えているので、第２の絶縁層は、第１の絶縁層よりも
高い温度で被着することができる。その結果、第２の絶
縁層が比較的高い温度で被着されるときにヒロックスを
阻止すべく働く第１の絶縁キャッピング層を供給するこ
とによってヒロックスの形成に対抗する保護を供給す
る。
り支持されたメタル層を有しており、メタル層における
ヒロックスの形成を阻止すべく設計された薄膜構造であ
って、それ以下でメタル層が実質的にヒロックフリーで
ある適当に低い温度でメタル層上に被着された第１の絶
縁層と、第１の絶縁層上に被着された第２の絶縁層とを
備えているので、第２の絶縁層は、第１の絶縁層よりも
高い温度で被着することができる。その結果、第２の絶
縁層が比較的高い温度で被着されるときにヒロックスを
阻止すべく働く第１の絶縁キャッピング層を供給するこ
とによってヒロックスの形成に対抗する保護を供給す
る。
【図１】製造工程中にメタル層におけるヒロックの形成
を示す図である。
を示す図である。
【図２】メタル層におけるヒロックスの成長を制御する
ための二つの個別の試みの一つを示す図である。
ための二つの個別の試みの一つを示す図である。
【図３】メタル層におけるヒロックスの成長を制御する
ための二つの個別の試みの他の一つを示す図である。
ための二つの個別の試みの他の一つを示す図である。
【図４】本発明の原理による形態でなされた双対絶縁層
の実施例を示す図である。
の実施例を示す図である。
５０ 薄膜構造 ５２ 基板 ５４ メタル線 ５６ 第１の絶縁層 ５８ 第２の絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム ダブリュー ヤオ アメリカ合衆国 カリフォルニア州 94022 ロス アルトス ミラモンテ ア ベニュー 1433 (72)発明者 ジャクソン エイチ ホー アメリカ合衆国 カリフォルニア州 94301 パロ アルト ハミルトン アベ ニュー 1168
Claims (3)
- 【請求項１】 基板及び当該基板により支持されたメタ
ル層を有しており、該メタル層におけるヒロックスの形
成を阻止すべく設計された薄膜構造であって、それ以下
で前記メタル層が実質的にヒロックフリーである適当に
低い温度で該メタル層上に被着された第１の絶縁層と、
前記第１の絶縁層上に被着された第２の絶縁層とを備え
ていることを特徴とする薄膜構造。 - 【請求項２】 前記メタル層は、アルミニウムを含み、
前記適当に低い温度は、２００°Ｃよりも低いことを特
徴とする請求項１に記載の薄膜構造。 - 【請求項３】 前記メタル層は、アルミニウムを含み、
前記第１の絶縁層は、ＳｉＯx 及びＳｉＯx Ｎy を含ん
でいる群から選択され、前記第２の絶縁層は、ＳｉＮy
を含み、前記適当に低い温度は、２５０°Ｃよりも低い
ことを特徴とする請求項１に記載の薄膜構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23488494A | 1994-04-28 | 1994-04-28 | |
| US08/234884 | 1994-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302893A true JPH07302893A (ja) | 1995-11-14 |
Family
ID=22883211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9523295A Withdrawn JPH07302893A (ja) | 1994-04-28 | 1995-04-20 | 薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0681327A3 (ja) |
| JP (1) | JPH07302893A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5175059B2 (ja) | 2007-03-07 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9548349B2 (en) | 2014-06-25 | 2017-01-17 | International Business Machines Corporation | Semiconductor device with metal extrusion formation |
| US10115527B2 (en) * | 2015-03-09 | 2018-10-30 | Blackberry Limited | Thin film dielectric stack |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587138A (en) * | 1984-11-09 | 1986-05-06 | Intel Corporation | MOS rear end processing |
| JPH0638456B2 (ja) * | 1986-01-28 | 1994-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR900006774B1 (ko) * | 1987-10-31 | 1990-09-21 | 삼성전자 주식회사 | 금속막의 힐록 생성억제를 위한 반도체 장치의 제조방법 |
| JPH01196130A (ja) * | 1988-02-01 | 1989-08-07 | Sumitomo Electric Ind Ltd | シリコン酸化膜の成長方法 |
| JPH02219233A (ja) * | 1989-02-20 | 1990-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0336733A (ja) * | 1989-07-04 | 1991-02-18 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1995
- 1995-04-20 JP JP9523295A patent/JPH07302893A/ja not_active Withdrawn
- 1995-04-26 EP EP95302789A patent/EP0681327A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0681327A2 (en) | 1995-11-08 |
| EP0681327A3 (en) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009044194A (ja) | 多層メタル線を有する薄膜構造 | |
| US6207970B1 (en) | Thin-film transistor display devices having composite electrodes | |
| US6528357B2 (en) | Method of manufacturing array substrate | |
| JP2850850B2 (ja) | 半導体装置の製造方法 | |
| EP0922301B1 (en) | Substrate with conductor formed of low-resistance aluminum alloy | |
| US5738948A (en) | Electrode-wiring material and electrode-wiring substrate using the same | |
| JPH07318978A (ja) | 表示素子用薄膜トランジスタアレイ | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JPH07302893A (ja) | 薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層 | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JPH0772508A (ja) | 薄膜トランジスタパネル | |
| JP2990815B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
| JP3035101B2 (ja) | 電極基板及びその製造方法 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| US20060237724A1 (en) | Thin film transistor and method of forming the same | |
| JP2002026335A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06132536A (ja) | 薄膜トランジスタ | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JPH06120503A (ja) | 薄膜トランジスタとその製造方法 | |
| KR100218526B1 (ko) | 평면 구동 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH0777695A (ja) | 液晶表示装置及びその製造方法 | |
| JP2715646B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0613613A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06125085A (ja) | 薄膜アクティブ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |