JPH0730020A - 高密度垂直コネクタを有する相互接続キャリアとその製造方法 - Google Patents

高密度垂直コネクタを有する相互接続キャリアとその製造方法

Info

Publication number
JPH0730020A
JPH0730020A JP6106922A JP10692294A JPH0730020A JP H0730020 A JPH0730020 A JP H0730020A JP 6106922 A JP6106922 A JP 6106922A JP 10692294 A JP10692294 A JP 10692294A JP H0730020 A JPH0730020 A JP H0730020A
Authority
JP
Japan
Prior art keywords
layer
conductive
forming
support layer
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6106922A
Other languages
English (en)
Inventor
Buafui Habibu
ヴァフィ ハビブ
Aizatsuku Beirin Soromon
アイザック ベイリン ソロモン
Buinsento Wan Uennchiyou
ヴィンセント ワン ウェン−チョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH0730020A publication Critical patent/JPH0730020A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 集積回路チップのための相互結合キャリアに
関し、集積回路チップや主基板の歪みに一致可能で集積
回路チップのための高密度コネクタを有する相互結合キ
ャリアを提供する。 【構成】 相互結合キャリアは、比較的薄い弾性のある
支持層２０と、その支持層の二表面を貫通するように形
成された複数の導電ＶＩＡ３０と、その支持層の周囲に
設けられた外枠６４とよりなる。支持層は電気的絶縁材
料からなる。支持層の可撓性はその層が集積回路チップ
１と支持基板との歪みにより容易に一致することを可能
にし、一方外枠は機械的支持を提供し支持層が折れ曲が
ったり、ねじ曲ったり、及び／又は延びたりすることを
防ぐ。この支持層の厚みは従来技術のインターポーザよ
り大幅に低減され、より小さな直径のＶＩＡの形成方法
を可能にする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路チップを電気
的に支持基板に接続する相互結合キャリアとインターポ
ーザに関し、特に高密度垂直コネクタを有する相互結合
キャリア及びその作成方法に関する。
【０００２】
【従来の技術】集積回路チップを主基板に電気的及び機
械的に結合あるいは接続する様々な手段が知られてい
る。この目的のために使われる一つの手段は、集積回路
チップと主基板との間に位置され、時にインターポーザ
と呼ばれる中間基板を用いることである。そのようなイ
ンターポーザは一般に、結線やリードフレームでは達成
できないような、主基板から集積回路チップへの電源電
圧及び接地電圧のための低抵抗導通路を多数提供でき
る。オプションとして、容量がインターポーザに組み込
まれて選択された電源線と接地との間に接続され、集積
回路チップ回路内で起こる同時デジタルスイッチングの
ために電源線にのるノイズを軽減するのに役に立つ。集
積回路チップへの信号線は、インターポーザ内に構成さ
れるか、あるいはリードフレームや他の適切な接続手段
によって提供される。
【０００３】ある種のインターポーザは、断面図の図１
に５で示されているように、硬質基板６（例えばセラミ
ック）、基板を通して形成された複数の導通ＶＩＡ７、
インターポーザの最上面に置かれ対応するＶＩＡ７の上
に位置する複数の導通パッド８、同様にインターポーザ
の底面に位置する一連の導通パッド９から成る。各ＶＩ
Ａ７と対応するパッド８と９は、一体となって垂直コネ
クタを構成する。図１に１で示されている集積回路チッ
プは、インターポーザの最上面のパッド８と対応する関
係でその活動面上に複数のパッド２を有している。同様
に、３で示される主基板は、インターポーザの底面のパ
ッド９と対応する関係でその表面上に複数のパッド４を
有する。
【０００４】電気的接続のため通常、複数のはんだバン
プが、インターポーザの最上面あるいは集積回路チップ
のパッド（あるいは両方の一連のパッド）の上に置かれ
る。同様に、インターポーザの底面あるいは主基板のパ
ッド（あるいは両方の一連のパッド）の上に、複数のは
んだバンプが通常設けられる。このインターポーザは、
対応するパッドが位置合わせされかつはんだバンプによ
って分離されているように、集積回路チップ及び主基板
に位置合わせ及び初期接触される。はんだバンプは熱に
よって溶かされ、接着的かつ電気的に対応するパッドと
接触する。溶けたはんだは適当にその形状を変えるの
で、インターポーザ基板、集積回路チップ、主基板の歪
みによって生じた、またはんだバンプそのものの大きさ
の違いによって生じた高さの違いは吸収される。各イン
ターポーザ、集積回路チップ、及び主基板に対して、歪
みは１平方センチ内で高点と低点の間に２ミクロンから
４ミクロンの高さの差を生じさせる。従って、１平方セ
ンチのチップに対して、インターポーザと集積回路チッ
プとが接触するときそれらの間には４ミクロンから８ミ
クロンまでの間隙差がある。はんだバンプは、一般にそ
のような高さ変動を吸収できるよう十分大きく作られ
る。
【０００５】
【発明が解決しようとする課題】上述のようなインター
ポーザは、高性能集積回路チップへの使用を妨げるよう
な数多くの制限を有している。第１に、そのような集積
回路チップは、しばしば膨大な電力を消費し、チップの
温度を上昇させ、その大きさの膨張を引き起こす。熱に
よって引き起こされた膨張は、集積回路チップとインタ
ーポーザとの間、及びインターポーザが熱せられるにし
たがってインターポーザと主基板との間に、力学的なス
トレスを作りだす。これらのストレスは、対応するパッ
ドからの弱いはんだバンプの破壊を引き起こし、電気的
接続の損失につながる。さらに、システムが温度サイク
ルを経過するにしたがって、繰り返されるストレスは、
チップ、インターポーザ、支持基板を互いに接続してい
るパッド結合部の不良につながる金属疲労を引き起こ
す。この力学的ストレスを和らげる従来技術の一つの方
法は、集積回路チップに近い熱膨張係数（ＣＴＥ）を有
した素材からインターポーザを構築することである。し
かしながら、スタートアップ時に集積回路チップとイン
ターポーザとの間に大きな転移温度差ができるようだ
と、集積回路チップが稼働開始される度に、インターポ
ーザとチップの間に力学的ストレスが発生する。そのう
え、同様の熱転移がインターポーザと主基板との間に起
きる可能性がある。
【０００６】さらには、その比較的大きな表面積のため
に、通常の高性能集積回路チップはしばしば作動面上に
大きな歪みを有する。もし大きすぎるとこの歪みは、い
くつかのはんだバンプが対応するパッドに接触すること
を妨げる。集積回路チップとインターポーザの総合の歪
みが増加するに従って、接触不良の可能性が増加する。
さらに、総合の歪みははんだバンプの高さと幅に変動を
もたらし、比較的少ない数のはんだバンプの特に小さな
縦横比を持つものに対して、熱的に誘起された力学的ス
トレスが集中することになる。この増加ははんだバンプ
が不良となる可能性を増大する。同様の歪み効果が、イ
ンターポーザと主基板との間の境界面に発生する。イン
ターポーザの両境界面での歪み効果を最小化し、それ故
各境界面で発生するはんだバンプ不良の可能性を最小化
するために、インターポーザの歪みは可能な限り小さい
必要がある。残念なことに、現在の生産過程では、低歪
みのインターポーザの数は、インターポーザのサイズが
増加するに従って減少し、従ってそれらを生産するコス
トが増大する。
【０００７】上述のタイプのインターポーザは、一般に
はんだバンプ／パッド接続の密度に限界があり、通常１
平方センチ当り１００から４００個である。集積回路チ
ップの回路集積度が増加するに従って、インターポーザ
は、例えば１平方センチあたり２０００から１００００
個の高密度の相互結合を必要とすると予想されている。
しかしながら、熱誘発ストレスに応じて起こるはんだバ
ンプ不良の可能性は、バンプ（すなわち相互結合）の数
が増加するに従って増大する。
【０００８】さらに、典型的な従来技術インターポーザ
の比較的厚い基板を処理する際の様々な制約のために、
それらのインターポーザのＶＩＡの最低直径と最短間隔
は一般に比較的大きな値に制限されている。例えば、現
在の商業用セラミック処理は、最高で、約１００ミクロ
ンのＶＩＡ最小直径と約１５０ミクロンの中心間最短距
離を達成でき、これは１平方センチ当りの最大コネクタ
密度を４４００個に制限する。この相互結合密度は、上
の予想密度１００００個よりも小さい。
【０００９】上記の課題のいくつかを解決するために、
柔軟な基板を用いたほかのタイプのインターポーザが最
近開発された。それらのインターポーザは通常、ドリ
ル、パンチ、あるいはレーザー加工された複数の貫通孔
を持つ２５０−１０００ミクロンの厚さの柔軟なポリマ
ーフィルムを有する。そのようなインターポーザのある
ものには、短線コラムあるいはピンが各貫通孔に挿入さ
れ、また他のものには、各貫通孔内に金属層が電気メッ
キされている。残念なことに、それらのインターポーザ
は、柔軟フィルムに付随する欠点を有している。特に、
その柔軟性のために、集積回路チップと主基板とに接着
されたとき、フィルムはしばしば動いたり、ねじ曲った
り、延びたりする。従って、フィルムは貫通孔と対応す
るパッドとの位置合わせを簡単には保持しない。この問
題を解決するために、パッドの面積と貫通孔の間の距離
は増加され、それ故相互結合の密度を減少させる。その
うえ、フィルムが取り扱われたり接触のために位置決め
されたりするときに、貫通孔を満たすためのピンがとき
どき抜け落ちる。ドリルやパンチが貫通孔を形成するた
めに使われるとき、貫通孔の最小直径は約２５０から５
００ミクロンに制限される。
【００１０】上の相互結合の問題に加えて、多くの高性
能集積回路チップは、例えばデジタル回路の同時スイッ
チングによって起こるような大きな遷移電流を、集積回
路チップに供給される電圧に大きな変化を起こすことな
く供給できる少なくとも一つの電源を必要とする。大き
な遷移電流を調節する一つの方法は、低インダクタンス
で高いバイパス容量を、なるべく集積回路チップに近く
なるように電源と基準電位（例えば接地）との間に接続
することである。多くの硬質なセラミック基板インター
ポーザは、基板内にバイパス容量を包含している。しか
しながら、そのような容量は一般に比較的大きな面積を
占有し、さらにコストをかけてより多くの層をインター
ポーザに加えて容量を幾つかの層に分布させない限り、
同一インターポーザにそのような多くの容量を組み込む
ことはできない。本発明者の知る限りでは、すべてでは
ないが多くの柔軟フィルムインターポーザはバイパス容
量を包含していない。そのようなインターポーザへのバ
イパス容量の組み込みは、この技術がこれ迄注意を向け
ていなかった大きな製造上の問題を生じることになると
信じられる。
【００１１】従って、熱誘発力学的ストレスあるいは緊
張によるインターポーザの相互結合の失敗率を減少し、
それ故インターポーザや類似デバイスの信頼性を増大す
る必要性が、この分野において存在する。さらに、イン
ターポーザの歪みを最小化し、また集積回路チップ、イ
ンターポーザ、及び主基板の歪みによって生じる有害な
効果を最小化する価格効率の良い方法に対する必要性
が、この分野において存在する。
【００１２】さらに、インターポーザや類似デバイスの
電気的相互結合の密度を増加する必要性がこの分野にお
いて存在する。さらに、インターポーザや相互結合構造
に一体化された高い値のバイパス容量を、多量の相互結
合とともに有することへの必要性が存在する。
【００１３】
【課題を解決する手段】本発明による相互結合キャリア
構造は、柔軟な支持層と、その支持層を貫通して形成さ
れかつ選択された領域内に位置された複数の導電ＶＩＡ
と、その選択された領域の周囲に設置されかつその支持
層に機械的に接続された外枠とよりなる。支持層は、好
ましくは、電気的絶縁材料からなり、集積回路チップや
主基板の歪みに容易に一致する十分な柔軟性を有する。
外枠は、支持層より硬質すなわち柔軟性に乏しく、生
産、操作、組み立ての間に支持層が簡単に折れ曲がった
り、延びたり、壊れたりすることを防ぐ十分な強固さを
有する。この外枠は、支持層が従来技術のインターポー
ザよりかなり薄い厚さを持つことを可能にし、それ故か
なり高い相互結合の密度を可能にする。また、好適な実
施例において、外枠は集積回路チップと主基板に近い熱
膨張率（ＣＴＥ）を有するので、この枠は、集積回路チ
ップと主基板の表面積の熱誘発変化を追随するように支
持層の表面積を調節するのを助ける。
【００１４】本発明はまた、上記の相互結合キャリアを
構成する方法を含む。本発明による一つの方法は、ベー
ス基板の上面に柔軟な支持層を形成し、支持層内に複数
の電気的導通ＶＩＡを形成し、ＶＩＡの下のベース基板
の部分を除去する段階よりなる。最後の段階は除去され
た部分にのっていた支持層の底面を露出し、支持枠を形
成するように実行される。この方法はＶＩＡの正確な構
築に必要な安定したプラットフォームを提供し、その安
定したプラットフォームは構築後に取り除かれて薄くて
柔軟な望ましい支持層を残す。
【００１５】したがって、本発明の目的は、集積回路チ
ップに高密度コネクタを持つ相互結合キャリアを提供す
ることにある。本発明の他の目的は、集積回路チップや
主基板の歪みに一致可能で、或いは、集積回路チップと
主基板の歪み同士の間の歪みを持つ曲面に一致可能な集
積回路チップのための相互結合キャリアを提供すること
にある。
【００１６】本発明の他の目的は、温度変化や熱サイク
ルによって引き起こされた力学的ストレスを軽減可能な
集積回路チップのための相互結合キャリアを提供するこ
とにある。本発明のさらなる他の目的は、大容量バイパ
ス容量が組み込まれた集積回路チップのための相互結合
キャリアを提供することにある。
【００１７】本発明のまた他の目的は、相互結合キャリ
アを信頼性をもって構成する方法を提供することにあ
る。本発明のさらなる他の目的は、相互結合キャリア内
に低いインダクタンスで大きな値のバイパス容量をコネ
クタの近領域に容易に構成する方法を提供することにあ
る。
【００１８】本発明の請求範囲、次の詳細な説明、添付
図面によって、本発明の以上の及び他の目的が、当業者
に明らかになろう。
【００１９】
【実施例】図２は本発明にしたがった、集積回路チップ
１と主基板３とに関連して位置された相互結合キャリア
１０の斜視図を示す。相互結合キャリア１０は、集積回
路チップ１や主基板３の歪みに一致する十分な柔軟性を
有した柔軟な支持層２０からなる。好適な実施例におい
ては、支持層２０の弾性と柔軟性は、薄い厚さと高い弾
性を有する材料の使用によって提供される。支持層２０
は、ポリイミド、安定化フォトレジスト、他の重合体材
料、あるいは他の電気的絶縁材料などの材料よりなる。
ある実施例においては、支持層２０はポリイミドからな
り、比較的薄く、約２５０ミクロンより薄い厚さを有し
ている。本発明の支持層２０は枠内に保持されているの
で、以下に述べるように、層２０は構造的支持を提供す
る必要はなく、可能な限り薄く作ることができる。
【００２０】相互結合キャリア１０はさらに、支持層２
０を貫通するよう設けられた複数の導電ＶＩＡ３０から
なる。ＶＩＡ３０は、支持層２０の選択された領域２５
内に位置されており、集積回路チップ１の対応パッド２
と主基板３の対応パッド４と会うように位置決めされ
る。相互結合キャリア１０の好適実施例において、はん
だバンプ、金属塊、導電エラストマーなどの電気的接続
手段は、各ＶＩＡ３０の露出された各側面と対応するパ
ッド２、４との間に挿入される。３つの部分１、３、１
０は互いに位置合わせされ接触され、例えばはんだバン
プを溶かすことによって電気的接続が達成される。
【００２１】相互結合キャリア１０はさらに、外端ある
いは外縁で支持層２０に結合されかつＶＩＡ３０を含め
る選択された領域２５の周囲に置かれた支持枠６４より
なる。図２に示された実施例において、枠６４はＶＩＡ
３０を取り囲む一体の長方形よりなる。しかしながら、
当業者にとっては、本発明の教示を考慮すれば、枠６４
が他の形状（例えば、円、三角形、五角形など）よりな
ってもよく、あるいはＶＩＡ３０の周囲に開路を形成す
る形状（例えば、Ｕ形、Ｖ形など）を有してもよいこと
は明らかである。
【００２２】枠６４は、生産、操作、組み立ての間に支
持層２０が簡単に折れ曲がったり、延びたり、壊れたり
することを防ぐ十分な強固さを有する。枠６４の強固さ
は、支持層２０に比較して厚い厚さ、又は／及び支持層
２０の材料より低い弾性（例えば、高いヤング率）を有
した材料によって提供される。ある実施例において、枠
６４は２５０から６２５ミクロンの厚さのシリコンある
いはアルミニウムからなる。その大きな強固さによっ
て、枠６４はキャリア全体の表面積を十分に保つことが
でき、一方、支持層２０は集積回路チップ１と主基板３
の歪みに一致する柔軟性を残している。
【００２３】以下に述べられる本発明の方法に従えば、
支持層２０はかなり均一な厚さと最小の歪みで形成され
得る。例えば歪んだウェーハーから形成されたときのよ
うに枠６４が歪んでいるような場合、支持層２０は、枠
６４の内部領域と選択領域２５との間で柔軟に曲ること
が可能なため、集積回路チップ１と主基板３の歪みに対
して依然として一致することができる。枠６４の内部エ
ッジとＶＩＡ３０との間の距離は、この点で支持層２０
の柔軟性を増加させるために増大されてもよい。
【００２４】本発明のある実施例において、ＶＩＡ３０
が位置されている枠６４の内部領域内に集積回路チップ
１がはまるように、枠６４の向きが決められる。しかし
ながら、主基板３が枠６４の内部領域にはまるような隆
起部を持ったものとして形成され、枠６４が主基板３の
隆起部を取り囲むような向きとされる。集積回路チップ
１と主基板３とに接触関係を有した相互結合キャリア１
０の断面図が図３に示されている。例示的な電気接合手
段として、複数のはんだバンプ１５が支持層２０の表面
におかれ、ＶＩＡ３０を対応するパッド２と４に接続し
ている。相互結合キャリア１０のある実施例において、
複数の表面コネクタ４０及び５０が、一つあるいはそれ
以上のＶＩＡ３０の露出された端部に含まれている。表
面コネクタ４０は集積回路チップ１との接触用であり、
枠６４に結合された支持層２０の表面に形成されている
ために底面側表面コネクタと呼ばれる。（この用語は、
図３及び４の層２０の方向からではなく、以下に述べら
れるようにキャリア１０を形成する方法から由来す
る）。表面コネクタ５０は主基板３との接触用であり、
上面側表面コネクタと呼ばれる。各表面コネクタ４０と
５０は、図３に示されるようにパッドから、あるいは本
発明にしたがって相互結合キャリアの第２番目の実施例
を示した図４に示されるようにポスト構造からなる。表
面コネクタ４０と５０は、はんだバンプの流れ出しを制
限するパッド（例えば、ボール制限金属化パッド）から
なることが認識される。
【００２５】相互結合キャリア１０はさらに、隣接する
電源と接地線間のバイパス容量として使われ得る一つあ
るいはそれ以上の容量構造８０よりなる。容量構造８０
は、支持層２０の一表面の部分に形成された第１の導通
層あるいは電極と、第１の導通層の部分に形成された誘
電体層と、その誘電体層の部分に形成された第２の導通
層よりなる。各導通層は少なくとも一つのＶＩＡ３０に
接続されている。導通層と容量構造層８０の誘電体層は
支持層２０の厚さに比較すると比較的薄い。それらの層
は、図４の（Ｂ）に示された本発明の実施例に詳細に示
されている。容量８０は例えば、約２００から３５０ミ
クロンの実質的に長方形の領域内において、１平方セン
チあたり約２０−２００ナノファラッドの容量を有して
形成され得る。
【００２６】本発明による相互結合キャリアの第２実施
例の断面図が図４の（Ａ）の１００で示されている。キ
ャリア１００は、支持層２０と、ＶＩＡ３０と、支持枠
６４と、表面コネクタ４０及び５０とよりなる。しかし
ながら、キャリア１０と異なって、数多くのコネクタ４
０及び５０は、パッドではなくポスト構造よりなる。各
ポストコネクタ４０’、５０’は、対応するはんだバン
プ１５とパッド（２あるいは４）と対峙する。初期接触
と融解の直後、はんだバンプ１５はポストコネクタ４
０’と５０’との周りを流れる。ある実施例において、
ポストコネクタ４０’と５０’の直径は、対応するはん
だバンプの直径より小さいかほぼ等しい。ポストコネク
タ４０’、５０’は、望ましくは、約０．５より大きい
縦横比（高さと最小直径の比）及び２０ミクロンより高
い高さよりなる。この高さは、キャリア１００と、チッ
プ１と、主基板３との各々の間の最小許容距離を提供す
る。ポストコネクタ４０’と５０’は約２０ミクロンか
ら約６０ミクロンの範囲の高さと、約１０ミクロンから
３０ミクロンの範囲の直径と、約２より大きな縦横比と
を有する。融解直後、はんだバンプ１５は対応するポス
トコネクタの周りを流れ、ポスト片と対応するパッド間
の間隙ではんだは凝固する。
【００２７】各ＶＩＡに対して、ポストコネクタ４
０’、５０’は、ＶＩＡ３０の両端、集積回路チップ１
に対峙する端部、あるいは主基板３に対峙する端部で形
成される。ポストコネクタを持たないＶＩＡの端部に対
しては、ポストコネクタは、集積回路チップ１あるいは
主基板３のいすれか対峙する部分上に形成される。様々
なポスト形状が図４の（Ａ）に示されている。支持層２
０の表面は、パッドコネクタ無しですべてポストコネク
タ（露出されたＶＩＡ表面もなく）を有するか、ポスト
コネクタとパッドコネクタの混成（又は／及び露出され
たＶＩＡ表面）を有する。キャリア１００の好適実施例
において、支持層２０の各表面は、その上に形成された
実質的に全て同一種の面コネクタを有する。
【００２８】相互結合キャリア１００上に統合された容
量構造８０は図４の（Ｂ）に示されている。３つのＶＩ
Ａ、３０ａ、３０ｂ、３０ｃが図４の（Ｂ）に示されて
いる。一つの例として本発明を制限することなく、ＶＩ
Ａ３０ａは信号線に接続され、ＶＩＡ３０ｂは電圧Ｖ1
の電源線に接続され、ＶＩＡ３０ｃは接地に接続され
る。容量構造８０は、第１の導電層８１と、第２の導電
層８２と、導電層８１と８２の間に形成された誘電体層
８３とからなる。第１の導電層８１は接地されたＶＩＡ
３０ｃに接続され、第２の導電層８２はＶ1 に接続され
たＶＩＡ３０ｂに電気的に接続されている。導電層８１
と８２は、信号線に接続されるＶＩＡ３０ａをＶＩＡ３
０ａと３０ｂあるいは他の隣接するＶＩＡのいずれにも
電気的に接続することのないように形成される。図４の
（Ｂ）に示されているように、薄く柔軟な絶縁保護層２
１は、絶縁材料内に第１層８１を封じ込めるように支持
層２０の上に形成される。容量構造８０を構成する方法
は、以下に詳述される各容量構造８０は、望ましくは、
隣接する容量構造８０から各サイド少なくとも約５ミク
ロン離れている。この空間は支持層２０が曲ることを可
能にし、層２０の柔軟性や弾性に大きく悪影響を与える
ことなく多量のバイパス容量が含まれることを可能にす
る。さらに、容量層の全体の厚さは、その容量構造その
ものが曲ることができるように比較的薄く（例えば、２
ミクロンから６ミクロン）作られる。
【００２９】本発明にしたがった相互結合キャリアは、
従来技術のインターポーザに比べて数多くの利点を有し
ている。柔軟で弾性のある支持層２０と比較的強固な枠
６４との組み合せは、インターポーザが集積回路チップ
と支持層の歪みにより容易に一致することを可能にし、
一方、外枠６４は、集積回路チップ１あるいは主基板３
上のコネクタとインターポーザとの位置合わせに悪影響
を与えるように支持層２０が折れ曲り、ねじ曲り、及び
／又は延びることを十分防ぐような容易な取り扱いを可
能にする。従って、キャリア１０と１００を集積回路チ
ップ１と主基板３に位置合わせする間のように層２０が
曲げられて歪みに一致するとき、ＶＩＡ３０の位置はか
なり一定に保たれる。
【００３０】枠の歪みの問題は現時点では考えずにおい
て、支持層２０は柔軟で比較的均一な厚さを有している
ので、実際には歪みの発生源とはならない。好適な組み
立て方法においては、キャリア１０と１００との各々は
まず集積回路チップにそして次に主基板に接着される。
そうすることによって、支持層２０は集積回路チップの
歪みにかなりよく一致し、主基板と対面する方の面に集
積回路チップの歪みを伝える。（或いは、キャリア１０
と１００は、代りに先ず主基板に、そして次に集積回路
チップに接着されてもよい）。しかしながら、支持層２
０が集積回路チップ１と主基板３との歪みを平均化して
ならしてしまうよう（すなわち、チップと主基板の歪み
の平均である理論的表面に一致するよう）調節するよう
に、はんだバンプが同時に融解可能なよう標準インター
ポーザ接着方法は修正されてもよいことが認識される。
【００３１】枠６４が歪んでいるとき、枠６４のその歪
みが極端ではなく、支持層２０が十分弾力がありかつ強
く引っ張られていない限り、支持層２０は集積回路チッ
プ１（あるいは主基板３）に一致することができる。こ
の能力は、枠６４の内縁と選択領域２５の境界との間の
領域における層２０の柔軟性のおかげである。この能力
のために、従来技術の強固なインターポーザに対する緊
縮な歪み寛容性は、枠６４に対しては必要とされない。
従って、使用可能な枠６４に対する歪み寛容性は、使用
可能なキャリアの生産量を増加しそれ故生産コストを削
減するために増大されるかもしれない。
【００３２】さらに、支持層２０の柔軟性は、集積回路
チップの温度変化および熱サイクルによって生じる力学
的ストレスを様々な方法で減少させる。この分野におい
て知られているように、高さと直径の低い縦横比（例え
ば、２より小）のはんだバンプ（あるいはポストコネク
タ）は、高い縦横比のバンプ（あるいはポストコネク
タ）より疲労や不良によりみまわれやすい。また知られ
ているように、部品基板上の歪みは、部品間に置かれた
はんだバンプ（あるいはポストコネクタ）に不揃いを引
き起こし、力学的ストレスは低い縦横比のバンプに集中
する。上述のように集積回路チップ１と主基板３との歪
みによる不揃いを最小化するように層２０は接着されて
おり、縦横比の不揃いは軽減されることが可能である。
さらに、層２０は柔軟であり、ＶＩＡ３０は熱的に誘起
されたストレスに応じて通常位置から水平方向に動き、
傾く（回動あるいは回転）することが可能である。
【００３３】各ＶＩＡ３０は傾きそして動くことができ
るので、各ＶＩＡとそれに対応するコネクタ４０と５０
及びはんだバンプ２と４によって形成された相互結合
は、熱誘起ストレスに応答して一体となって動き傾くこ
とが可能な、実質的な単体として働く。単体としての働
きは、ＶＩＡが強固な基板内に形成され容易に傾くこと
ができない場合に比べて、相互結合端における横方向破
壊ストレスを軽減する。この軽減は、各部品の縦横比よ
り大きな実効縦横比を有する相互結合のためである。実
効縦横比は、セラミック基板によって強固に囲まれたは
んだバンプやポストコネクタの縦横比の少なくとも２倍
である。この分野で知られているように、相互結合の縦
横比を増大することは、その端部における横方向破壊力
を軽減し、端部の疲労や不良の確率を軽減する。従っ
て、支持層２０の柔軟性は、キャリア１０と１００内の
相互結合の疲労及び不良率を、従来技術の強固インター
ポーザの場合より低減させる。
【００３４】さらなる利点として、高密度垂直コネクタ
（例えばコネクタ４０と５０を有したＶＩＡ３０）が、
本発明にしたがって相互結合キャリア上に形成可能であ
る。支持層２０の比較的薄い層は、小さなＶＩＡが互い
の近隣領域に容易に形成されることを可能にし、それ故
ＶＩＡの密度増加を可能にする。さらに、支持層２０の
柔軟性による疲労及び不良率の低減は、はんだバンプの
密度増大を可能にする。 望ましくは、枠６４は集積回
路チップ１と主基板３の熱膨張係数（ＣＴＥ）に近い熱
膨張係数を有する。従って、枠６４は、支持層２０の熱
膨張係数ではなく集積回路チップと主基板との熱膨張係
数に従って熱変化に応じたサイズ変化を支持層２０に引
き起こす。従ってＶＩＡ３０間の間隔は、熱的遷移状態
の間を除いて、ＶＩＡ３０が層２０に大きな力を加える
必要なく調節される。
【００３５】ここで、相互結合キャリア１０と１００を
構成する方法を説明する。図５は、相互結合キャリア１
０と１００の各々において見られるように、ＶＩＡ３０
を有した支持層２０と支持枠６４とを構成するためのフ
ローチャート２００を示している。フローチャート２０
０による構成の様々な段階における本発明による相互結
合キャリアの一連の断面図を図６の（Ａ）−図６の
（Ｄ）に示す。
【００３６】フローチャート２００は、ブロック２０２
において、アルミニウムやシリコンのような比較的薄い
ベース基板６０から始まる。本発明の方法により、支持
枠６４がベース基板６０から形成される。数多くの相互
結合キャリア１０、１００が、基板６０上に一緒に形成
され、処理完了後に互いに分離される。ブロック２０４
で、一つまたはそれ以上の容量構造８０が、望まれるな
ら、ベース基板６０の上面にオプションとして形成され
る。この段階は、構造８０の容量電極のために導通層８
１と８２とを形成する段階と、導通層８１と８２との間
に誘電体層８３を形成する段階とを含む。容量電極への
終端結合が、選択されたＶＩＡ３０の形成位置及びオプ
ションとして表面コネクタ４０の形成位置に設けられる
ように、容量層は形成される。容量層８１−８３を形成
する例示的フローチャートは図７に示されており、より
詳細に以下に説明する。
【００３７】ブロック２０６で、オプションの段階とし
て、ＶＩＡの形成領域の下にあるベース基板６０の部分
は部分的に除去され、ＶＩＡ形成領域の下にあるベース
基板の残留部分を残す。この残留部分を持つベース基板
６０の部分断面図は図６（Ａ）に２０６Ａとして示され
ている。ベース基板６０の残留部分は、ブロック２１４
の処理の終り近く、好ましくは支持層２０とＶＩＡ３０
が形成された後に取り除かれる。ブロック２０６におけ
る前除去段階（前薄化段階とも呼ばれる）は、処理流れ
で早いうちに不良ベース基板６０を抜き取ることで相互
結合キャリアの全体生産コストを減少させる。ブロック
２０６で部分的除去操作を遂行することで、残りの処理
段階を完了する前に処理の早い段階で不良基板が発見さ
れる可能性が高く、全体のコストを少なくする。さら
に、ブロック２１４での後の除去段階遂行に要する時間
が大きく軽減され、それ故除去処理（例えば、エッチン
グ処理）が支持層２０やＶＩＡ３０を傷つける可能性を
低減する。
【００３８】ブロック２０６での部分的除去操作は、ベ
ース基板６０の上面に保護層を形成する段階と、部分的
エッチングされる部位を露出する基板６０の底面にマス
ク層を形成する段階と、基板６０の底面を適したエッチ
ング液にさらす段階とよりなる。もしベース基板６０が
アルミニウムからなるなら、適したエッチング液はハイ
ドロクロリック酸溶液よりなる。もしベース基板６０が
シリコンからなるなら、適したエッチング液は塩（ＨＣ
ｌ）の酸溶液よりなる。その部位が部分的に除去された
後、マスク層と保護層は除去される。反応イオンエッチ
ングや機械的粉砕のような他の除去処理が、ベース基板
６０の部分を部分的に除去するために使われるかもしれ
ない。機械的粉砕は特に金属及びセラミックの基板に適
している。さらにブロック２０６の操作は、ブロック２
０４の操作の前に行われてもよく、あるいは後に行われ
てもよい。
【００３９】ブロック２０８で、支持層２０がベース基
板６０の上面に形成される。本発明の一実施例におい
て、ブロック２０８の操作は、スピニングやスプレーコ
ーティングによってのように、ベース基板６０の上にポ
リイミド層を形成する段階と、この分野で既知のよう
に、それに続くポリイミドを硬化する段階よりなる。ポ
リイミドは非導電材料であり、アルミニウムやシリコン
よりもかなり大きな弾性を有している。他の重合材料あ
るいは使用される厚さで十分な弾性を有する非導電材料
が、ポリイミドの代りに使われてもよい。この分野で周
知の技術で、支持層２０は、約２０ミクロンから２００
ミクロンの間の範囲値の十分均一な厚さを有するように
形成されることが可能である。一実施例では、支持層２
０は約１００ミクロンの厚さを有するよう形成される。
ベース基板６０に接する層２０の面は、層２０の底面と
呼ばれ、もう一方の面は上面と呼ばれる。底面側コネク
タ４０は、もし形成されるのなら、層２０の底面に形成
され、上面側コネクタは、もし形成されるのなら、上面
に形成される。
【００４０】ブロック２１０で、導通ＶＩＡ３０は、支
持層２０の選択領域２５内の望まれた位置で層２０を貫
通するように形成される。ブロック２１０は、好ましく
は、ＶＩＡが形成される支持層２０の部分を除去する段
階と、除去された部位内に導電材料を形成する段階とよ
りなる。支持層２０のある部分の除去は、層２０の最上
部にフォトレジストマスク層を形成する段階と、除去さ
れる支持層２０の部分を露出するＶＩＡパターンを形成
するためにマスク層を感光しかつ現像する段階と、層２
０を適切なエッチング液にさらす段階とよりなる。或い
は、支持層２０は、フォトレジストマスク層の必要な
く、単にパターン化され、感光され、そして現像される
ことが必要な光感応ポリイミド材料からなってもよい。
【００４１】導電材料は、好ましくは、除去された部位
に電気メッキによって形成される。或いは、選択的化学
蒸着法（ＣＶＤ）処理が使われるか、あるいは導電材料
が層２０の上面全体にスパッタあるいは蒸着させられ、
そしてこの分野で周知の技術で選択的に除去される。重
合性の基板のドリルされた穴の中にポスト柱を圧嵌合さ
せる従来技術の方法と比べて、各ＶＩＡは、支持層２０
にかなり良く接着された面を有するように形成される。
ブロック２１０の処理後のベース基板６０、支持層２０
及びＶＩＡ３０の部分断面図が、図６の（Ｂ）に２１０
Ａで示されている。支持層２０とベース基板６０の大き
さに比べて容量８０の小さなサイズのために、構造８０
の容量層が単純化されて図６の（Ａ）−図６の（Ｄ）に
示されている。
【００４２】もし層２０の除去された部位内に導電材料
を形成するために電気メッキが使われるなら、ＶＩＡ３
０が形成される各々の除去された部位の底に、同等の導
電材料の開始層、あるいは種子層が形成される必要があ
る。そのような開始層は、ブロック２０４で形成された
容量８０の導電層によって設けられることが可能であ
る。或いは、適切な種子層は、支持層２０が形成される
前にベース基板６０の上面に形成（例えば、スパッタ）
され得る。開始種子層は、もし使われるなら、各ＶＩＡ
３０を互いに電気的に絶縁するために後に取り除かれ
る。
【００４３】ブロック２１２で、オプションの段階とし
て、支持層２０の上面にコネクタ５０が形成されてもよ
い。コネクタ５０が単純なパッドからなる場合、それら
は金属層を支持層２０の上に付着させ、望ましいパッド
を残すように金属層をエッチングすることで形成されて
もよい。或いは、もし電気メッキ処理が前のブロック２
１０において使われる場合、ＶＩＡの上に小さなパッド
領域を形成するように電気メッキ処理は続けられてもよ
い。もし表面コネクタ５０がポストからなる場合、支持
層２０の上にフォトレジストの比較的厚い層を付着さ
せ、ポストコネクタ形成部のフォトレジスト層の部位を
除去し、フォトレジストの除去された部位に導電材料を
形成する段階が用いられてもよい。導電材料は上記のよ
うに形成されてもよい。ポストコネクタ５０を形成する
処理を以下に詳細に説明する。
【００４４】ブロック２１４で、ＶＩＡ３０の下に位置
するベース基板６０の部分は、支持枠６４を形成するた
めに取り除かれる。さらにベース基板６０と支持層２０
の間に前に形成された種子層は、ＶＩＡを電気的に互い
に絶縁するために除去される。基板６０、支持層２０及
びＶＩＡ３０の部分断面図が、図６の（Ｃ）に２１４Ａ
で示される。好ましくは、ベース基板６０の除去された
部位は集積回路チップを供給するために十分な領域を有
している。
【００４５】ブロック２１６で、オプションの段階とし
て、コネクタ４０は支持層２０の底面に形成される。底
面部コネクタ４０を形成する処理を以下に詳細に説明す
る。フローチャート２００に戻って、枠６４はブロック
２１８でベース基板６０から分離される。これは、機械
切断、レーザ切断、エッチングなどの様々な方法で達成
される。上に示されたように、本発明による数多くの相
互結合キャリアは単一のベース基板６０と共に形成され
る。従って、分離段階は数多くの枠６４を互いに分離す
ることからなってよい。枠６４、支持層２０、ＶＩＡ３
０の断面図が、図６の（Ｄ）に２１８Ａで示されてい
る。
【００４６】図７は本発明による一つまたはそれ以上の
容量構造８０を構成するフローチャートを示す。フロー
チャート３００による容量構造８０を構成する様々な段
階における本発明による相互結合キャリアの一連の断面
図を図８の（Ａ）−図８の（Ｅ）に示す。フローチャー
ト３００は、ブロック３０２において、フローチャート
２００（図５参照）のブロック２０４で上述したよう
に、ベース基板６０から始まる。オプションのブロック
３０４で、絶縁保護層２１は、ベース基板６０の上に形
成されその部分が選択的にＶＩＡ形成部で除去される。
以下に述べる次の段階で、導電材料が、ＶＩＡ３０のた
めに底面コネクタ４０を形成する除去された部位内に形
成される。ブロック３０４の処理の終りでのベース基板
６０と保護層２１の断面図を、図８の（Ａ）に３０４Ａ
で示す。
【００４７】ブロック３０６で、導電層３３１は基板６
０の上に形成される。一実施例において、導電層３３１
は、基板６０への接着性を提供するクロムかチタンのい
ずれかの比較的薄い（例えば、１５０オングストローム
から４００オングストローム）第１の層と、低い抵抗値
の比較的薄い第２の層（例えば、厚さ２−６ミクロン）
と、クロムかチタンのいずれかの比較的薄い（例えば、
１５０オングストロームから８００オングストローム）
第３の層とよりなる。しかしながら、他の材料や層成分
が使われてもよいことが考えられる。層３３１は、スパ
ッタ、蒸着、あるいはＣＶＤなどの良く知られた付着方
法で形成される。もし保護層２１がオプションとして形
成されブロック３０４でパターン化される場合、導電層
３３１は保護層の除去された部分を満たし、それによっ
て除去部内にパッド面コネクタ４０を形成する。ブロッ
ク３０８で、導電層３３１はパターン化され、容量構造
８０の第１の導電層８１を形成し、底面パッド表面コネ
クタ４０を、以前に形成されていたなら、互いに絶縁す
る。ブロック３０８の処理後の基板６０、表面コネクタ
４０、及び層２１、８１、及び３３１の断面図が図８の
（Ｂ）に３０８Ａで示されている。
【００４８】ブロック３１０−３１６で、絶縁誘電体層
８３が対応する導電層８１上に形成される。これは様々
な方法によって達成される。本発明の一実施例では、各
誘電体層８３は、金属酸化物、例えばタンタル（Ｔ
ａ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、あるい
はタングステン（Ｔａ）のような高誘電材料よりなる。
これらの金属酸化物は、リアクティブスパッタ、高温酸
化、あるいはスパッタとそれに続く陽極処理硬化によっ
て形成される。或いは、誘電体層８３は、ポリイミド、
ソルゲル、二酸化シリコン、シリコン亜硝酸塩のよう
な、半導体産業で使われる他の誘電材料よりなってもよ
い。
【００４９】誘電体層８３は、ブロック３１０−３１６
で説明される例示的な陽極処理によって形成される。ブ
ロック３１０で、タンタルムのような陽極処理材料の層
３３２が導通層３３１の上に形成される。層３３２は層
３３２を層３３１上に電気メッキすることで形成され
る。ブロック３１２で、後続の陽極処理段階中に誘電体
層が形成されることを防ぐために、ＶＩＡ３０が形成さ
れる位置にマスク３４０が形成される。マスク３４０
は、基板６０の上面上にフォトレジスト層を付着させ、
マスク３４０を残すためにそのフォトレジスト層をパタ
ーン化することで形成される。ブロック３１２の処理
後、主基板６０と層２１、８１、３３１、３３２とに関
して、マスク３４０の部分断面図を図８の（Ｃ）に３１
２Ａで示す。
【００５０】ブロック３１４で、層３３２の露出された
部分は適切な電解液で陽極酸化される。この操作のため
に、ベース基板６０は好ましくは、アルミニウムや適切
にドープされたシリコンウェーハのような適切な導電材
料よりなる。誘電体層８３は、５００オングストローム
から２０００オングストロームの間の範囲の厚さを有す
るように形成される。マスク３４０の下に位置する層３
３２のそれらの部分は、陽極処理されない。ブロック３
１６で、マスク３４０が除去される。ブロック３１６の
処理の最後における容量層８１と８３を有した基板６０
の部分断面図を図８の（Ｄ）に３１６Ａで示す。
【００５１】ブロック３１０−３１６の段階の代替とし
て、五酸化タンタル（Ｔａ2 Ｏ5 ）のような陽極処理可
能な金属の酸化物がベース基板６０（従って層３３１）
の上面に付着され（例えば、リアクティブスパッタによ
って）、そして周知の技術でパターン化される。ブロッ
ク３１８で、導通層３３４は誘電体層８３の上に形成さ
れる。ある実施例では、層３３４は、もし必要ならオプ
ションの接着性層の間に挟まれた銅からなる。
【００５２】容量電極８２を形成し、また面コネクタ４
０を互いに絶縁するために、第２層３３４がブロック３
２０でパターン化される。パターン化は、導電層３３４
の上にフォトレジスト層を形成する段階と、除去される
べき第２層３３４の領域を露光するようフォトレジスト
層をパターン化する段階と、層３３４のそれらの部分を
除去する段階とよりなる。ブロック３２０の処理後に終
了した容量構造８０の断面図を、図８の（Ｅ）に３２０
Ａで示す。その平面図を図８の（Ｆ）に３２０Ｂで示
す。
【００５３】図９は相互結合キャリア１００に見られる
ように底面側ポストコネクタ４０’を構成するためのフ
ローチャート４００を示す。フローチャート４００より
ポストコネクタ４０’を構成する様々な段階における本
発明による相互結合キャリアの一連の断面図を図１０の
（Ａ）−図１０の（Ｃ）に示す。フローチャート４００
によって説明される方法から選択された段階もまた、以
下に説明するように、上面側ポストコネクタ５０’を形
成するために使われてもよい。上面側ポストコネクタ５
０’が形成される場合、それらは好ましくは、底面側ポ
ストコネクタ４０’が形成される前に形成される。
【００５４】フローチャート４００はブロック４０２で
始まり、これは上述したフローチャート２００（図５参
照）のブロック２１６から出ている。ブロック４０４
で、保護層４４０が支持層２０の上面に形成される。層
４４０は好ましくは、図５に示されたフローチャート２
００のブロック２１４で行われたように、ＶＩＡ３０の
下に位置するベース基板６０の部分の除去に先んじて形
成される。基板６０の部分が除去される前に保護層４４
０を形成することは、層４４０が十分強固で平坦な面の
上に形成されることを可能にし、それ故かなり均一な厚
さを簡単に得ることができる。層４４０は、除去処理に
影響を与えることなく、ブロック２１４（図５）のベー
ス基板部分の除去の前に形成されてもい。ウェットエッ
チングがベース基板部分を除去するために使われるとき
には、保護層を層２０の上面に形成し層２０とＶＩＡ３
０をエッチング液から保護することが有利である。
【００５５】ブロック４０６で、マスク層４４２が支持
層２０の露出された底面に形成される。マスク層４４２
は好ましくはフォトレジスト材料からなる。ブロック４
０６の処理の最後におけるベース基板６０、層２０、４
４０、及び４４２の断面図を図１０（Ａ）に４０６で示
す。相互結合キャリアの背面側での層２０とベース基板
６０間の高さの差のために、マスク層が十分平坦な面上
に形成されるときに得られるものと比べて、マスク層４
４２の厚さには比較的大きな変動がある。しかしなが
ら、以下に指摘するように、この変動は本発明によるポ
ストコネクタ４０の形成に実質的に影響は与えない。
【００５６】ブロック４０８で、マスク層４４２の複数
部分４４４が除去され、各部分４４４は底面側ポストコ
ネクタ４０’の形成位置に一致する。各除去部分４４４
は好ましくは、対応するＶＩＡ３０を露出する。キャリ
ア背面部での層２０とベース基板６０との間の高さの差
のために、マスク層４４２を露光する際、投影マスク露
光が好ましくは用いられる。
【００５７】ブロック４１０で、導電材料４４６が除去
された部分４４４内に形成され、ポストコネクタ４０’
を形成する。導電材料４４６は好ましくは無電解電気メ
ッキによって形成され、ＶＩＡ３０の露出面は電気メッ
キ処理に対する適切な種子層を提供する。マスク層４４
２の厚さは変動するが、この処理は除去された部分４４
４内に実質的に均一な率で材料を付着するので、ポスト
コネクタ４０’は電気メッキによって実質的に同一の高
さを有するように形成される。ブロック４１０の処理の
最後における基板６０、層４４２、除去された部分４４
４、及び導電材料４４６の部分断面図を、図１０の
（Ｂ）に４１０Ａで示す。
【００５８】ブロック４１２で、マスク層４４２の残留
部がポストコネクタ４０’を露出するために取り除かれ
る。ブロック４１４で、保護層４４０がポストコネクタ
５０’を露出するために取り除かれる。ブロック４１４
の処理の最後でのポストコネクタ４０’、ＶＩＡ３０、
支持層２０、基板６０の部分断面図を、図１０の（Ｃ）
に４１４Ａで示す。
【００５９】上で指摘したように、フローチャート４０
０から選択された段階が、もし望むなら、上面側ポスト
コネクタ５０’を形成するために用いられてもい。ポス
トコネクタ５０’は好ましくは、ポストコネクタ４０’
より前に、そしてＶＩＡ３０の下に位置するベース基板
６０の部分が除去される前に形成される。ポストコネク
タ５０’は、（ａ）支持層２０の上面にマスク層（層４
４２のような）を形成し、（ｂ）ポストコネクタ５０’
が形成されるべきマスク層の部分（部分４４４のよう
な）を選択的に除去し、（ｃ）導電材料を除去された部
分に形成する段階からなる。マスク層はそれから除去さ
れ、あるいは底面側ポストコネクタ４０’の形成のため
に保護層４４０の部分を構成するよう保持される。
【００６０】上述の方法で、高密度相互結合キャリアが
容易にそして信頼性をもって構築されることが可能であ
る。ＶＩＡ、パッド、コネクタ、ポストコネクタ、及び
容量構造などの構造は、薄い柔軟な基板上よりむしろ厚
い強固な基板上により容易に信頼性をもって構築され
る。本発明の方法によるベース基板６０の使用は、より
強固な基板６０が層２０に強度を与え処理中にそれが容
易に傷つけられ歪まされることを防ぐので、そのような
構造が層２０の上に容易に信頼性をもって構築されるこ
とを可能にする。続いて、層２０に与えられた強度は、
ＶＩＡ３０と表面コネクタ５０が容易にそして信頼性を
もって構築されることを可能にする。
【００６１】さらに、この分野で既知のように、小さな
直径（例えば、１００ミクロンより小）を持つＶＩＡ構
造は、厚いものよりも、薄い層や基板に対して、それを
貫通するようにより容易にそして信頼性を持って形成さ
れる。より厚い基板を通して小さい直径のＶＩＡを形成
するためには、処理パラメータの法外な制御を要求する
比較的価格高で複雑な処理段階が必要になる。さらに、
処理の複雑さとパラメータの法外な制御は一般に、処理
エラー発生及びその結果として処理量劣化の可能性を増
大させる。対照的に、層２０の相対的な薄さは小直径の
ＶＩＡ３０の構築を可能にし、そしてそれ故ＶＩＡが高
い密度で構築されることを可能にする。
【００６２】セラミックグリーンシート生産過程に比較
して、本発明はより精密な半導体生産過程を用い、従っ
てより細かい細密さと高い密度を可能とする。上述のよ
うに、本発明の目的は、キャリア上に低いインダクタン
ス、大容量のバイパス容量をＶＩＡの近領域に提供し、
その容易な構築方法を提供することである。この分野で
既知のように、ＶＩＡの大きさを均一に縮めることは、
構造のインダクタンスを低減する。支持層２０の相対的
薄さは、各ＶＩＡの大きさとインダクタンスを減少させ
ることを可能にする。さらに、上述の方法において比較
的強固なベース基板を用いることは、小さなＶＩＡの構
築とまた高い値の誘電体の構築を促進する。
【００６３】本発明を特に図示の実施例に関して説明し
たが、様々な変更、変形、及び適合がこの説明に基づい
てなされてよく、それらは本発明の範囲内のものであ
る。本発明を現時点で最も現実的で好適な実施例である
と考えられるものに関連して説明したが、本発明は説明
した実施例に限られることなく、請求の範囲に含まれる
様々な変形及び等価な構成をすべて含むものと理解され
るべきである。
【００６４】
【発明の効果】本発明における支持層の可撓性はその層
が集積回路チップと支持基板との歪みにより容易に一致
することを可能にし、一方外枠は機械的支持を提供し支
持層が折れ曲がったり、ねじ曲ったり、及び／又は延び
たりすることを防ぐ。この外枠は、支持層が従来技術の
インターポーザよりかなり薄い厚さを持つことを可能に
し、それ故かなり高い相互結合の密度を可能にする。ま
た外枠は集積回路チップと主基板に近い熱膨張率を有す
るので、この枠は、集積回路チップと主基板の表面積の
熱誘発変化を追随するように支持層の表面積を調節する
役に立つ。
【００６５】したがって、本発明による相互キャリア
は、集積回路チップに高密度コネクタを提供することが
でき、また温度変化や熱サイクルによって引き起こされ
た力学的ストレスを軽減することができる。
【図面の簡単な説明】
【図１】従来技術にしたがったインターポーザの断面図
である。
【図２】集積回路チップと主基板とに関連して位置され
た本発明による相互結合キャリアの斜視図である。
【図３】集積回路チップと主基板とに接触関係にある図
２に示された相互結合キャリアの断面図である。
【図４】（Ａ）は集積回路チップと主基板に関して位置
された本発明による第２の相互結合キャリアの断面図、
（Ｂ）は（Ａ）に示される相互結合キャリア上に一体化
されて示された、本発明による容量構造の断面図であ
る。
【図５】本発明による相互結合キャリアを形成する方法
のフローチャートである。
【図６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は図５に示さ
れたフローチャートに従った構成の様々な段階における
本発明による相互結合キャリアの一連の断面図である。
【図７】本発明による容量構造を形成する方法のフロー
チャートである。
【図８】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は図
７に示されたフローチャートに従った構成の様々な段階
における本発明による容量構造の一連の断面図、（Ｆ）
はその平面図である。
【図９】本発明による底面側表面コネクタを形成する方
法のフローチャートである。
【図１０】（Ａ）、（Ｂ）、（Ｃ）は図９に示されたフ
ローチャートに従った構成の様々な段階における本発明
による底面側表面コネクタ集合の一連の断面図である。
【符号の説明】
１ 集積回路チップ ２、４、８、９ パッド ３ 主基板 ６ 硬質基板 ７、３０、３０ａ、３０ｂ、３０ｃ ＶＩＡ １０、１００ 相互結合キャリア １５ はんだバンプ ２０ 支持層 ２５ 支持層の選択された領域 ４０、５０ 表面コネクタ ６４ 支持枠 ８０ 容量構造 ４０’、５０’ ポストコネクタ ８１ 第１導電層 ８２ 第２導電層 ２１ 絶縁保護層 ２００ 相互結合キャリアを構成するフローチャート ２０６Ａ、２１０Ａ、２１４Ａ、２１８Ａ 相互結合キ
ャリアを構成する際の部分断面図 ３００ 容量構造を構成するフローチャート ３０４Ａ、３０８Ａ、３１２Ａ、３１６Ａ、３２０Ａ
容量構造を構成する際の部分断面図 ３２０Ｂ 容量構造を構成する際の平面図 ３３１、３３４ 導電層 ８３ 絶縁誘電体層 ３３２ 陽極酸化材層 ３４０、４４２ マスク ４００ 底面側ポストコネクタを構成するフローチャー
ト ４０６Ａ、４１０Ａ、４１４Ａ 底面側ポストコネクタ
を構成する際の断面図 ４４０ 保護層 ４４４ マスク層４４２の除去される部分 ４４６ 導電材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェン−チョウ ヴィンセント ワン アメリカ合衆国 カリフォルニア 95014 クパティーノ エドミントン ドライブ 18457

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）ベース基板の上面上に絶縁材料よ
    りなり上面と底面を有し該底面は該基板の上面を覆う弾
    性支持層を形成する段階と、 （ｂ）複数の空隙を形成するために選択された位置にお
    ける該支持層の部分を除去し、該空隙の各々の内部に導
    電素材を形成し、該支持層に該支持層の上面と底面とで
    導電面を有する複数の導電層ＶＩＡを形成する段階と、 （ｃ）該ＶＩＡの下に位置する該ベース基板の部分を除
    去し、除去された部分の下に位置する該弾性支持層の底
    面を露出し、該ＶＩＡの周りに該ベース基板の支持枠を
    形成する段階とよりなる相互結合キャリアを構成する方
    法。
  2. 【請求項２】 段階（ｂ）に先行して、該弾性支持層の
    該選択された領域の下に位置する該基板の第１の部分を
    該ベース基板の底面から部分的に除去し、該ＶＩＡの下
    に位置する有限厚みを有し後に段階（ｃ）で除去される
    該基板の第２の部分を残す段階を更に有する請求項１記
    載の方法。
  3. 【請求項３】 該支持層は該ベース基板の材料の弾性よ
    り大きな弾性を有する材料よりなる請求項１記載の方
    法。
  4. 【請求項４】 対応するＶＩＡに該支持層の底面で接続
    された複数の導電性面コネクタを形成する段階を更に有
    し、該面コネクタは少なくとも一つの該面コネクタが周
    辺の面コネクタから電気的に絶縁されるように形成され
    る請求項１記載の方法。
  5. 【請求項５】 該支持層の底面に該面コネクタを形成す
    る該段階は、段階（ｃ）に続いて、 （ｄ）該支持層の底面の露出された部分にマスク層を形
    成する段階と； （ｅ）該マスク層の該表面コネクタが形成されるべき部
    分を除去する段階と； （ｆ）該除去された部分内に導電材を形成する段階とよ
    りなる請求項４記載の方法。
  6. 【請求項６】 段階（ｄ）の前に、該支持層の上面に保
    護層を形成する段階を更に有する請求項５記載の方法。
  7. 【請求項７】 段階（ｃ）で該ＶＩＡの下に位置する該
    ベース基板の部分を除去する前に該保護層が形成される
    請求項６記載の方法。
  8. 【請求項８】 該段階（ｆ）は該除去された部分内に該
    導電材を電気メッキする段階よりなる請求項５記載の方
    法。
  9. 【請求項９】 該支持層の底面に該面コネクタを形成す
    る該段階は、段階（ｂ）に先行して、 （ｄ）該ベース基板の上面上に可撓性絶縁保護層を形成
    する段階と； （ｅ）該保護層の該コネクタが形成されるべき部分を除
    去する段階と； （ｆ）該コネクタを形成するために該除去された部分内
    に導電材を形成する段階とよりなる請求項４記載の方
    法。
  10. 【請求項１０】 該段階（ｆ）は、該保護層の除去され
    た部分の下に位置するベース基板の露出された部分と該
    保護層との上に導電材の層を形成する段階と、少なくと
    も一つの該コネクタを隣接するコネクタから電気的に絶
    縁するために該導電材層の部分を除去する段階とよりな
    る請求項９記載の方法。
  11. 【請求項１１】 更に該ベース基板の上面の選択された
    領域に容量構造を形成し、該容量構造は第１導電層と該
    第１導電層の部分の上に形成された誘電体層と該誘電体
    層の部分の上に形成された第２導電層とよりなり、段階
    （ｂ）で形成された該ＶＩＡの少なくとも一つは続いて
    該第１導電層に電気的に接続されるように形成され、段
    階（ｂ）で形成された該ＶＩＡの少なくとも他の一つは
    続いて該第２導電層に電気的に接続されるように形成さ
    れる請求項１記載の方法。
  12. 【請求項１２】 容量構造を形成する該段階は、該第１
    導電層の上面の一部分が陽極処理可能な導電材よりなる
    よう該ベース基板の上面に該第１導電層を形成する段階
    と；該陽極処理可能な材料の一部分を陽極処理し誘電体
    層を形成する段階と；該陽極酸化された誘電体層の上に
    第２導電層を形成する段階とよりなる請求項１１記載の
    方法。
  13. 【請求項１３】 該第１導電層を形成する該段階は、該
    ベース基板の上面に導電金属の層を付着させる段階と；
    導電金属層の選択された部分を除去し該容量構造の該第
    １導電層を形成する段階と；該第１導電層の一部分の上
    に該陽極処理可能な導電材料の層を形成する段階とより
    なる請求項１２記載の方法。
  14. 【請求項１４】 該第２導電層を形成する該段階は、該
    ベース基板の上面に導電金属の層を付着させる段階と、
    導電金属の部分を除去し該第２導電層を形成する段階と
    よりなる請求項１３記載の方法。
  15. 【請求項１５】 該面コネクタの少なくとも２つが該容
    量構造の該第１及び第２導電層をそれぞれ接続するべく
    形成されるように、該支持層の底面で対応するＶＩＡに
    接続された複数の導電面コネクタを形成する段階を更に
    有する請求項１４記載の方法。
  16. 【請求項１６】 該支持層の上面に対応するＶＩＡに電
    気的に接続された複数の導電面コネクタを形成する段階
    を更に有する請求項１記載の方法。
  17. 【請求項１７】 該面コネクタを形成する該段階は、該
    ＶＩＡの上にマスク層を形成する段階と；該面コネクタ
    が形成されるべき該マスク層の部分を除去し該除去部分
    が該ＶＩＡの表面を露出する段階と；該除去部分内に導
    電層を形成する段階とよりなる請求項１６記載の方法。
  18. 【請求項１８】 該除去部分内に導電材を形成する該段
    階は該導電材を電気メッキすることよりなる請求項１７
    記載の方法。
  19. 【請求項１９】 絶縁材料よりなり第１面と第２面とを
    有する弾性支持層と；該支持層の選択された周辺部を有
    する領域内に位置されかつ該支持層の二面を貫通して形
    成された複数の導電ＶＩＡと；該支持層の面の部分が露
    出されるように該選択された領域の周辺のかなりの部分
    の周りに置かれかつ該支持層に付けられた支持枠とより
    なる相互結合キャリア。
  20. 【請求項２０】 各該ＶＩＡは該支持層に十分に結合さ
    れた面を有して形成されている請求項１９記載の相互結
    合構造。
  21. 【請求項２１】 該支持層が約２５０ミクロンより薄い
    厚さを有する請求項１９記載の相互結合構造。
  22. 【請求項２２】 該支持層内に形成された容量構造を更
    に有し、該容量構造は少なくとも一つのＶＩＡに電気的
    に接続された第１導電層と少なくとも一つの他のＶＩＡ
    に電気的に接続された第２導電層とを有する請求項１９
    記載の相互結合構造。
  23. 【請求項２３】 該支持層の一つの面上に配置された複
    数の導電面コネクタを更に有し、各該表面コネクタは対
    応するＶＩＡに電気的に接続されている請求項１９記載
    の相互結合構造。
  24. 【請求項２４】 各該第１面コネクタは０．５より大き
    い縦横比を有する請求項２３記載の相互結合構造。
  25. 【請求項２５】 各該第１面コネクタは２０マイクロメ
    ータより高い高さを有する請求項２３記載の相互結合構
    造。
  26. 【請求項２６】 該支持層の他の面上に置かれた第２の
    複数の導電面コネクタを更に有し、各該面コネクタは対
    応するＶＩＡに電気的に接続されている請求項２３記載
    の相互結合構造。
JP6106922A 1993-07-13 1994-05-20 高密度垂直コネクタを有する相互接続キャリアとその製造方法 Withdrawn JPH0730020A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/090,701 US5474458A (en) 1993-07-13 1993-07-13 Interconnect carriers having high-density vertical connectors and methods for making the same
US090701 1993-07-13

Publications (1)

Publication Number Publication Date
JPH0730020A true JPH0730020A (ja) 1995-01-31

Family

ID=22223902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6106922A Withdrawn JPH0730020A (ja) 1993-07-13 1994-05-20 高密度垂直コネクタを有する相互接続キャリアとその製造方法

Country Status (2)

Country Link
US (1) US5474458A (ja)
JP (1) JPH0730020A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113036561A (zh) * 2019-12-24 2021-06-25 广州方邦电子股份有限公司 一种连接器的制备方法、连接器及集成器件

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
JPH0831527A (ja) * 1994-07-04 1996-02-02 Whitaker Corp:The 基板用コネクタ
US5896276A (en) * 1994-08-31 1999-04-20 Nec Corporation Electronic assembly package including connecting member between first and second substrates
US5976910A (en) * 1995-08-30 1999-11-02 Nec Corporation Electronic device assembly and a manufacturing method of the same
FR2746678B1 (fr) * 1996-03-26 1998-07-03 Commissariat Energie Atomique Procede de realisation d'un depot sur un support amovible, et depot realise sur un support
EP0901695A4 (en) * 1996-05-24 2000-04-12 Tessera Inc CONNECTORS FOR MICROELECTRONIC ELEMENTS
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5823792A (en) * 1997-03-10 1998-10-20 Molex Incorporated Wire-wrap connector
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
AU7239098A (en) * 1997-05-19 1998-12-11 Hitachi Maxell, Ltd. Flexible ic module and method of its manufacture, and method of manufacturing information carrier comprising flexible ic module
US6043990A (en) * 1997-06-09 2000-03-28 Prototype Solutions Corporation Multiple board package employing solder balis and fabrication method and apparatus
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JPH11148068A (ja) * 1997-11-18 1999-06-02 Shinko Electric Ind Co Ltd 異方性応力緩衝体及びそれを用いた半導体装置
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
IL128997A (en) * 1999-03-15 2002-12-01 Aprion Digital Ltd Install electrical connection
US6319829B1 (en) 1999-08-18 2001-11-20 International Business Machines Corporation Enhanced interconnection to ceramic substrates
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
DE19954895C2 (de) * 1999-11-15 2002-02-14 Infineon Technologies Ag Anordnung zur elektrischen Verbindung zwischen Chips in einer dreidimensional ausgeführten Schaltung
US6830462B1 (en) 1999-12-13 2004-12-14 Fci Americas Technology, Inc. Electrical connector housing
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6560108B2 (en) 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
AU2001242205A1 (en) * 2000-03-31 2001-10-15 Dyconex Patente Ag Element and method for connecting constituents of an electronic assembly
GB0012420D0 (en) * 2000-05-24 2000-07-12 Ibm Microcard interposer
US6812564B1 (en) * 2000-09-05 2004-11-02 Hewlett-Packard Development Company, L.P. Monolithic common carrier
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
DE10125497C2 (de) * 2001-05-23 2003-06-05 Pac Tech Gmbh Verfahren zur Herstellung eines Kontaktsubstrats sowie Kontaktsubstrat
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly
US20040185237A1 (en) * 2001-08-07 2004-09-23 Kohichiro Kawate Sheet for sealing electrical wiring
US6908318B2 (en) * 2001-08-08 2005-06-21 3M Innovative Properties Company Batch electrically connecting sheet
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
US6937479B2 (en) * 2001-08-21 2005-08-30 The Charles Stark Draper Laboratory, Inc. Sensor isolation system
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
US7059874B2 (en) * 2002-03-19 2006-06-13 Paricon Technologies, Inc. Anisotropic conductive elastomer based electrical interconnect with enhanced dynamic range
US6994897B2 (en) * 2002-11-15 2006-02-07 General Electric Company Method of processing high-resolution flex circuits with low distortion
JP3996045B2 (ja) * 2002-11-29 2007-10-24 株式会社ルネサステクノロジ 半導体装置
US6669490B1 (en) * 2002-12-10 2003-12-30 Tyco Electronics Corporation Conductive elastomeric contact system with anti-overstress columns
US6790057B2 (en) 2002-12-10 2004-09-14 Tyco Electronics Corporation Conductive elastomeric contact system with anti-overstress columns
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
EP1471575A1 (en) * 2003-04-24 2004-10-27 Samsung Electronics Co., Ltd. Rf chip carrier having inductors provided therein and method of manufacturing the same
US7414505B2 (en) * 2003-05-13 2008-08-19 Samsung Electronics Co., Ltd. High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7294919B2 (en) * 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
DE10355921B4 (de) * 2003-11-29 2005-12-22 Festo Ag & Co. Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers
CN100468868C (zh) * 2004-07-15 2009-03-11 Jsr株式会社 各向异性导电连接器装置以及电路装置的检查装置
FR2879295B1 (fr) * 2004-12-14 2007-03-16 St Microelectronics Sa Structure de test pour circuit electronique integre
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
US20070238332A1 (en) * 2006-04-07 2007-10-11 Lotes Co., Ltd. Electrical connector and its manufacturing method
CN101449374B (zh) * 2006-06-08 2011-11-09 国际商业机器公司 高热传导性柔软片及其制造方法
US7687790B2 (en) * 2007-06-07 2010-03-30 General Electric Company EMI shielding of digital x-ray detectors with non-metallic enclosures
US7726976B2 (en) * 2007-11-09 2010-06-01 Tyco Electronics Corporation Shielded electrical interconnect
US8399847B2 (en) 2010-11-11 2013-03-19 General Electric Company Ruggedized enclosure for a radiographic device
US9269603B2 (en) * 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
JP2015049986A (ja) * 2013-08-30 2015-03-16 富士通株式会社 コネクタ及びその製造方法
EP2846015B1 (en) * 2013-09-10 2017-05-24 Inergy Automotive Systems Research (Société Anonyme) Assembly comprising a delivery module, an interconnection apparatus and an electronic control unit
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US10218098B1 (en) * 2017-08-28 2019-02-26 Finisar Corporation Module mount interposer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3982320A (en) * 1975-02-05 1976-09-28 Technical Wire Products, Inc. Method of making electrically conductive connector
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
US4782381A (en) * 1987-06-12 1988-11-01 Hewlett-Packard Company Chip carrier
US4743568A (en) * 1987-07-24 1988-05-10 Motorola Inc. Multilevel interconnect transfer process
JPH01236698A (ja) * 1987-11-25 1989-09-21 Hitachi Ltd コンデンサ内蔵セラミック多層回路基板
EP0329314A1 (en) * 1988-02-05 1989-08-23 Raychem Limited Uses of uniaxially electrically conductive articles
JPH01206575A (ja) * 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5177594A (en) * 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113036561A (zh) * 2019-12-24 2021-06-25 广州方邦电子股份有限公司 一种连接器的制备方法、连接器及集成器件

Also Published As

Publication number Publication date
US5474458A (en) 1995-12-12

Similar Documents

Publication Publication Date Title
JPH0730020A (ja) 高密度垂直コネクタを有する相互接続キャリアとその製造方法
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
EP0070380B1 (en) Discrete thin film capacitor
US7550317B2 (en) Method for manufacture of wafer level package with air pads
JPH06283571A (ja) 集積回路と基板との相互接続構造及びその製造方法
JP2004259988A (ja) キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP4447881B2 (ja) インターポーザの製造方法
JP2989696B2 (ja) 半導体装置及びその実装方法
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
KR100350936B1 (ko) 반도체 장치
JP2002231765A (ja) 半導体装置
JP2000243785A (ja) 半導体チップの製造方法
KR100336769B1 (ko) 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법
JP2001148393A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2000331830A (ja) 平面型磁気素子一体型半導体デバイス
JP2003258196A (ja) 半導体装置及びその製造方法
JPS6041235A (ja) 半導体装置の製造方法
JPH0443418B2 (ja)
JPS63220549A (ja) 集積回路装置
JPS59127852A (ja) 半導体装置
GB2244176A (en) Method and apparatus for forming a conductive pattern on an integrated circuit
JPH01293539A (ja) 半導体装置におけるバンプの形成方法
JP2001053229A (ja) 容量素子の製造方法
JPH031832B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731