JPH07263864A - 薄膜多層基板及びその製造方法 - Google Patents
薄膜多層基板及びその製造方法Info
- Publication number
- JPH07263864A JPH07263864A JP6048751A JP4875194A JPH07263864A JP H07263864 A JPH07263864 A JP H07263864A JP 6048751 A JP6048751 A JP 6048751A JP 4875194 A JP4875194 A JP 4875194A JP H07263864 A JPH07263864 A JP H07263864A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- insulating layer
- polyimide
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/043—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
- B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/34—Layered products comprising a layer of synthetic resin comprising polyamides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/02—Physical, chemical or physicochemical properties
- B32B7/022—Mechanical properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/02—Physical, chemical or physicochemical properties
- B32B7/027—Thermal properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2310/00—Treatment by energy or chemical effects
- B32B2310/14—Corona, ionisation, electrical discharge, plasma treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
- B32B2379/08—Polyimides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12556—Organic component
- Y10T428/12569—Synthetic resin
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12986—Adjacent functionally defined components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thermal Sciences (AREA)
- Mechanical Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 基板上に金属の薄膜を複数層形成するととも
にポリイミドで層間絶縁層及び表面保護層を形成した薄
膜多層基板及びその製造方法に関し、表面保護層及びこ
の表面保護層に隣接する層間絶縁層の支持強度が向上さ
れた薄膜多層基板を実現すること、並びに、表面保護層
及びこの表面保護層に隣接する層間絶縁層の支持強度を
向上させることができる薄膜多層基板の製造方法を実現
することを目的とする。 【構成】 最上層であるn層目の表面保護層11に隣接
するn−1層目の層間絶縁層12Bを少なくとも含む上
層側の層間絶縁層と、表面保護層11とを、ヤング率の
低いポリイミドで形成し、残りの下層側の層間絶縁層
を、低熱膨張型ポリイミドで形成する。
にポリイミドで層間絶縁層及び表面保護層を形成した薄
膜多層基板及びその製造方法に関し、表面保護層及びこ
の表面保護層に隣接する層間絶縁層の支持強度が向上さ
れた薄膜多層基板を実現すること、並びに、表面保護層
及びこの表面保護層に隣接する層間絶縁層の支持強度を
向上させることができる薄膜多層基板の製造方法を実現
することを目的とする。 【構成】 最上層であるn層目の表面保護層11に隣接
するn−1層目の層間絶縁層12Bを少なくとも含む上
層側の層間絶縁層と、表面保護層11とを、ヤング率の
低いポリイミドで形成し、残りの下層側の層間絶縁層
を、低熱膨張型ポリイミドで形成する。
Description
【0001】
【産業上の利用分野】本発明は、基板上に金属の薄膜を
複数層形成するとともに、ポリイミドで層間絶縁層及び
表面保護層を形成した薄膜多層基板及びその製造方法に
関する。
複数層形成するとともに、ポリイミドで層間絶縁層及び
表面保護層を形成した薄膜多層基板及びその製造方法に
関する。
【0002】
【従来の技術】この種の薄膜多層基板において、層間絶
縁層及び表面保護層は前述のようにポリイミドで形成さ
れる。ところで、この薄膜多層基板では、表面保護層や
層間絶縁層内の残留内部応力等が原因で基板が反る事態
を避けるために、層間絶縁層及び表面保護層のポリイミ
ドとして、従来は、基板と同様な熱膨張係数を有した低
熱膨張型ポリイミドが用いられている。
縁層及び表面保護層は前述のようにポリイミドで形成さ
れる。ところで、この薄膜多層基板では、表面保護層や
層間絶縁層内の残留内部応力等が原因で基板が反る事態
を避けるために、層間絶縁層及び表面保護層のポリイミ
ドとして、従来は、基板と同様な熱膨張係数を有した低
熱膨張型ポリイミドが用いられている。
【0003】図8は基板上に金属の薄膜を複数層形成す
るとともにポリイミドで層間絶縁層及び表面保護層を形
成した従来の薄膜多層基板の一例を示すものである。こ
の図において、1はAlN基板等の基板で、この基板1
上には、Cu等の薄膜がスパッタ,メッキ,エッチング
等の技術を利用して、複数層形成されている。
るとともにポリイミドで層間絶縁層及び表面保護層を形
成した従来の薄膜多層基板の一例を示すものである。こ
の図において、1はAlN基板等の基板で、この基板1
上には、Cu等の薄膜がスパッタ,メッキ,エッチング
等の技術を利用して、複数層形成されている。
【0004】金属の薄膜やポリイミドの層間絶縁層及び
表面保護層の具体的形成方法は以下の通りである。ま
ず、基板1の表面に、Ti,Cu,Crを順次スパッタ
し、この薄膜2をエッチングにて所定のパターンに形成
する。次に、薄膜2上にポリイミドの層間絶縁層3を形
成する。その後、Cr,Cu,Crを順次スパッタし、
この層の上にメッキレジストを形成し、表面のCrのエ
ッチングを行ってレジストの非塗布面にCu層を露出さ
せる。この後、露出したCu層上にCuのメッキ及びパ
ネルエッチングを行って所定の形状の薄膜4を形成す
る。以下同様な作業を繰り返すことにより、層間絶縁層
5,薄膜6,層間絶縁層7,薄膜8を形成する。尚、薄
膜8の表面にはAuの薄膜を形成する。そして最後に、
ポリイミドの表面保護層9を形成する。
表面保護層の具体的形成方法は以下の通りである。ま
ず、基板1の表面に、Ti,Cu,Crを順次スパッタ
し、この薄膜2をエッチングにて所定のパターンに形成
する。次に、薄膜2上にポリイミドの層間絶縁層3を形
成する。その後、Cr,Cu,Crを順次スパッタし、
この層の上にメッキレジストを形成し、表面のCrのエ
ッチングを行ってレジストの非塗布面にCu層を露出さ
せる。この後、露出したCu層上にCuのメッキ及びパ
ネルエッチングを行って所定の形状の薄膜4を形成す
る。以下同様な作業を繰り返すことにより、層間絶縁層
5,薄膜6,層間絶縁層7,薄膜8を形成する。尚、薄
膜8の表面にはAuの薄膜を形成する。そして最後に、
ポリイミドの表面保護層9を形成する。
【0005】ここで、層間絶縁層3,5,7は、例えば
低熱膨張型ポリイミドとして感光性のポリイミドを用い
露光・描画技術を利用し、それぞれ、下層部3A,5
A,7Aと上層部3B,5B,7Bに分けて(図中の破
線は分割位置を示す)形成する。そして、下層部3A,
5A,7Aをなすポリイミド層の形成時にプリハードベ
ークを行い、上層部3B,5B,7Bをなすポリイミド
層の形成時にハードベークを行っている。
低熱膨張型ポリイミドとして感光性のポリイミドを用い
露光・描画技術を利用し、それぞれ、下層部3A,5
A,7Aと上層部3B,5B,7Bに分けて(図中の破
線は分割位置を示す)形成する。そして、下層部3A,
5A,7Aをなすポリイミド層の形成時にプリハードベ
ークを行い、上層部3B,5B,7Bをなすポリイミド
層の形成時にハードベークを行っている。
【0006】尚、上記薄膜多層基板において、例えば、
薄膜2はグランド(接地)電極層をなし、薄膜4は電源
電極層をなし、薄膜6は信号電極層薄をなし、膜8は表
面層をなすもので、表面層である薄膜8には、基板1と
外部との間で信号等の受け渡しを行うために、I/Oピ
ン(INPUT/OUTPUT PIN)10が半田付けされる。このI
/Oピン10は芯線がCuで形成され、芯線の表面にN
i層、更にその上にAu層が形成されたもので、その直
径は0.2mm、長さは4mm程度のものである。
薄膜2はグランド(接地)電極層をなし、薄膜4は電源
電極層をなし、薄膜6は信号電極層薄をなし、膜8は表
面層をなすもので、表面層である薄膜8には、基板1と
外部との間で信号等の受け渡しを行うために、I/Oピ
ン(INPUT/OUTPUT PIN)10が半田付けされる。このI
/Oピン10は芯線がCuで形成され、芯線の表面にN
i層、更にその上にAu層が形成されたもので、その直
径は0.2mm、長さは4mm程度のものである。
【0007】薄膜多層基板には、上記I/Oピン10を
取り付けた状態でI/Oピン10を側方から(図8の矢
印方向に)一定量押動させた場合でも、I/Oピン10
が折れたり或いは曲がるだけで、I/Oピン10を支持
している支持構造(表面保護層や層間絶縁層)が破壊さ
れない程度の支持強度が要求されるようになってきてい
る。
取り付けた状態でI/Oピン10を側方から(図8の矢
印方向に)一定量押動させた場合でも、I/Oピン10
が折れたり或いは曲がるだけで、I/Oピン10を支持
している支持構造(表面保護層や層間絶縁層)が破壊さ
れない程度の支持強度が要求されるようになってきてい
る。
【0008】
【発明が解決しようとする課題】従来の薄膜多層基板で
は、前述のように、層間絶縁層及び表面保護層のポリイ
ミドとして、低熱膨張型ポリイミドが用いられている。
しかし、この低熱膨張型ポリイミドは、ヤング率が高い
ので、ハードベークした状態ではガラス化してしまい非
常に脆いものになる。このため、従来の薄膜多層基板で
は、上記I/Oピンを取り付けた状態でI/Oピンを側
方から一定量押動させると、I/Oピンが折れる前或い
は曲がる前に、I/Oピンを支持している支持構造が破
壊されてしまうという事態が頻繁に発生していた。そこ
で、I/Oピンの支持構造をなす、表面保護層及びこの
表面保護層に隣接する層間絶縁層の支持強度の向上が強
く要望されている。
は、前述のように、層間絶縁層及び表面保護層のポリイ
ミドとして、低熱膨張型ポリイミドが用いられている。
しかし、この低熱膨張型ポリイミドは、ヤング率が高い
ので、ハードベークした状態ではガラス化してしまい非
常に脆いものになる。このため、従来の薄膜多層基板で
は、上記I/Oピンを取り付けた状態でI/Oピンを側
方から一定量押動させると、I/Oピンが折れる前或い
は曲がる前に、I/Oピンを支持している支持構造が破
壊されてしまうという事態が頻繁に発生していた。そこ
で、I/Oピンの支持構造をなす、表面保護層及びこの
表面保護層に隣接する層間絶縁層の支持強度の向上が強
く要望されている。
【0009】本発明は、上記問題点に鑑みてなされたも
ので、その目的は、表面保護層及びこの表面保護層に隣
接する層間絶縁層の支持強度が向上された薄膜多層基板
を実現すること、並びに、表面保護層及びこの表面保護
層に隣接する層間絶縁層の支持強度を向上させることが
できる薄膜多層基板の製造方法を実現することにある。
ので、その目的は、表面保護層及びこの表面保護層に隣
接する層間絶縁層の支持強度が向上された薄膜多層基板
を実現すること、並びに、表面保護層及びこの表面保護
層に隣接する層間絶縁層の支持強度を向上させることが
できる薄膜多層基板の製造方法を実現することにある。
【0010】
【課題を解決するための手段】図1は本発明に係る薄膜
多層基板の原理的構成図である。この図において、図8
と同一部分には同一符号を付し、その説明は省略する。
本構成と図8の構成との相違点は、最上層(n層目:n
は整数)の表面保護層11に隣接する層間絶縁層(n−
1層目)12Bを少なくとも含む上層側の層間絶縁層
と、表面保護層11とを、ヤング率の低いポリイミドで
形成し、残りの下層側の層間絶縁層を、低熱膨張型ポリ
イミドで形成した点にある。尚、本発明における金属の
薄膜や層間絶縁層の層数は、図示のものに限らない。
多層基板の原理的構成図である。この図において、図8
と同一部分には同一符号を付し、その説明は省略する。
本構成と図8の構成との相違点は、最上層(n層目:n
は整数)の表面保護層11に隣接する層間絶縁層(n−
1層目)12Bを少なくとも含む上層側の層間絶縁層
と、表面保護層11とを、ヤング率の低いポリイミドで
形成し、残りの下層側の層間絶縁層を、低熱膨張型ポリ
イミドで形成した点にある。尚、本発明における金属の
薄膜や層間絶縁層の層数は、図示のものに限らない。
【0011】この構成において、I/Oピン10の支持
構造の強度アップを図ると同時に、層間絶縁層内の残留
内部応力等が原因で基板が反る事態を可能な限り避ける
という観点から、表面保護層11に隣接する層間絶縁層
12Bを除いたn−2層目以下の層間絶縁層3,5,1
2Aの全てを、低熱膨張型ポリイミドで形成することが
好ましい。
構造の強度アップを図ると同時に、層間絶縁層内の残留
内部応力等が原因で基板が反る事態を可能な限り避ける
という観点から、表面保護層11に隣接する層間絶縁層
12Bを除いたn−2層目以下の層間絶縁層3,5,1
2Aの全てを、低熱膨張型ポリイミドで形成することが
好ましい。
【0012】表面保護層11に隣接する層間絶縁層12
Bを除いたn−2層目以下の層間絶縁層3,5,12A
の全てを、低熱膨張型ポリイミドで形成する薄膜多層基
板の製造において、n−2層目の層間絶縁層12A上に
n−1層目の層間絶縁層12Bを形成するに際しては、
n−2層目の層間絶縁層12Aのハードベークを行い、
且つ、表面粗面化処理を施した後、n−1層目の層間絶
縁層12Bを形成する。この表面粗面化処理としては、
プラズマ処理が好ましく、特に、O2:CF2:N2=9
0:3:7のプラズマ処理が最適である。
Bを除いたn−2層目以下の層間絶縁層3,5,12A
の全てを、低熱膨張型ポリイミドで形成する薄膜多層基
板の製造において、n−2層目の層間絶縁層12A上に
n−1層目の層間絶縁層12Bを形成するに際しては、
n−2層目の層間絶縁層12Aのハードベークを行い、
且つ、表面粗面化処理を施した後、n−1層目の層間絶
縁層12Bを形成する。この表面粗面化処理としては、
プラズマ処理が好ましく、特に、O2:CF2:N2=9
0:3:7のプラズマ処理が最適である。
【0013】
【作用】本発明に係る薄膜多層基板では、最上層である
表面保護層11及びこの表面保護層11に隣接するn−
1層目の層間絶縁層12Bが、少なくとも、ヤング率の
低いポリイミドで形成されることになるので、この部分
はハードベークした状態でも脆くない。このため、表面
層である薄膜8にI/Oピン10を半田付けし、I/O
ピン10を側方から一定量押動させた場合、I/Oピン
10が折れたり或いは曲がるだけで、I/Oピン10の
支持構造が破壊されることはない。
表面保護層11及びこの表面保護層11に隣接するn−
1層目の層間絶縁層12Bが、少なくとも、ヤング率の
低いポリイミドで形成されることになるので、この部分
はハードベークした状態でも脆くない。このため、表面
層である薄膜8にI/Oピン10を半田付けし、I/O
ピン10を側方から一定量押動させた場合、I/Oピン
10が折れたり或いは曲がるだけで、I/Oピン10の
支持構造が破壊されることはない。
【0014】又、本発明に係る薄膜多層基板の製造方法
においては、低熱膨張型のポリイミドの層間絶縁層12
A上にヤング率の低いポリイミドの層間絶縁層12Bを
形成する際に、層間絶縁層12Aのハードベークを行
い、且つ、表面粗面化処理を施した後、層間絶縁層12
Bを形成する。このため、低熱膨張型のポリイミドの層
間絶縁層12Aにヤング率の低いポリイミドの層間絶縁
層12Bを接着するにも拘わらず、両者の接着強度は高
い。従って、この接着部分での剥離もなく、表面保護層
11及び層間絶縁層12Bによる支持強度が、ヤング率
の低いポリイミドを用いたことと相俟って、大幅に向上
する。
においては、低熱膨張型のポリイミドの層間絶縁層12
A上にヤング率の低いポリイミドの層間絶縁層12Bを
形成する際に、層間絶縁層12Aのハードベークを行
い、且つ、表面粗面化処理を施した後、層間絶縁層12
Bを形成する。このため、低熱膨張型のポリイミドの層
間絶縁層12Aにヤング率の低いポリイミドの層間絶縁
層12Bを接着するにも拘わらず、両者の接着強度は高
い。従って、この接着部分での剥離もなく、表面保護層
11及び層間絶縁層12Bによる支持強度が、ヤング率
の低いポリイミドを用いたことと相俟って、大幅に向上
する。
【0015】又、表面保護層11に隣接する層間絶縁層
12Bを除いたn−2層目以下の層間絶縁層3,5,1
2Aの全てを、低熱膨張型ポリイミドで形成した構成
は、表面保護層や層間絶縁層内の残留内部応力等が原因
で基板が反る事態の回避に関し、最大限配慮したもので
ある。
12Bを除いたn−2層目以下の層間絶縁層3,5,1
2Aの全てを、低熱膨張型ポリイミドで形成した構成
は、表面保護層や層間絶縁層内の残留内部応力等が原因
で基板が反る事態の回避に関し、最大限配慮したもので
ある。
【0016】
【実施例】次に図面を用いて本発明の実施例を説明す
る。図2は本発明に係る薄膜多層基板の一実施例を示す
図である。この実施例の構成は後述する製造方法の説明
により詳細になるが、とりあえず、この構成の概要を説
明する。
る。図2は本発明に係る薄膜多層基板の一実施例を示す
図である。この実施例の構成は後述する製造方法の説明
により詳細になるが、とりあえず、この構成の概要を説
明する。
【0017】図2において、21は基板で、ここではA
lN基板が用いられている。この基板21上には、グラ
ンド(接地)電極層をなす金属の薄膜22が形成され、
この上に、層間絶縁層23が形成されている。層間絶縁
層23は、感光性の低熱膨張型ポリイミド(例えば、熱
膨張係数が2×10-5/℃以下のもので、一例としては
1.2×10-5/℃がある)でなり、下層部23Aと上
層部23Bに分けて(図中の破線は分割位置を示す)形
成されている。
lN基板が用いられている。この基板21上には、グラ
ンド(接地)電極層をなす金属の薄膜22が形成され、
この上に、層間絶縁層23が形成されている。層間絶縁
層23は、感光性の低熱膨張型ポリイミド(例えば、熱
膨張係数が2×10-5/℃以下のもので、一例としては
1.2×10-5/℃がある)でなり、下層部23Aと上
層部23Bに分けて(図中の破線は分割位置を示す)形
成されている。
【0018】24は層間絶縁層23上に形成された電源
電極層をなす金属の薄膜で、この上に、層間絶縁層25
が形成されている。26は層間絶縁層25上に形成され
た信号電極層をなす金属の薄膜で、この上に、層間絶縁
層27が形成されている。更に、この層間絶縁層27上
に信号電極層をなす金属の薄膜28が形成されている。
上記層間絶縁層25及び27も、感光性の低熱膨張型ポ
リイミドでなり、下層部25A,27Aと上層部25
B,27Bに分けて(図中の破線は分割位置を示す)形
成されている。
電極層をなす金属の薄膜で、この上に、層間絶縁層25
が形成されている。26は層間絶縁層25上に形成され
た信号電極層をなす金属の薄膜で、この上に、層間絶縁
層27が形成されている。更に、この層間絶縁層27上
に信号電極層をなす金属の薄膜28が形成されている。
上記層間絶縁層25及び27も、感光性の低熱膨張型ポ
リイミドでなり、下層部25A,27Aと上層部25
B,27Bに分けて(図中の破線は分割位置を示す)形
成されている。
【0019】29は薄膜28上に形成された層間絶縁層
で、下層部29Aと上層部29Bに分けて(図中の破線
は分割位置を示す)形成されている。この層間絶縁層2
9の下層部29A(層間絶縁層29A)は低熱膨張型ポ
リイミドからなるが、上層部29B(層間絶縁層29
B)はヤング率の低いポリイミド(例えば、ヤング率が
450kg/mm2 以下のもので、一例としては320
kg/mm2 がある)から構成されている。
で、下層部29Aと上層部29Bに分けて(図中の破線
は分割位置を示す)形成されている。この層間絶縁層2
9の下層部29A(層間絶縁層29A)は低熱膨張型ポ
リイミドからなるが、上層部29B(層間絶縁層29
B)はヤング率の低いポリイミド(例えば、ヤング率が
450kg/mm2 以下のもので、一例としては320
kg/mm2 がある)から構成されている。
【0020】30は層間絶縁層29上に形成された表面
層をなす金属の薄膜で、下層部30Aと中層部30Bと
上層部30Cとから形成されている。この薄膜30上に
は、表面保護層31が形成されている。この表面保護層
31も、ヤング率の低いポリイミドで形成されている。
表面層である上記薄膜30には、基板21と外部との間
で信号等の受け渡しを行うために、前述のI/Oピンが
半田付けされる。
層をなす金属の薄膜で、下層部30Aと中層部30Bと
上層部30Cとから形成されている。この薄膜30上に
は、表面保護層31が形成されている。この表面保護層
31も、ヤング率の低いポリイミドで形成されている。
表面層である上記薄膜30には、基板21と外部との間
で信号等の受け渡しを行うために、前述のI/Oピンが
半田付けされる。
【0021】この実施例の薄膜多層基板では、最上層で
ある表面保護層31及びこの表面保護層31に隣接する
層間絶縁層29Bが、ヤング率の低いポリイミドで形成
されることになるので、この部分はハードベークした状
態でも脆くない。このため、薄膜30にI/Oピンを半
田付けし、I/Oピンを側方から一定量押動させた場
合、I/Oピンが折れたり或いは曲がったりするだけ
で、I/Oピンの支持構造である表面保護層31や層間
絶縁層29Bが破壊されることはない。
ある表面保護層31及びこの表面保護層31に隣接する
層間絶縁層29Bが、ヤング率の低いポリイミドで形成
されることになるので、この部分はハードベークした状
態でも脆くない。このため、薄膜30にI/Oピンを半
田付けし、I/Oピンを側方から一定量押動させた場
合、I/Oピンが折れたり或いは曲がったりするだけ
で、I/Oピンの支持構造である表面保護層31や層間
絶縁層29Bが破壊されることはない。
【0022】又、本実施例では、表面保護層31に隣接
する層間絶縁層29Bを除いた残りの層間絶縁層を全て
低熱膨張型ポリイミドで形成したので、層間絶縁層内の
残留内部応力等が原因で基板が反ることもほとんどな
い。
する層間絶縁層29Bを除いた残りの層間絶縁層を全て
低熱膨張型ポリイミドで形成したので、層間絶縁層内の
残留内部応力等が原因で基板が反ることもほとんどな
い。
【0023】次に、上記実施例の薄膜多層基板の製造方
法について、その一例を数工程に分けて説明する。ま
ず、基板21の表面に、Ti,Cu,Crを順次スパッ
タし、得られた薄膜の表面にエッチングレジストを形成
後、エッチングにて所定のパターンの薄膜22に形成す
る(図3のステップ1参照)。これがグランド(接地)
電極層をなす。
法について、その一例を数工程に分けて説明する。ま
ず、基板21の表面に、Ti,Cu,Crを順次スパッ
タし、得られた薄膜の表面にエッチングレジストを形成
後、エッチングにて所定のパターンの薄膜22に形成す
る(図3のステップ1参照)。これがグランド(接地)
電極層をなす。
【0024】次に、薄膜22上にポリイミドの層間絶縁
層23を形成する。ここで、層間絶縁層23としは、感
光性の低熱膨張型ポリイミドを用い、露光・描画技術を
利用し、下層部23Aと上層部23Bに分けて(図中の
破線は分割位置を示す)形成する。尚、下層部23Aを
なすポリイミド層(層間絶縁層23A)の形成時にプリ
ハードベークを行い、上層部23Bをなすポリイミド層
(層間絶縁層23B)の形成時にハードベークを行う
(図3のステップ2参照)。
層23を形成する。ここで、層間絶縁層23としは、感
光性の低熱膨張型ポリイミドを用い、露光・描画技術を
利用し、下層部23Aと上層部23Bに分けて(図中の
破線は分割位置を示す)形成する。尚、下層部23Aを
なすポリイミド層(層間絶縁層23A)の形成時にプリ
ハードベークを行い、上層部23Bをなすポリイミド層
(層間絶縁層23B)の形成時にハードベークを行う
(図3のステップ2参照)。
【0025】その後、Cr,Cu,Crを順次スパッタ
し、得られた薄膜の上にメッキレジストを形成後、レジ
ストの非塗布面のCrのエッチングを行ってレジストの
非塗布面にCu層を露出させ、この露出したCu層上に
Cuのメッキ行う(図3のステップ3参照)。
し、得られた薄膜の上にメッキレジストを形成後、レジ
ストの非塗布面のCrのエッチングを行ってレジストの
非塗布面にCu層を露出させ、この露出したCu層上に
Cuのメッキ行う(図3のステップ3参照)。
【0026】レジスト剥離後、パネルエッチング(Cr
/Cu/Cr)を行って所定の形状の電源電極層をなす
薄膜24を形成する(図3のステップ4参照)。次に、
薄膜24上にポリイミドの層間絶縁層25を形成する。
この層間絶縁層25についても、層間絶縁層23と同様
に形成する。即ち、感光性の低熱膨張型ポリイミド用
い、下層部25Aと上層部25Bに分けて(図中の破線
は分割位置を示す)形成する。更に、Cr,Cuを順次
スパッタし、得られた薄膜の上にメッキレジストを形成
後、Cuのメッキ行う(図4のステップ5参照)。
/Cu/Cr)を行って所定の形状の電源電極層をなす
薄膜24を形成する(図3のステップ4参照)。次に、
薄膜24上にポリイミドの層間絶縁層25を形成する。
この層間絶縁層25についても、層間絶縁層23と同様
に形成する。即ち、感光性の低熱膨張型ポリイミド用
い、下層部25Aと上層部25Bに分けて(図中の破線
は分割位置を示す)形成する。更に、Cr,Cuを順次
スパッタし、得られた薄膜の上にメッキレジストを形成
後、Cuのメッキ行う(図4のステップ5参照)。
【0027】メッキ後、メッキレジストを剥離し、イオ
ンミリングによるCuのドライエッチング、更にCrの
パネルエッチングを行って、所定の形状の信号電極層を
なす薄膜26を形成する(図4のステップ6参照)。
ンミリングによるCuのドライエッチング、更にCrの
パネルエッチングを行って、所定の形状の信号電極層を
なす薄膜26を形成する(図4のステップ6参照)。
【0028】更に、薄膜26上にポリイミドの層間絶縁
層27を形成する。この層間絶縁層27についても、層
間絶縁層23と同様に形成する。即ち、感光性の低熱膨
張型ポリイミド用い、下層部27Aと上層部27Bに分
けて(図中の破線は分割位置を示す)形成する。次に、
Cr,Cuを順次スパッタし、得られた薄膜の上にメッ
キレジストを形成後、Cuのメッキ行う。レジスト剥離
後、イオンミリングによるCuのドライエッチング、C
rのパネルエッチングを行って所定の形状の信号電極層
をなす薄膜28を形成する。そして、この薄膜28上に
ポリイミドの層間絶縁層29を形成する(図4のステッ
プ7参照)。
層27を形成する。この層間絶縁層27についても、層
間絶縁層23と同様に形成する。即ち、感光性の低熱膨
張型ポリイミド用い、下層部27Aと上層部27Bに分
けて(図中の破線は分割位置を示す)形成する。次に、
Cr,Cuを順次スパッタし、得られた薄膜の上にメッ
キレジストを形成後、Cuのメッキ行う。レジスト剥離
後、イオンミリングによるCuのドライエッチング、C
rのパネルエッチングを行って所定の形状の信号電極層
をなす薄膜28を形成する。そして、この薄膜28上に
ポリイミドの層間絶縁層29を形成する(図4のステッ
プ7参照)。
【0029】この層間絶縁層29についても、層間絶縁
層23と同様に、下層部29Aと上層部29Bに分けて
(図中の破線は分割位置を示す)形成する。しかし、こ
の層間絶縁層29の下層部29A(層間絶縁層29A)
は低熱膨張型ポリイミドで形成するが、上層部29B
(層間絶縁層29B)はヤング率の低いポリイミドで形
成する。尚、層間絶縁層29A上に層間絶縁層29Bを
形成する前に、層間絶縁層29Aのハードベークを行
い、且つ、O2:CF2:N2=90:3:7のプラズマ
処理にて表面粗面化処理を施す。
層23と同様に、下層部29Aと上層部29Bに分けて
(図中の破線は分割位置を示す)形成する。しかし、こ
の層間絶縁層29の下層部29A(層間絶縁層29A)
は低熱膨張型ポリイミドで形成するが、上層部29B
(層間絶縁層29B)はヤング率の低いポリイミドで形
成する。尚、層間絶縁層29A上に層間絶縁層29Bを
形成する前に、層間絶縁層29Aのハードベークを行
い、且つ、O2:CF2:N2=90:3:7のプラズマ
処理にて表面粗面化処理を施す。
【0030】この後、Cr,Ti,Cuを順次スパッタ
し、得られた薄膜の上にメッキレジストを形成後、Cu
のメッキ行う(図5のステップ8参照)。メッキレジス
ト剥離後、全面にCrをスパッタし、その上に再度メッ
キレジストを形成し、メッキレジストの非塗布面のCr
のエッチングを行ってメッキレジストの非塗布面にCu
層を露出させ、Cu,Ni,Auのメッキを順次行う。
その後、メッキレジスト剥離し、Crのエッチングを行
う。(図5のステップ9参照) 次に、エッチングレジスト(Au/Cu)を形成し、ド
ライエッチング(Au/Cu)及びパネルエッチング
(Ti/Cr)を行う(図6のステップ10参照)。そ
の後、エッチングレジストを剥離し、新たにリフトオフ
レジストを形成し、Crのリフトオフスパッタを行い
(図6のステップ11参照)、リフトオフレジストを剥
離し、表面層をなす薄膜30を形成する。
し、得られた薄膜の上にメッキレジストを形成後、Cu
のメッキ行う(図5のステップ8参照)。メッキレジス
ト剥離後、全面にCrをスパッタし、その上に再度メッ
キレジストを形成し、メッキレジストの非塗布面のCr
のエッチングを行ってメッキレジストの非塗布面にCu
層を露出させ、Cu,Ni,Auのメッキを順次行う。
その後、メッキレジスト剥離し、Crのエッチングを行
う。(図5のステップ9参照) 次に、エッチングレジスト(Au/Cu)を形成し、ド
ライエッチング(Au/Cu)及びパネルエッチング
(Ti/Cr)を行う(図6のステップ10参照)。そ
の後、エッチングレジストを剥離し、新たにリフトオフ
レジストを形成し、Crのリフトオフスパッタを行い
(図6のステップ11参照)、リフトオフレジストを剥
離し、表面層をなす薄膜30を形成する。
【0031】その後、表面保護層31を、ヤング率の低
いポリイミドで形成する。これにより、図2に示した完
成品が得られることになる。上記製造方法では、ヤング
率の低いポリイミドの層間絶縁層29Bを形成する際
に、低熱膨張型のポリイミドの層間絶縁層29Aのハー
ドベークを行った後、プラズマ処理にて表面粗面化処理
を施しているため、異種類のポリイミドを接着すること
になるにも拘わらず、両者の接着強度は高くなる。従っ
て、この接着部分での剥離もなく、結果として、表面保
護層31及び層間絶縁層29Bによる支持強度が一層向
上する。又、表面保護層31に隣接する層間絶縁層29
Bを除いた層間絶縁層23,25,27,29Aの全て
を、低熱膨張型ポリイミドで形成しているので、低熱膨
張型ポリイミドの層数が多くなり、表面保護層や層間絶
縁層内の残留内部応力等に起因する基板の反りは小さ
い。
いポリイミドで形成する。これにより、図2に示した完
成品が得られることになる。上記製造方法では、ヤング
率の低いポリイミドの層間絶縁層29Bを形成する際
に、低熱膨張型のポリイミドの層間絶縁層29Aのハー
ドベークを行った後、プラズマ処理にて表面粗面化処理
を施しているため、異種類のポリイミドを接着すること
になるにも拘わらず、両者の接着強度は高くなる。従っ
て、この接着部分での剥離もなく、結果として、表面保
護層31及び層間絶縁層29Bによる支持強度が一層向
上する。又、表面保護層31に隣接する層間絶縁層29
Bを除いた層間絶縁層23,25,27,29Aの全て
を、低熱膨張型ポリイミドで形成しているので、低熱膨
張型ポリイミドの層数が多くなり、表面保護層や層間絶
縁層内の残留内部応力等に起因する基板の反りは小さ
い。
【0032】尚、本発明は上記実施例の構成に限るもの
ではなく、例えば、金属の薄膜や層間絶縁層の層数は薄
膜多層基板の種類によって異なる。又、最上層である表
面保護層31に隣接する層間絶縁層29Bを少なくとも
含む上層側の層間絶縁層と、表面保護層31とを、ヤン
グ率の低いポリイミドで形成し、残りの下層側の層間絶
縁層を、低熱膨張型ポリイミドで形成するように構成し
てもよい。更に、上記表面粗面化処理は、プラズマ処理
に限らない。
ではなく、例えば、金属の薄膜や層間絶縁層の層数は薄
膜多層基板の種類によって異なる。又、最上層である表
面保護層31に隣接する層間絶縁層29Bを少なくとも
含む上層側の層間絶縁層と、表面保護層31とを、ヤン
グ率の低いポリイミドで形成し、残りの下層側の層間絶
縁層を、低熱膨張型ポリイミドで形成するように構成し
てもよい。更に、上記表面粗面化処理は、プラズマ処理
に限らない。
【0033】
【発明の効果】以上説明したように、本発明に係る薄膜
多層基板では、最上層である表面保護層及びこの表面保
護層に隣接する層間絶縁層が、少なくともヤング率の低
いポリイミドで形成されることになるので、この部分は
ハードベークした状態でも脆くならず、I/Oピンの支
持構造の強度が向上する。
多層基板では、最上層である表面保護層及びこの表面保
護層に隣接する層間絶縁層が、少なくともヤング率の低
いポリイミドで形成されることになるので、この部分は
ハードベークした状態でも脆くならず、I/Oピンの支
持構造の強度が向上する。
【0034】又、本発明に係る薄膜多層基板の製造方法
によれば、n層目の表面保護層に隣接するn−1層目の
層間絶縁層を除いたn−2層目以下の層間絶縁層を低熱
膨張型ポリイミドで形成し、n−1層目の層間絶縁層と
n層目の表面保護層とをヤング率の低いポリイミドで形
成するとともに、n−2層目の層間絶縁層上にn−1層
目の層間絶縁層を形成するに際しては、n−2層目の層
間絶縁層のハードベークを行い、且つ、表面粗面化処理
を施しているため、異種類のポリイミドを接着するにも
拘わらず、両者の接着強度は高く、従って、この接着部
分での剥離もなく、結果として、n層目の表面保護層及
びn−1層目の層間絶縁層による支持強度が一層向上す
る。
によれば、n層目の表面保護層に隣接するn−1層目の
層間絶縁層を除いたn−2層目以下の層間絶縁層を低熱
膨張型ポリイミドで形成し、n−1層目の層間絶縁層と
n層目の表面保護層とをヤング率の低いポリイミドで形
成するとともに、n−2層目の層間絶縁層上にn−1層
目の層間絶縁層を形成するに際しては、n−2層目の層
間絶縁層のハードベークを行い、且つ、表面粗面化処理
を施しているため、異種類のポリイミドを接着するにも
拘わらず、両者の接着強度は高く、従って、この接着部
分での剥離もなく、結果として、n層目の表面保護層及
びn−1層目の層間絶縁層による支持強度が一層向上す
る。
【図1】本発明に係る薄膜多層基板の原理的構成図であ
る。
る。
【図2】本発明に係る薄膜多層基板の一実施例を示す図
である。
である。
【図3】本発明の具体的な製造方法の説明図(その1)
である。
である。
【図4】本発明の具体的な製造方法の説明図(その2)
である。
である。
【図5】本発明の具体的な製造方法の説明図(その3)
である。
である。
【図6】本発明の具体的な製造方法の説明図(その4)
である。
である。
【図7】本発明の具体的な製造方法の説明図(その5)
である。
である。
【図8】従来の薄膜多層基板の一例を示す図である。
1,21 基板 2,4,6,8,22,24,26,28,30 薄膜
層 3,5,7,12,12A,12B,23,25,2
7,29,29A,29B層間絶縁層 9,11,31 表面保護層 10 I/Oピン
層 3,5,7,12,12A,12B,23,25,2
7,29,29A,29B層間絶縁層 9,11,31 表面保護層 10 I/Oピン
Claims (4)
- 【請求項1】 基板(1)上に金属の薄膜(2,4,
6,8)を複数層形成するとともにポリイミドで層間絶
縁層(3,5,12)及び表面保護層(11)を形成し
た薄膜多層基板において、 最上層であるn層目の前記表面保護層(11)に隣接す
るn−1層目の層間絶縁層(12B)を少なくとも含む
上層側の層間絶縁層と、前記表面保護層(11)とを、
ヤング率の低いポリイミドで形成し、残りの下層側の層
間絶縁層を、低熱膨張型ポリイミドで形成したことを特
徴とする薄膜多層基板。 - 【請求項2】 基板(1)上に金属の薄膜(2,4,
6,8)を複数層形成するとともにポリイミドで層間絶
縁層(3,5,12)及び表面保護層(11)を形成し
た薄膜多層基板において、 最上層であるn層目の前記表面保護層(11)及び前記
表面保護層(11)に隣接するn−1層目の層間絶縁層
(12B)を、ヤング率の低いポリイミドで形成し、前
記n−1層目の層間絶縁層(12B)より下層側の層間
絶縁層(3,5,12A)の全てを、低熱膨張型ポリイ
ミドで形成したことを特徴とする薄膜多層基板。 - 【請求項3】 基板(1)上に金属の薄膜(2,4,
6,8)を複数層形成するとともにポリイミドで層間絶
縁層(3,5,12)及び表面保護層(11)を形成し
て薄膜多層基板を製造する薄膜多層基板の製造方法にお
いて、 前記表面保護層(11)に隣接する層間絶縁層(12
B)を除いたn−2層目以下の層間絶縁層(3,5,1
2A)を、低熱膨張型ポリイミドで形成し、前記表面保
護層(11)に隣接するn−1層目の層間絶縁層(12
B)とn層目の前記表面保護層(11)とは、ヤング率
の低いポリイミドで形成するとともに、前記n−2層目
の層間絶縁層(12A)上に前記n−1層目の層間絶縁
層(12B)を形成するに際しては、前記n−2層目の
層間絶縁層(12A)のハードベークを行い、且つ、表
面粗面化処理を施した後、前記n−1層目の層間絶縁層
(12B)を形成することを特徴とする薄膜多層基板の
製造方法。 - 【請求項4】 前記表面粗面化処理がプラズマ処理であ
ることを特徴とする請求項3記載の薄膜多層基板の製造
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04875194A JP3210520B2 (ja) | 1994-03-18 | 1994-03-18 | 薄膜多層基板 |
US08/404,881 US5618636A (en) | 1994-03-18 | 1995-03-16 | Thin film multi-layer structure and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04875194A JP3210520B2 (ja) | 1994-03-18 | 1994-03-18 | 薄膜多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263864A true JPH07263864A (ja) | 1995-10-13 |
JP3210520B2 JP3210520B2 (ja) | 2001-09-17 |
Family
ID=12811996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04875194A Expired - Fee Related JP3210520B2 (ja) | 1994-03-18 | 1994-03-18 | 薄膜多層基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5618636A (ja) |
JP (1) | JP3210520B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126979A (ja) * | 1997-10-22 | 1999-05-11 | Ngk Spark Plug Co Ltd | 多層基板及びその母材 |
EP0957513A4 (en) * | 1996-11-01 | 2001-04-25 | Hitachi Chemical Co Ltd | ARRANGEMENT WITH ELECTRONIC COMPONENTS |
WO2017146152A1 (ja) * | 2016-02-26 | 2017-08-31 | 富士フイルム株式会社 | 積層体、積層体の製造方法、半導体デバイス、および、半導体デバイスの製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP3213291B2 (ja) * | 1999-06-29 | 2001-10-02 | ソニーケミカル株式会社 | 多層基板及び半導体装置 |
US6249045B1 (en) | 1999-10-12 | 2001-06-19 | International Business Machines Corporation | Tented plated through-holes and method for fabrication thereof |
US8236615B2 (en) | 2009-11-25 | 2012-08-07 | International Business Machines Corporation | Passivation layer surface topography modifications for improved integrity in packaged assemblies |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5089355A (en) * | 1987-09-24 | 1992-02-18 | Mitsui Toatsu Chemicals, Incorporated | Flexible metal clad laminate, production method thereof and apparatus for the method |
US4937133A (en) * | 1988-03-28 | 1990-06-26 | Nippon Steel Chemical Co., Ltd. | Flexible base materials for printed circuits |
JPH0513902A (ja) * | 1990-09-04 | 1993-01-22 | Chisso Corp | フレキシブルプリント基板及びその製造法 |
-
1994
- 1994-03-18 JP JP04875194A patent/JP3210520B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-16 US US08/404,881 patent/US5618636A/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0957513A4 (en) * | 1996-11-01 | 2001-04-25 | Hitachi Chemical Co Ltd | ARRANGEMENT WITH ELECTRONIC COMPONENTS |
EP2194572A1 (en) * | 1996-11-01 | 2010-06-09 | Hitachi Chemical Co., Ltd. | Electronic component part device |
JPH11126979A (ja) * | 1997-10-22 | 1999-05-11 | Ngk Spark Plug Co Ltd | 多層基板及びその母材 |
WO2017146152A1 (ja) * | 2016-02-26 | 2017-08-31 | 富士フイルム株式会社 | 積層体、積層体の製造方法、半導体デバイス、および、半導体デバイスの製造方法 |
JP6247432B1 (ja) * | 2016-02-26 | 2017-12-13 | 富士フイルム株式会社 | 積層体、積層体の製造方法、半導体デバイス、および、半導体デバイスの製造方法 |
KR20180030710A (ko) * | 2016-02-26 | 2018-03-23 | 후지필름 가부시키가이샤 | 적층체, 적층체의 제조 방법, 반도체 디바이스, 및 반도체 디바이스의 제조 방법 |
US10780679B2 (en) | 2016-02-26 | 2020-09-22 | Fujifilm Corporation | Laminate, method for manufacturing laminate, semiconductor device, and method for manufacturing the semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3210520B2 (ja) | 2001-09-17 |
US5618636A (en) | 1997-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2551224B2 (ja) | 多層配線基板および多層配線基板の製造方法 | |
JPH07263864A (ja) | 薄膜多層基板及びその製造方法 | |
US6424075B1 (en) | Surface acoustic wave device and production method thereof | |
JP2711005B2 (ja) | 動的屈曲領域を有する多層回路の製造方法及び該方法により製造されたフレキシブル回路 | |
JP2711004B2 (ja) | 動的屈曲領域を有する多層回路の製造方法及び該方法により製造されたフレキシブル回路 | |
JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
JP2006324462A (ja) | チップ部品 | |
JP4311249B2 (ja) | 弾性波装置の製造方法 | |
JPH03156712A (ja) | 薄膜磁気ヘッド | |
JPH05145230A (ja) | ガラスセラミツク基板の配線パターン形成方法 | |
JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
JP3025362B2 (ja) | 多層配線基板の製造方法 | |
JPH088340A (ja) | エアーブリッジ配線 | |
JP2004179326A (ja) | 半導体装置用テープキャリア | |
JPS6291013A (ja) | 圧電フイルタおよびその製造方法 | |
JPS6394424A (ja) | 薄膜磁気ヘツドの製造方法 | |
JPH05308182A (ja) | 膜回路基板の製造方法 | |
JPH01117329A (ja) | 薄膜装置の絶縁膜製造方法 | |
JPH07202425A (ja) | 多層配線基板の製造方法 | |
JPH06252686A (ja) | 二重モード弾性表面波フイルタ及びその製造方法 | |
JPH01319996A (ja) | 薄膜多層配線基板の製造方法 | |
JPH05102640A (ja) | パターン形成方法 | |
JPH11274689A (ja) | 電子部品の製造方法 | |
WO1988005990A1 (en) | Cladding of substrates with thick metal circuit patterns | |
JPS5836841B2 (ja) | マイクロ波カツプラおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010703 |
|
LAPS | Cancellation because of no payment of annual fees |