JPH0719776B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0719776B2 JPH0719776B2 JP60283334A JP28333485A JPH0719776B2 JP H0719776 B2 JPH0719776 B2 JP H0719776B2 JP 60283334 A JP60283334 A JP 60283334A JP 28333485 A JP28333485 A JP 28333485A JP H0719776 B2 JPH0719776 B2 JP H0719776B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gaas substrate
- semiconductor device
- gaas
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、GaAs化合物半導体表面に形成された絶縁膜を
組成変換膜として用いる工程を含む半導体装置の製造方
法に関するものである。
組成変換膜として用いる工程を含む半導体装置の製造方
法に関するものである。
従来の技術 従来,GaAs基板表面に形成されたGa2O3熱酸化膜をアンモ
ニア雰囲気中で高温（600℃以上）熱処理し、Ga2O3熱酸
化膜の一部を窒化膜としている。
ニア雰囲気中で高温（600℃以上）熱処理し、Ga2O3熱酸
化膜の一部を窒化膜としている。
発明が解決しようとする問題点 第４図は従来のアンモニア雰囲気中で高温熱処理して窒
化膜３を形成した場合のAESの結果を示す図である。第
４図において従来の高温熱処理方法では、Asが蒸発し、
GaがGa2O3熱酸化膜２中に拡散するため、GaAs1の表面に
熱変成層が形成され、表面準位の増加が生じ、GaAs基板
の絶縁膜には不適当であることがわかる。
化膜３を形成した場合のAESの結果を示す図である。第
４図において従来の高温熱処理方法では、Asが蒸発し、
GaがGa2O3熱酸化膜２中に拡散するため、GaAs1の表面に
熱変成層が形成され、表面準位の増加が生じ、GaAs基板
の絶縁膜には不適当であることがわかる。
問題点を解決するための手段 本発明はかかる問題の解決を目的とし、GaAs基板表面上
に形成されたGa2O3絶縁膜をアンモニアプラズマ処理で
低温反応させることにより、GaAs基板上の絶縁膜を窒化
させるものである。
に形成されたGa2O3絶縁膜をアンモニアプラズマ処理で
低温反応させることにより、GaAs基板上の絶縁膜を窒化
させるものである。
作用 本発明の半導体装置の製造方法により、GaAs基板表面か
らのAsの蒸発を抑制し、Gaの絶縁膜中の拡散を抑制し、
GaAs基板表面上の絶縁膜を窒化膜に変換することによ
り、熱変成層の形成および表面準位の増加を抑制し、化
学的に安定な組成変換された絶縁膜が形成でき半導体装
置の製造プロセスでの歩留りを向上できる。
らのAsの蒸発を抑制し、Gaの絶縁膜中の拡散を抑制し、
GaAs基板表面上の絶縁膜を窒化膜に変換することによ
り、熱変成層の形成および表面準位の増加を抑制し、化
学的に安定な組成変換された絶縁膜が形成でき半導体装
置の製造プロセスでの歩留りを向上できる。
実施例 第１図は、GaAs基板上にGa2O3熱酸化膜を1000Å形成
し、アンモニアプラズマ処理した場合の反応時間と窒化
膜の生成膜厚との関係を示す図である。
し、アンモニアプラズマ処理した場合の反応時間と窒化
膜の生成膜厚との関係を示す図である。
第１図において、アンモニアプラズマ処理により、GaAs
基板上の窒化膜が拡散律速により生成されていることが
わかる。
基板上の窒化膜が拡散律速により生成されていることが
わかる。
第２図は、GaAs基板上にGa2O3熱酸化膜２を1000Å形成
し、アンモニア流量:15cc/min,基板温度:350℃，反応室
圧力0.3Torr,パワー100Wの条件下でアンモニア処理した
場合のAESの結果を示す図である。
し、アンモニア流量:15cc/min,基板温度:350℃，反応室
圧力0.3Torr,パワー100Wの条件下でアンモニア処理した
場合のAESの結果を示す図である。
第２図において、１はGaAs基板部分を示し、GaAs基板１
の表面のAsの減少およびGaの減少が抑制されているのが
わかる。２はGa2O3熱酸化膜部分、３は窒化膜部分を示
す。
の表面のAsの減少およびGaの減少が抑制されているのが
わかる。２はGa2O3熱酸化膜部分、３は窒化膜部分を示
す。
第３図は、GaAs基板上に形成されたGa2O3膜をアンモニ
アプラズマ処理した場合（第３図中の４）と従来のアン
モニア雰囲気中で高温熱処理した場合（第３図中の５）
のGaAsの表面準位濃度を示す図である。
アプラズマ処理した場合（第３図中の４）と従来のアン
モニア雰囲気中で高温熱処理した場合（第３図中の５）
のGaAsの表面準位濃度を示す図である。
第３図において、アンモニアプラズマ処理した方が、表
面準位濃度が低いことがわかる。
面準位濃度が低いことがわかる。
これは低温でなおかつアンモニアプラズマにより生じた
アンモニアラジカル分子がGa2O3熱酸化膜中を拡散し反
応が起こるためGaAs表面の組成を変えることなくGa2O3
熱酸化膜を窒化することができるためである。
アンモニアラジカル分子がGa2O3熱酸化膜中を拡散し反
応が起こるためGaAs表面の組成を変えることなくGa2O3
熱酸化膜を窒化することができるためである。
また陽極酸化法によるGa2O3酸化膜の場合も同様にGaAs
表面上のGaAsの減少を抑制し良好な組成変換による絶縁
膜が形成された。
表面上のGaAsの減少を抑制し良好な組成変換による絶縁
膜が形成された。
発明の効果 本発明の半導体装置の製造方法により、GaAs基板表面か
らのAsの蒸発を抑制し、Gaの絶縁膜中の拡散を抑制し、
GaAs基板表面上の酸化膜を窒化膜に変化することによ
り、熱変成層の形成および表面準位の増加を抑制し、化
学的に安定な組成変換された絶縁膜が形成でき、耐湿性
の高い信頼性の向上と、デバイス特性の何上を兼そなえ
た半導体装置の製造プロセスで歩留りを向上できた。
らのAsの蒸発を抑制し、Gaの絶縁膜中の拡散を抑制し、
GaAs基板表面上の酸化膜を窒化膜に変化することによ
り、熱変成層の形成および表面準位の増加を抑制し、化
学的に安定な組成変換された絶縁膜が形成でき、耐湿性
の高い信頼性の向上と、デバイス特性の何上を兼そなえ
た半導体装置の製造プロセスで歩留りを向上できた。
第１図はGaAs基板上にGa2O3熱酸化膜を形成した場合の
本発明の実施例方法の反応時間と窒化膜の生成膜厚との
関係を示す特性図、第２図は本発明の実施例方法による
AESの結果を示す特性図、第３図は本発明の実施例方法
と従来例方法のGaAsの表面準位を比較した特性図、第４
図は従来例方法のAESの結果を示す特性図である。 １……GaAs、２……Ga2O3、３……窒化膜、４……アン
モニアプラズマ処理した場合の線、５……従来例の線。
本発明の実施例方法の反応時間と窒化膜の生成膜厚との
関係を示す特性図、第２図は本発明の実施例方法による
AESの結果を示す特性図、第３図は本発明の実施例方法
と従来例方法のGaAsの表面準位を比較した特性図、第４
図は従来例方法のAESの結果を示す特性図である。 １……GaAs、２……Ga2O3、３……窒化膜、４……アン
モニアプラズマ処理した場合の線、５……従来例の線。
Claims (3)
- 【請求項１】GaAs基板の一表面上に絶縁膜を形成するに
際し、前記GaAs基板の一表面上にGa2O3の酸化膜を形成
する工程と、 前記Ga2O3酸化膜を低温でアンモニアプラズマ処理し、
前記酸化膜の表面を窒化する工程とを有する化合物半導
体装置の製造方法。 - 【請求項２】GaAs基板上のGa2O3酸化膜は陽極酸化法ま
たは熱酸化法により形成する特許請求の範囲第１項記載
の化合物半導体装置の製造方法。 - 【請求項３】Ga2O3酸化膜付きGaAs基板温度を500℃以下
でアンモニアプラズマ処理する特許請求の範囲第１項記
載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283334A JPH0719776B2 (ja) | 1985-12-16 | 1985-12-16 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283334A JPH0719776B2 (ja) | 1985-12-16 | 1985-12-16 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62141727A JPS62141727A (ja) | 1987-06-25 |
| JPH0719776B2 true JPH0719776B2 (ja) | 1995-03-06 |
Family
ID=17664125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283334A Expired - Lifetime JPH0719776B2 (ja) | 1985-12-16 | 1985-12-16 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719776B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406523B1 (ko) * | 2001-04-18 | 2003-11-20 | 한국전자통신연구원 | 갈륨-비소 능동층 형성 방법 |
| JP4826620B2 (ja) | 2008-10-29 | 2011-11-30 | 株式会社デンソー | 光検出装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54126483A (en) * | 1978-03-24 | 1979-10-01 | Nec Corp | Schottky barrier gate field effect transistor and its production |
| JPS55113335A (en) * | 1979-02-23 | 1980-09-01 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5684462A (en) * | 1979-12-10 | 1981-07-09 | Shunpei Yamazaki | Plasma nitriding method |
| JPS5869704A (ja) * | 1981-10-16 | 1983-04-26 | Hitachi Ltd | 直接窒化法 |
-
1985
- 1985-12-16 JP JP60283334A patent/JPH0719776B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62141727A (ja) | 1987-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009532915A (ja) | 複数のアニールステップを用いた酸窒化シリコンゲート誘電体の形成 | |
| JPH09116104A (ja) | 半導体素子のキャパシタ製造方法 | |
| JPS61214555A (ja) | 半導体装置 | |
| US6372581B1 (en) | Process for nitriding the gate oxide layer of a semiconductor device and device obtained | |
| JP3310386B2 (ja) | 絶縁酸化膜の形成方法及び半導体装置 | |
| JPH0719776B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2004214608A (ja) | 半導体素子の製造方法 | |
| JPH1117150A (ja) | ビットラインの酸化を防止するための半導体メモリー装置の製造方法及び半導体メモリー装置 | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| US6335282B1 (en) | Method of forming a titanium comprising layer and method of forming a conductive silicide contact | |
| US4194927A (en) | Selective thermal oxidation of As-containing compound semiconductor regions | |
| JPS5812340A (ja) | 半導体装置の製造方法 | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JP2000277514A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3090089B2 (ja) | 半導体装置の製造方法 | |
| JPH06349821A (ja) | 半導体装置とその製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP2880993B1 (ja) | 半導体酸化膜の形成方法 | |
| JPH0748495B2 (ja) | 半導体装置の製造方法 | |
| JP2000114253A (ja) | 半導体酸化膜形成法 | |
| KR960010000B1 (ko) | 반도체 장치의 제조방법 |