JPH07193491A - 分周器 - Google Patents

分周器

Info

Publication number
JPH07193491A
JPH07193491A JP5333188A JP33318893A JPH07193491A JP H07193491 A JPH07193491 A JP H07193491A JP 5333188 A JP5333188 A JP 5333188A JP 33318893 A JP33318893 A JP 33318893A JP H07193491 A JPH07193491 A JP H07193491A
Authority
JP
Japan
Prior art keywords
frequency divider
data
frequency
division ratio
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5333188A
Other languages
English (en)
Inventor
Hideo Suwaki
秀男 洲脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5333188A priority Critical patent/JPH07193491A/ja
Publication of JPH07193491A publication Critical patent/JPH07193491A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 周波数シンセサイザ等の構成部品として用い
られる分周器に関し、任意の分周比を設定することが可
能で、分周比を高速で切り替えることのできる分周器の
実現を目的とする。 【構成】 ディジタル信号によって分周比を設定可能な
nビットの分周比設定端子を有する可変分周器と、選択
信号によってL個のmビット(mはn以下の整数)デー
タ入力のうちの1個のデータを出力端子に出力するデー
タ選択回路とを有し、前記可変分周器の分周比設定端子
と前記データ選択回路の出力端子とを接続することによ
り構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は周波数シンセサイザ等の
構成部品である分周器に関し、特に、任意の分周比を設
定することが可能で、かつ、これを高速で切り替えるこ
とのできる分周器に係る。
【0002】
【従来の技術】従来の分周比可変の分周器である2モジ
ュラス分周器は、制御信号により、2つの分周比を高速
で切り替えることが可能であるが、1/4,1/5分周
あるいは1/10,1/11分周のようにIC製造時に
その分周比が予め決定されており、分周比を任意に変え
ることはできなかった。
【0003】一方、分周比が自由に設定可能な分周器と
して、一つのICとして構成された可変分周器や、2モ
ジュラス分周器とカウンタ等を組み合せて作られるパル
ススワロ(または2モジュラスプリスケーラ)方式の分
周器が公知である。このような分周器については、例え
ば文献「トランジスタ技術PP411−412、10月
号、1987」に記されている。
【0004】
【発明が解決しようとする課題】上述したような、従来
の分周比を自由に設定できる分周器は、分周比を任意に
変えるためにはnビット(nは整数)の分周比設定端子
にデータをその都度設定しなければならない。そのた
め、2モジュラス分周器のように、1対程度の制御端子
に入力する制御信号で分周比を高速に変えることは困難
であった。
【0005】本発明は、このような従来の実情に鑑み、
任意の分周比を設定することが可能で、分周比を高速で
切り替えることが可能な分周器を実現することを目的と
している。
【0006】
【課題を解決するための手段】本発明によれば、上述の
課題は前記特許請求の範囲に記載した手段により解決さ
れる。
【0007】請求項1の発明は、ディジタル信号によっ
て分周比を設定可能なnビットの分周比設定端子を有す
る可変分周器と、選択信号によってL個のmビット(m
はn以下の整数)データ入力のうちの1個のデータを出
力するデータ選択回路により構成され、前記可変分周器
の分周比設定端子と前記データ選択回路の出力とを接続
した分周器である。
【0008】請求項2の発明は、上記請求項1の発明に
おいて、可変分周器のn個の分周比設定端子のうち、i
個(iはm以下の整数)の端子を前記データ選択回路に
接続し、他の(n−i)個の端子は所要のデータ値に設
定するように構成したものである。
【0009】
【作用】本発明は、上述のように構成しているので、制
御信号によりデータ選択回路を切り替えることによっ
て、可変分周器の分周比設定データを一気に高速に切り
替えることが可能であり、L個の予め設定しておいた分
周器設定データのうちの一つの分周比を任意に選択して
設定することができる。
【0010】また、データを書き換える可能性のあるi
個の端子を、データ選択回路を通してデータ設定可能と
し、一方、データを書き換える必要のない端子は、予め
所定のデータ値に設定しておくことによって、データ選
択回路入力データの設定作業の簡易化、所要ビット数の
低減による、回路の経済化および簡易化を図ることがで
きる。
【0011】
【実施例】図1は本発明の第1の実施例を示す図であ
る。同図において、可変分周器1の分周比設定端子がN
ビット、データ選択回路2の各データビット数をM、デ
ータ選択回路の入力データ数をLとし、分周器の所望の
分周比設定数をK即ち、分周器がKモジュラス分周器で
あるとして、N=5、M=6、L=4、K=2の場合の
例について説明する。
【0012】所望のK(=2)個の分周比を例えば1/
30,1/40分周とし、可変分周器1のN(=5)ビ
ットの分周比設定端子は1/30,1/40分周のとき
(N0,N1,N2,N3,N4)=(H,L,H,
L,H),(L,H,H,H,H)であるとする。上記
括弧内の“H”はハイレベルを、“L”はローレベルを
示している。これは以下の記述においても同様である。
【0013】N0,N1,N3ビット目のJ(=3)本
の分周比設定端子は分周比が変化したとき値が変化する
ので、データ選択回路2の出力に接続される。データ選
択回路2は選択信号(S0,S1)に応じてL(=4)
個のデータ(L0〜L3)のいずれかを選択、出力す
る。
【0014】図のようにJ(=3)本の分周比設定端子
(N0,N1,N3ビット目)はデータ選択回路2の出
力端子のM1,M2,M4ビット目にそれぞれ接続し、
残ったN−J(=5−3=2)本の分周比設定端子のう
ちI(=1)本(N4ビット目)はデータ選択回路2の
出力端子のM5ビット目に接続し、分周比設定端子のう
ち残ったN−J−I(=5−3−1=1)本(N3ビッ
ト目)はハイレベル(H)に設定する。
【0015】例えば、L(=4)個のデータ選択回路2
のデータ(L0〜L3)をそれぞれ(X,H,L,X,
L,H),(X,L,H,X,H,H),(X,X,
X,X,X,X),(X,X,X,X,X,X)に、選
択信号端子のS0をLに設定しておけば、選択信号端子
のS1がLのとき分周比設定端子は(H,L,H,L,
H)、S1がHの時には(L,H,H,H,H)に設定
される。
【0016】すなわち選択信号端子のS1の値に従い、
分周器は1/30,1/40分周出力を出力する2モジ
ュラス分周器として動作する。上記括弧内の“X”はハ
イレベル(H)、ローレベル(L)のいずれでも良いこ
とを示しており、これは、以下の記述においても同様で
ある。
【0017】また、分周比が自由に設定可能な分周器と
して、パルススワロ方式の分周器がある。パルススワロ
方式の分周器を図2に示す。この分周器は、2モジュラ
ス分周器3(分周比1/P,1/(P+A))、2個の
カウンタ4,5(カウンタ値B,C)および制御回路6
とからなり1/(PB+AC)分周出力を出力する。
【0018】カウンタB,Cの値はNビットの端子によ
って設定される(図1参照)。このバルススワロ方式の
分周器のカウンタ設定端子と、選択信号によってL個の
Mビットデータのうちの1個のデータを出力するデータ
選択回路の出力を接続することで任意の分周比を設定可
能なマルチモジュラス分周器が実現できる。
【0019】パルススワロ方式の分周器を使用した、本
発明の第2の実施例を図3に示す。同図において、数字
符号2はデータ選択回路、7はパルススワロ分周器を示
している。パルススワロ分周器7の構成は先に図2に示
したものと同じであるため、接続関係を省略して描いて
ある。また、本実施例の場合もN=5,M=6,L=
4,K=2の場合を示している。
【0020】所望のK(=2)個の分周比を例えば1/
30,1/32分周、パルススワロ方式の分周器7内の
2モジュラス分周比を1/10,1/11(P=10,
A=1)とする。パルススワロ方式の分周器内の2つの
カウンタ4,5は、N(=5)ビットのカウンタ値設定
端子を(N0,N1,N2,N3,N4)=(H,L,
H,L,H),(L,H,H,H,H)に設定すること
で、B=3,C=0,2に設定されるとする。
【0021】すなわちN(=5)ビットカウンタ値設定
端子によりパルススワロ方式の分周器は1/(PB+A
C)=1/30,1/32分周出力を出力する。N0,
N1,N3ビット目のJ(=3)本のカウンタ値設定端
子は分周比が変化したとき値が変化するので、データ選
択回路の出力に接続される。データ選択回路2は選択信
号(S0,S1)に応じてL(=4)個のデータ(L0
〜L3)のいずれかを選択、出力する。
【0022】図のようにJ(=3)本のカウンタ値設定
端子(N0,N1,N3ビット目)はデータ選択回路の
出力端子のM1,M2,M4ビット目にそれぞれ接続
し、残ったN−J(=5−3=2)本のカウンタ値設定
端子のうちI(=1)本(N4ビット目)はデータ選択
回路の出力端子のM5ビット目に接続し、カウンタ値設
定端子のうち残ったN−J−I(=5−3−1=1)本
(N3ビット目)はHに設定する。
【0023】例えば、L(=4)個のデータ選択回路の
データ(L0〜L3)をそれぞれ(X,H,L,X,
L,H),(X,L,H,X,H,H),(X,X,
X,X,X,X),(X,X,X,X,X,X)に、選
択信号端子のS0をLに設定しておけば、選択信号端子
のS1がLのときカウンタ値設定端子は(H,L,H,
L,H),S1がHの時には(L,H,H,H,H)に
設定される。すなわち選択信号端子のS1の値に従い、
分周器は1/30,1/40分周出力を出力する2モジ
ュラス分周器として動作する。
【0024】
【発明の効果】以上説明したように、本発明によれば、
データ選択回路のデータを所定の値に設定することによ
り任意の分周比を得ることができ、かつ、これを高速に
切り替えることができるマルチモデュラス分周器を実現
することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す図である。
【図2】パルススワロ方式の分周器を示す図である。
【図3】本発明の第2の実施例を示す図である。
【符号の説明】
1 可変分周器 2 データ選択回路 3 2モジュラス分周器 4 カウンタB 5 カウンタC 6 制御回路 7 パルススワロ分周器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ディジタル信号によって分周比を設定可
    能なnビットの分周比設定端子を有する可変分周器と、
    選択信号によってL個のmビット(mはn以下の整数)
    データ入力のうちの1個のデータを出力端子から出力す
    るデータ選択回路により構成され、前記可変分周器の分
    周比設定端子と前記データ選択回路の出力端子とを接続
    したことを特徴とする分周器。
  2. 【請求項2】 可変分周器のn個の分周比設定端子のう
    ち、i個(iはm以下の整数)の端子を前記データ選択
    回路に接続し、他の(n−i)個の端子を所要のデータ
    値に設定した請求項1記載の分周器。
JP5333188A 1993-12-27 1993-12-27 分周器 Pending JPH07193491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5333188A JPH07193491A (ja) 1993-12-27 1993-12-27 分周器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5333188A JPH07193491A (ja) 1993-12-27 1993-12-27 分周器

Publications (1)

Publication Number Publication Date
JPH07193491A true JPH07193491A (ja) 1995-07-28

Family

ID=18263294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5333188A Pending JPH07193491A (ja) 1993-12-27 1993-12-27 分周器

Country Status (1)

Country Link
JP (1) JPH07193491A (ja)

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
KR940007543B1 (ko) 고속 프로그램가능 분주기
JPH04503135A (ja) 高速プリスケーラ
KR950003018B1 (ko) 입력신호주파수를 선택된 분주비에 의해 분주하기 위한 가변분주장치
JPH0682146B2 (ja) スキヤンパス方式の論理集積回路
JP3536073B2 (ja) 分周器
JPH07193491A (ja) 分周器
JPH06291604A (ja) 可変遅延回路
JP2659186B2 (ja) デイジタル可変分周回路
JPH0783257B2 (ja) 可変分周装置
JP3389292B2 (ja) 分周回路
US20050116258A1 (en) Two-modulus prescaler circuit
JP2530663B2 (ja) 分周回路
KR910003755Y1 (ko) 프로그램 가능한 주파수 분주회로
JP3049582B2 (ja) パターン発生回路
JPH04117817A (ja) 可変分周装置
JPS58129833A (ja) 可変分周器
JP2682889B2 (ja) 可変分周器
JPH04277921A (ja) 可変遅延回路
JPS60236326A (ja) 可変分周装置
JPH0691425B2 (ja) D形フリップフロップを使用した分周回路
JPH05327485A (ja) プログラマブル分周回路
JPH0422220A (ja) タイマー回路
JPH04273715A (ja) カウンタ回路
JPS61109316A (ja) パタ−ン発生回路