JPH07142969A - 集積コンパレータ、ヒステリシス・コンパレータ回路及び電圧差変更方法 - Google Patents

集積コンパレータ、ヒステリシス・コンパレータ回路及び電圧差変更方法

Info

Publication number
JPH07142969A
JPH07142969A JP6095287A JP9528794A JPH07142969A JP H07142969 A JPH07142969 A JP H07142969A JP 6095287 A JP6095287 A JP 6095287A JP 9528794 A JP9528794 A JP 9528794A JP H07142969 A JPH07142969 A JP H07142969A
Authority
JP
Japan
Prior art keywords
voltage
output
variable current
differential cell
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6095287A
Other languages
English (en)
Inventor
Domenico Rossi
ドメニコ・ロッシ
Masayuki Tateoka
正行 建岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, SGS Thomson Microelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH07142969A publication Critical patent/JPH07142969A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】 【目的】 従来技術の欠点を克服し且つコモンモード入
力電圧のダイナミックレンジを拡張する。 【構成】 一対のｎｐｎ型バイポーラトランジスタ（Ｔ
1，Ｔ2）によって構成された第１の差動セル（２）、及
び一対のｐｎｐ型バイポーラトランジスタ（Ｔ8，Ｔ9）
によって構成された第２の差動セル（５）中にそれぞれ
一対の可変電流源（Ａ1，Ａ2及びＡ3，Ａ4）を設けた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、低電圧源で動作する
集積コンパレータに関するものである。この発明の適用
分野は特にヒステリシス・コンパレータに属し、以下の
説明は例示の都合上この適用分野について行う。
【０００２】
【従来の技術】周知のように、コンパレータは、２つの
直流電圧値を互いに比較し且つ入力信号Ｖinが基準電圧
Ｖrより高いか低いかに応じて２つの異なるセット電圧
値を出力するのに有効な回路である。コンパレータは、
例えば論理ゲートを制御するための集積回路に専ら使用
される。
【０００３】他方、或る種の特定用途では、他のヒステ
リシス・コンパレータを使う方が適切である。このヒス
テリシス・コンパレータは、２つの出力論理値のスイッ
チングが異なる入力電圧で行われる点で、集積コンパレ
ータと区別される。
【０００４】もちろん、このようなヒステリシス・コン
パレータも集積回路で実施でき、従来の集積コンパレー
タの代表的な一例を図１に示す。
【０００５】図１のヒステリシス・コンパレータは、共
通エミッタ配置に接続されたｎｐｎ型の第１の一対のバ
イポーラトランジスタＴ1及びＴ2を含む差動セル入力段
を備えている。このようなトランジスタＴ1及びＴ2のコ
レクタはそれぞれ抵抗（無符号）を介してＶcc＝１Ｖの
低電圧源に接続されている。これらトランジスタＴ1及
びＴ2のベースは回路入力端子として役立つことがで
き、その一方が基準電圧Ｖr用で他方が入力信号Ｖin用
である。
【０００６】ｐｎｐ型の第２の一対のバイポーラトラン
ジスタＴ3及びＴ4は、ヒステリシス・コンパレータの入
力段に関連付けられている。これらトランジスタＴ3及
びＴ4のベースは一緒に接続されてバイアス電圧Ｖb1を
受ける。
【０００７】トランジスタＴ1，Ｔ2のコレクタはそれぞ
れトランジスタＴ3，Ｔ4のエミッタに接続されている。
ヒステリシス・コンパレータの出力端子Ｏはトランジス
タＴ3及びＴ4のうちの一方のトランジスタのコレクタに
接続されている。トランジスタＴ1及びＴ2の共通エミッ
タに接続されたｎｐｎ型のバイポーラトランジスタＴ5
は、そのベースにバイアス電圧Ｖb2を受ける。
【０００８】図１のヒステリシス・コンパレータは、約
０.９Ｖのコモンモード入力電圧でかなり小さいダイナ
ミックレンジを呈する。このコモンモード入力電圧は、
ヒステリシス・コンパレータに変則的な動作を起こさせ
ることなく入力され得る最高の電圧である。
【０００９】図１のヒステリシス・コンパレータを発展
させたものが図２に示されており、ここでは別な回路部
分が明らかに見受けられ、この別な回路部分は基本的に
はホロワ構成であり且つ電圧レベル・シフタとして機能
する。
【００１０】別な回路部分は共通ベースｐｎｐ型の第３
の一対のバイポーラトランジスタＴ6及びＴ7を備え、こ
れらトランジスタＴ6及びＴ7は低電圧源Ｖccとヒステリ
シス・コンパレータのそれぞれ信号入力端子ＶIN＋及び
ＶIN−との間に接続される。これらトランジスタＴ6及
びＴ7の各々はそれぞれ抵抗Ｒ1，Ｒ2に結合され、その
一端はそれぞれトランジスタＴ1，Ｔ2のベースに接続さ
れている。
【００１１】従って、信号は入力段へ直接印加されず、
ホロワとしてのトランジスタＴ6，Ｔ7を通して供給され
る。
【００１２】各抵抗Ｒ1，Ｒ2の両端間の電圧降下は、ト
ランジスタＴ1及びＴ2の適正動作用の適切な電圧に、入
力段中のトランジスタＴ1及びＴ2のベースを保持する。
【００１３】しかしながら、入力端子でのコモンモード
電圧の実際の値により、トランジスタＴ1及びＴ2を適正
動作状態に維持するには両抵抗Ｒ1及びＲ2の両端間電圧
の差動変動が必要である。
【００１４】そのような状況に鑑みて、従来技術は図３
に示す第３の解決策を提案した。図３に示された回路は
構造上は図１に示された回路と似ているが、ここでは一
対の共通エミッタｐｎｐ型バイポーラトランジスタＴ8
及びＴ9を含む第２の入力段が設けられている。
【００１５】基本的に、第３の解決策は入力回路部分に
２重差動セルを提供し、各差動セルはそれぞれ一対のｎ
ｐｎ型バイポーラトランジスタＴ1及びＴ2、一対のｐｎ
ｐ型バイポーラトランジスタＴ8及びＴ9を含む。二対の
トランジスタＴ1及びＴ2とＴ8及びＴ9はそれぞれのトラ
ンジスタのベースにより並列接続される。
【００１６】
【発明が解決しようとする課題】第１の差動セルは低電
圧源Ｖccに近い値の信号によってドライブされるが、第
２の差動セルの動作はグランド値の信号を基準とする。
しかしながら、二対のトランジスタＴ1及びＴ2並びにＴ
8及びＴ9が“オフ”状態に在ると、不定の状態が出力端
子Ｏに起こる。
【００１７】この発明は、上述した第３の解決策によっ
て表された技術的方法に関する。この発明の下記の技術
的問題は、低電圧で動作し、従来技術で現在提案された
解決策の欠点を打破するような構造上及び機能的な特色
を持ち、且つコモンモード入力電圧の拡張されたダイナ
ミックレンジを呈するヒステリシス・コンパレータを提
供することである。
【００１８】
【課題を解決するための手段】この発明のアイデアは、
各差動セルと関連付けられ且つ動作時にコンパレータ出
力端子電圧値に依存する少なくとも一対の可変電流源を
提供することである。このアイデアに基づき、技術的課
題は、特許請求の範囲請求項１の導入部分に上述され且
つ特徴部分に規定されたような集積コンパレータによっ
て解決される。
【００１９】
【実施例】この発明に係る集積コンパレータの特色及び
利点は、添付図面に一例として示した望ましい実施例に
ついての以下の詳しい説明から明らかになるだろう。図
４及び図５において、１はこの発明を具体化したヒステ
リシス・コンパレータ回路即ち集積コンパレータであ
る。この集積コンパレータ１は、エミッタが共通接続さ
れた第１の一対のｎｐｎ型バイポーラトランジスタＴ1
及びＴ2を含む第１の差動セル２を備えている。共通接
続されたエミッタは、バイアス電流源としてのトランジ
スタＴM（そのベースにバイアス電圧Ｖb3が現れる。）
を介して信号グランドＧＮＤへも接続される。
【００２０】トランジスタＴ1，Ｔ2のコレクタＣ1，Ｃ2
はそれぞれ抵抗Ｒc1，Ｒc2を介して電源ライン３に接続
され、この電源ライン３には１Ｖの比較的低い電圧値Ｖ
ccがある。
【００２１】トランジスタＴ1，Ｔ2のベースＢ1，Ｂ2は
それぞれ可変電流源Ａ1，Ａ2を介して電源ライン３に接
続されている。都合の良いことには、このような可変電
流源Ａ1及びＡ2は、集積コンパレータ１の出力端子Ｏに
おける電圧値によって制御され且つ動作時この電圧値に
依存する。
【００２２】集積コンパレータ１は、更に、エミッタが
共通接続された第２の一対のｐｎｐ型バイポーラトラン
ジスタＴ8及びＴ9を含む第２の差動セル５を備えてい
る。
【００２３】共通接続されたエミッタは、バイアス電流
源としてのトランジスタＴp（そのベースにバイアス電
圧Ｖb1が現れる）を介して電源ライン３へも接続され
る。
【００２４】トランジスタＴ8，Ｔ9のベースＢ3，Ｂ4は
それぞれ可変電流源Ａ3，Ａ4を介して信号グランドＧＮ
Ｄへも接続される。これら可変電流源Ａ3及びＡ4も出力
端子Ｏに存在する電圧値によって制御され且つ動作時こ
の電圧値に依存する。
【００２５】第１及び第２の差動セル２及び５は、対応
するトランジスタのベースＢ1，Ｂ4及びベースＢ2，Ｂ3
間の各相互接続部を介して一緒に結合される。
【００２６】分圧器は各ベース接続部間に接続される。
詳しく云うと、第１の一対の抵抗Ｒ1及びＲ4はベースＢ
1とＢ4との間に接続され、そして第２の一対の抵抗Ｒ2
及びＲ3はベースＢ2とＢ3の間に接続されている。抵抗
Ｒ1，Ｒ2，Ｒ3及びＲ4は等しい抵抗値を持つことが望ま
しい。それは、電流Ｉ1，Ｉ2，Ｉ3，Ｉ4がそれぞれ等し
い電流値を持つからである。
【００２７】抵抗Ｒ1とＲ4の接続点は集積コンパレータ
１の反転（ＩN−）入力端子Ａであり、そして抵抗Ｒ2と
Ｒ3の接続点は集積コンパレータ１の非反転（ＩN＋）入
力端子Ｂである。
【００２８】集積コンパレータ１の構成は、第１の差動
セル２中のトランジスタＴ1，Ｔ2のそれぞれコレクタＣ
1，Ｃ2に直結されたエミッタを有する第３の一対のｐｎ
ｐ型バイポーラトランジスタＴ3及びＴ4によって完成さ
れる。これらトランジスタＴ3及びＴ4は共通ベースを有
し且つバイアス電圧Ｖb2が供給される。
【００２９】第４の一対のｎｐｎ型バイポーラトランジ
スタＴ10及びＴ11は第２の差動セル５に関連して設けら
れている。詳しく云えば、トランジスタＴ10，Ｔ11は各
エミッタが第２の差動セル５中のそれぞれトランジスタ
Ｔ8，Ｔ9のコレクタＣ3，Ｃ4に直結されている。トラン
ジスタＴ10及びＴ11は共通ベースを有し、そして一方の
トランジスタＴ10はそのベースがそのコレクタへ接続さ
れてダイオード構成を生じる。
【００３０】トランジスタＴ3とトランジスタＴ10はコ
レクタ同士が接続され、同様にトランジスタＴ4とトラ
ンジスタＴ11はコレクタ同士が接続されている。そして
集積コンパレータ１の出力端子Ｏは実際にはトランジス
タＴ4とＴ11の共通コレクタに接続され、電圧出力値ＶO
を供給する。
【００３１】次に、この発明に係る集積コンパレータ１
の動作を説明する。第１及び第２の差動セル２及び５
は、抵抗Ｒ1〜Ｒ4及び可変電流源Ａ1〜Ａ4を介して信号
入力端子Ａ及びＢに接続され、論理レベル（その値は出
力端子Ｏでの状態によって制御される）をシフトさせ
る。
【００３２】出力端子Ｏでの値は、どんなヒステリシス
・コンパレータとも同様に、２つ（上側及び下側）回路
閾値のスイッチング動作を制御する。
【００３３】可変電流源Ａ1は、入力段中のトランジス
タＴ1及びＴ2の適正動作、従って出力端子Ｏでの適切な
状態を確保するのに適当なサイズを有している。
【００３４】非反転入力端子Ｂでの入力信号電圧Ｖ
in（＋）が反転入力端子Ａでの入力信号電圧Ｖin（−）
より低いとしよう。例えば、入力信号電圧Ｖin（−）は
上側閾値Ｖth，supに等しくなることができ、そしてシ
フト・レベルはこの上側閾値に基づいて適当に選択され
る。
【００３５】この状態では、トランジスタＴ1は、入力
信号電圧Ｖin（＋）が上側閾値Ｖth，supに達するまで
活性領域で作動する。
【００３６】この上側閾値Ｖth，supを超えると、入力
信号電圧Ｖin（＋）は集積コンパレータ１をドライブし
てその出力を下側閾値Ｖth，infへシフトされる。
【００３７】この時点で、可変電流源Ａ1は、出力端子
Ｏでの電圧値に依存し、第２の差動セル５のトランジス
タＴ8及びＴ9の作動で出力電流を変えさせられる。
【００３８】この動作方法は、２つ別々の閾値レベルの
大幅な選択自由度を提供し、これによりコモンモード入
力電圧のダイナミックレンジを拡張する。
【００３９】この発明に係る集積コンパレータ１の望ま
しい一実施例を図５に回路図で示す。この図５からもっ
とはっきり理解できるように、可変電流源Ａ1及びＡ2は
それぞれのベースを介してドライブされるｐｎｐ型バイ
ポーラトランジスタで実施される。同様に、可変電流源
Ａ3及びＡ4はｎｐｎ型バイポーラトランジスタで実施さ
れる。
【００４０】集積コンパレータ１の出力端子Ｏは、ｎｐ
ｎ型バイポーラトランジスタＴ14のベースに接続され、
そのエミッタはアースされ且つそのコレクタは電流源Ｉ
を介して低電圧源Ｖccに接続されている。このトランジ
スタＴ14のコレクタは、エミッタがアースされたｎｐｎ
型バイポーラトランジスタＴ15のベースにも接続され、
このベースは集積コンパレータ１の論理否定値Ｏバーを
とる。
【００４１】トランジスタＴ15のコレクタは並列接続さ
れた１組のｎｐｎ型バイポーラトランジスタＴ16，
Ｔ17，Ｔ18及びＴ19のベースに接続され、これら１組の
トランジスタのエミッタはアースされる。トランジスタ
Ｔ18，Ｔ17のコレクタは、可変電流源Ａ3，Ａ4を構成す
るｎｐｎ型トランジスタのコレクタと共に共通接続され
る。
【００４２】上述した１組のトランジスタのうちの最初
のトランジスタＴ16はそのコレクタが他のｎｐｎ型バイ
ポーラトランジスタＴ20のコレクタへ接続され、更に可
変電流源Ａ1及びＡ2を構成するトランジスタのベースへ
接続される。ダイオードＤ1はトランジスタＴ16及びＴ
20のコレクタを低電圧源Ｖccに接続する。
【００４３】トランジスタＴ20は、可変電流源Ａ3及び
Ａ4を構成するトランジスタと共通のベースを有し、且
つ低電圧源Ｖccに関連した電流源Ｉ′とアースされたダ
イオードＤ2との間に接続されている。
【００４４】電流源Ｉ″及びダイオードＤ3から成る同
様な構成はトランジスタＴ19のベースと関連され、その
コレクタは非反転入力端子Ｂに接続され、この非反転入
力端子Ｂへは抵抗Ｒ5を通して上側閾値電圧Ｖth，supが
印加される。
【００４５】上側閾値に必要な論理レベル・シフトより
高い論理レベル・シフトを下側閾値Ｖth，infに仮定す
れば、電流源Ｉ′は上側閾値に相関され続ける。
【００４６】出力Ｏが“高い”論理レベルに達すると、
対応する出力Ｏバーは“低い”論理レベルになる。この
状態では、電流Ｉ″はダイオードＤ3に流され且つトラ
ンジスタＴ19によって反映されてヒステリシスを生じ
る。トランジスタＴ16，Ｔ17及びＴ18により論理レベル
のシフトは下側閾値Ｖth，infに必要な通り拡張され
る。
【００４７】
【発明の効果】以上の説明から明らかなように、この発
明は、従来技術の欠点を克服し且つコモンモード入力電
圧のダイナミックレンジを拡張するという効果を奏す
る。
【００４８】特許請求の範囲に規定されたような発明範
囲から逸脱することなく、この発明の集積コンパレータ
に種々の変更や変形を行えることが理解されよう。
【図面の簡単な説明】
【図１】従来技術に係る第１のヒステリシス・コンパレ
ータを示す回路図である。
【図２】従来技術に係る第２のヒステリシス・コンパレ
ータを示す回路図である。
【図３】従来技術に係る第３のヒステリシス・コンパレ
ータを示す回路図である。
【図４】この発明に係る集積コンパレータを示す回路図
である。
【図５】この発明に係る集積コンパレータを詳しく示す
回路図である。
【符号の説明】
１ 集積コンパレータ ２ 第１の差動セル Ｔ1，Ｔ2 第１の差動セルを構成する一対のｎｐｎ型
バイポーラトランジスタ Ｖcc 低電圧源 ５ 第２の差動セル Ｔ8，Ｔ9 第２の差動セルを構成する一対のｐｎｐ型
バイポーラトランジスタ Ｏ 出力端子 Ａ1，Ａ2，Ａ3，Ａ4 可変電流源 Ｒ1，Ｒ2，Ｒ3，Ｒ4 抵抗 Ａ，Ｂ 信号入力端子 ＧＮＤ 信号グランド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 建岡 正行 東京都港区高輪２−18−10 日石高輪ビル エスジーエス−トムソン・マイクロエレ クトロニクス株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 低電圧源（Ｖcc）で動作し且つ共通接続
    されたエミッタを有する一対のｎｐｎ型バイポーラトラ
    ンジスタ（Ｔ1，Ｔ2）を含む第１の差動セル（２）及び
    共通接続されたエミッタを有する一対のｐｎｐ型バイポ
    ーラトランジスタ（Ｔ8，Ｔ9）を含む第２の差動セル
    （５）が組み込まれ、これら第１及び第２の差動セルが
    それぞれのトランジスタのベースを介して一緒に接続さ
    れている複合構成を備えたタイプの集積コンパレータ
    （１）において、この集積コンパレータ（１）の出力端
    子（Ｏ）に存在する電圧値に、動作時に依存する、各差
    動セル（２，５）中の少なくとも一対の可変電流源（Ａ
    1，Ａ2；Ａ3，Ａ4）を備えたことを特徴とする集積コン
    パレータ。
  2. 【請求項２】 前記差動セル（２，５）を形成する前記
    トランジスタのベース（Ｂ1，Ｂ4；Ｂ2，Ｂ3）の相互接
    続部各々間に接続された分圧器を更に備えたことを特徴
    とする請求項１の集積コンパレータ。
  3. 【請求項３】 各分圧器が一対の抵抗（Ｒ1，Ｒ4；
    Ｒ2，Ｒ3）を有し、そして前記一対の抵抗の接続点が前
    記集積コンパレータ（１）のための信号入力端子（Ａ，
    Ｂ）となることを特徴とする請求項２の集積コンパレー
    タ。
  4. 【請求項４】 前記分圧器の抵抗（Ｒ1，Ｒ4；Ｒ2，
    Ｒ3）が同じ抵抗値を持っていることを特徴とする請求
    項３の集積コンパレータ。
  5. 【請求項５】 前記可変電流源の各々（Ａ1，Ａ2，
    Ａ3，Ａ4）がそれぞれのトランジスタによって実施され
    ることを特徴とする請求項１の集積コンパレータ。
  6. 【請求項６】 可変電流源機能を果す各トランジスタの
    ベースが動作時に前記出力端子（Ｏ）での出力に依存す
    ることを特徴とする請求項５の集積コンパレータ。
  7. 【請求項７】 前記第１の差動セル（２）に関連した前
    記可変電流源（Ａ1，Ａ2）がそれぞれ前記一対のｎｐｎ
    型バイポーラトランジスタ（Ｔ1，Ｔ2）のベース
    （Ｂ1，Ｂ2）と前記低電圧源（Ｖcc）との間に接続され
    ていることを特徴とする請求項１の集積コンパレータ。
  8. 【請求項８】 前記第２の差動セル（５）に関連した前
    記可変電流源（Ａ3，Ａ4）がそれぞれ前記一対のｐｎｐ
    型バイポーラトランジスタ（Ｔ8，Ｔ9）のベース
    （Ｂ3，Ｂ4）と信号グランド（ＧＮＤ）との間に接続さ
    れていることを特徴とする請求項１の集積コンパレー
    タ。
  9. 【請求項９】 第１の電圧入力端子に結合された第１の
    入力端子及び第２の電圧入力端子に結合された第２の入
    力端子を有する第１の差動セルと、 この第１の差動セルに結合された出力端子と、 前記第１の差動セルのそれぞれ前記第１，第２の入力端
    子に結合され、且つ又前記出力端子に結合された第１，
    第２の可変電流源と、 を備え、 これら第１及び第２の可変電流源を流れる電流の値が前
    記出力端子での出力信号の状態に基づいて変わることが
    できる、 ヒステリシス・コンパレータ回路。
  10. 【請求項１０】 前記第１の電圧入力端子に結合された
    第１の入力端子及び前記第２の電圧入力端子に結合され
    た第２の入力端子を有する第２の差動セルと、 この第２の差動セルを前記出力端子に接続する電気接続
    部と、 前記第２の差動セルのそれぞれ前記第１，第２の入力端
    子に結合され、且つ又前記出力端子に結合された第３，
    第４の可変電流源と、 を備え、 これら第３及び第４の可変電流源を流れる電流の値が前
    記出力端子での前記出力信号の状態に基づいて変わるこ
    とができ、前記第１ないし第４の可変電流源は前記出力
    端子から前記第１及び第２の差動セルへ帰還を行って前
    記第１と第２の電圧入力端子での入力電圧差を変え、も
    って前記出力状態を変えさせる請求項９のヒステリシス
    ・コンパレータ回路。
  11. 【請求項１１】 前記第１及び第２の差動セルの前記第
    １，第２の入力端子と、前記第１，第２の電圧入力端子
    との間にそれぞれ接続された複数個の抵抗を更に備えた
    請求項９のヒステリシス・コンパレータ回路。
  12. 【請求項１２】 前記抵抗の各々が同じ抵抗値を持つ請
    求項１１のヒステリシス・コンパレータ回路。
  13. 【請求項１３】 前記可変電流源がバイポーラトランジ
    スタを含み、そのベースが動作時に前記出力端子へ結合
    される請求項１０のヒステリシス・コンパレータ回路。
  14. 【請求項１４】 ２個の入力端子間の電圧差を変更し、
    又ヒステリシス・コンパレータ回路の出力の状態を変え
    させる電圧差変更方法であって、 第１の電圧を前記ヒステリシス・コンパレータ回路へ入
    力するステップと 第２の電圧を前記ヒステリシス・コンパレータ回路へ入
    力するステップと、 前記第１と第２の電圧の差に基づいて選択される状態を
    有する出力信号を出力するステップと、 前記出力状態を前記ヒステリシス・コンパレータ回路中
    の差動セルへ帰還するステップと、 前記差動セルの入力端子に供給される可変バイアス電流
    を生じるステップと、を含み、 前記可変バイアス電流は、第１の出力状態のための第１
    の値及び第２の出力状態のための第２の値を有し、前記
    第１と第２の電圧の電圧差を生じさせ、これにより前記
    出力に前記選択された状態を持たせるか或は前記出力状
    態値と共に変化する電圧差に在らせない、 電圧差変更方法。
  15. 【請求項１５】 前記ヒステリシス・コンパレータ回路
    へ入力されて前記２個の入力端子間の電圧差を制御する
    ための少なくとも２つの可変バイアス電流を生じるステ
    ップを更に含み、前記電圧差が前記出力信号の状態を変
    えさせる請求項１４の電圧差変更方法。
  16. 【請求項１６】 トランジスタのベースでの電流を変更
    するステップを更に含み、前記トランジスタのコレクタ
    が第１のトランジスタのコレクタ及び第２のトランジス
    タのベースと電気的に接続されて前記可変バイアス電流
    を生じる請求項１５の電圧差変更方法。
JP6095287A 1993-05-07 1994-05-09 集積コンパレータ、ヒステリシス・コンパレータ回路及び電圧差変更方法 Pending JPH07142969A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93830193A EP0623997B1 (en) 1993-05-07 1993-05-07 Hysteresis comparator working with a low voltage supply
IT93830193.4 1993-05-07

Publications (1)

Publication Number Publication Date
JPH07142969A true JPH07142969A (ja) 1995-06-02

Family

ID=8215161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6095287A Pending JPH07142969A (ja) 1993-05-07 1994-05-09 集積コンパレータ、ヒステリシス・コンパレータ回路及び電圧差変更方法

Country Status (4)

Country Link
US (1) US5563534A (ja)
EP (1) EP0623997B1 (ja)
JP (1) JPH07142969A (ja)
DE (1) DE69320326T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19542823C2 (de) * 1995-11-16 1997-09-04 Sgs Thomson Microelectronics Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung
DE19708203C2 (de) * 1997-02-28 1998-12-03 Siemens Ag Komparatorschaltung
US5910737A (en) * 1997-06-30 1999-06-08 Delco Electronics Corporation Input buffer circuit with differential input thresholds operable with high common mode input voltages
US5982639A (en) * 1997-11-04 1999-11-09 Power Integrations, Inc. Two switch off-line switching converter
US6226190B1 (en) 1998-02-27 2001-05-01 Power Integrations, Inc. Off-line converter with digital control
US6876181B1 (en) 1998-02-27 2005-04-05 Power Integrations, Inc. Off-line converter with digital control
US6107851A (en) 1998-05-18 2000-08-22 Power Integrations, Inc. Offline converter with integrated softstart and frequency jitter
US6316978B1 (en) 2000-05-03 2001-11-13 National Semiconductor Corporation Comparator with process and temperature insensitive hysteresis and threshold potentials
US6525514B1 (en) 2000-08-08 2003-02-25 Power Integrations, Inc. Method and apparatus for reducing audio noise in a switching regulator
US20040183769A1 (en) * 2000-09-08 2004-09-23 Earl Schreyer Graphics digitizer
JP3914463B2 (ja) * 2002-05-29 2007-05-16 株式会社日立製作所 コンパレータ
US7233504B2 (en) * 2005-08-26 2007-06-19 Power Integration, Inc. Method and apparatus for digital control of a switching regulator
US20080106917A1 (en) * 2006-11-02 2008-05-08 James Holt Variable edge modulation in a switching regulator
US8018694B1 (en) 2007-02-16 2011-09-13 Fairchild Semiconductor Corporation Over-current protection for a power converter
US7719243B1 (en) 2007-11-21 2010-05-18 Fairchild Semiconductor Corporation Soft-start system and method for power converter
US7872883B1 (en) 2008-01-29 2011-01-18 Fairchild Semiconductor Corporation Synchronous buck power converter with free-running oscillator
US7723972B1 (en) 2008-03-19 2010-05-25 Fairchild Semiconductor Corporation Reducing soft start delay and providing soft recovery in power system controllers
US7902894B2 (en) * 2009-06-26 2011-03-08 Alpha and Omega Semiconductor Inc. Accurate hysteretic comparator and method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987368A (en) * 1974-08-30 1976-10-19 Rca Corporation Equalization of base current flow in two interconnected transistor amplifiers
US4032801A (en) * 1975-10-10 1977-06-28 Honeywell Inc. Electromagnetic radiation intensity comparator apparatus
US4105901A (en) * 1976-05-21 1978-08-08 Rca Corporation Monostable circuit
US4147944A (en) * 1977-10-25 1979-04-03 National Semiconductor Corporation Comparator with signal related adaptive bias
US4401901A (en) * 1981-06-01 1983-08-30 Advanced Micro Devices, Inc. Comparator
JPS5894225A (ja) * 1981-11-30 1983-06-04 Sharp Corp 比較器回路
US4506176A (en) * 1982-05-26 1985-03-19 Raytheon Company Comparator circuit
AT377136B (de) * 1982-10-04 1985-02-11 Friedmann & Maier Ag Elektronischer schalter
JPS6054513A (ja) * 1983-09-06 1985-03-29 Nec Corp 差動入力コンパレ−タ
US4572975A (en) * 1984-04-02 1986-02-25 Precision Monolithics, Inc. Analog multiplier with improved linearity
US4642484A (en) * 1985-04-19 1987-02-10 National Semiconductor Corporation Latching comparator with hysteresis
JPS62134576A (ja) * 1985-12-03 1987-06-17 シ−メンス、アクチエンゲゼルシヤフト 集積モジユ−ルの試験方法および回路装置
EP0417334B1 (de) * 1989-09-11 1993-12-29 Siemens Aktiengesellschaft Kippschaltung mit Schalthysterese
IT1236692B (it) * 1989-11-10 1993-03-26 St Microelectronics Srl Dispositivo elettronico comparatore con isteresi.
JPH03173289A (ja) * 1989-12-01 1991-07-26 Toshiba Corp 最大値／最小値回路
US5182477A (en) * 1990-03-22 1993-01-26 Silicon Systems, Inc. Bipolar tunable transconductance element
JP2607729B2 (ja) * 1990-04-21 1997-05-07 株式会社東芝 ヒステリシスコンパレータ
US5115151A (en) * 1990-06-08 1992-05-19 Western Digital Corporation Triple comparator circuit
JP2628785B2 (ja) * 1990-10-19 1997-07-09 シャープ株式会社 出力回路
IT1241394B (it) * 1990-12-31 1994-01-10 Sgs Thomson Microelectronics Circuito comparatore con isteresi di precisione ed alta impedenza di ingresso
KR930008554A (ko) * 1991-10-25 1993-05-21 김광호 콤페레이터
JPH0637626A (ja) * 1992-03-27 1994-02-10 Toshiba Corp バイアス電流供給回路
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
US5184028A (en) * 1992-06-15 1993-02-02 Motorola, Inc. Current compensating charge pump circuit
US5367211A (en) * 1993-06-28 1994-11-22 Harris Corporation Differential amplifier with hysteresis

Also Published As

Publication number Publication date
EP0623997B1 (en) 1998-08-12
EP0623997A1 (en) 1994-11-09
DE69320326T2 (de) 1998-12-24
US5563534A (en) 1996-10-08
DE69320326D1 (de) 1998-09-17

Similar Documents

Publication Publication Date Title
JPH07142969A (ja) 集積コンパレータ、ヒステリシス・コンパレータ回路及び電圧差変更方法
JPS5910031A (ja) スイツチ回路
JP2008544714A (ja) 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ
JPH0336336B2 (ja)
JPH04123622U (ja) トランジスタ−トランジスタ論理回路
JPH03203410A (ja) レベル変換回路
JPS63318817A (ja) レベル変換回路
JP2789746B2 (ja) ３値論理回路
JP2865010B2 (ja) コンパレータ回路
JP2882229B2 (ja) 半導体集積回路
JPH08293784A (ja) エミッタ結合型論理出力回路
JP2647725B2 (ja) 電圧比較器
JP2805928B2 (ja) Ｅｃｌゲートアレイ
JP2710362B2 (ja) ３値論理回路
JP3327938B2 (ja) 半導体集積回路
JP3172310B2 (ja) バッファ回路
JPH04170222A (ja) Ｅｃｌ論理回路
JPH0498683A (ja) 差動増幅回路
JP2002076850A (ja) フリップフロップ回路およびｎｏｒ回路
JP2000022459A (ja) 電流駆動回路
JPH02246618A (ja) 論理回路
JPH03128528A (ja) マスタースライス方式半導体集積回路装置
JPH02135913A (ja) フリップフロップ回路
JPH0815259B2 (ja) ３値論理回路
JPH03231512A (ja) 半導体集積回路