JPH0713814B2 - バス制御方式 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理装置等の内部でデータ転送用に
使われるバスの制御方式に関するものである。

［従来の技術］ 第４図に従来のバス制御方式を用いたデータ処理装置の
一例を示す。第４図において、（１）はデータ転送バス
であり、この例では32本の信号線から構成され、１回で
32ビット（１ワード）のデータ転送が可能である。この
バス（１）には命令処理ユニット（４）、命令取出しユ
ニット（５）、キャッシュメモリユニット（６）、主メ
モリユニット（７）が接続されている。これら各ユニッ
トはワイヤードオア方式でバス（１）に接続されてお
り、バス（１）に対してデータを送出することも、バス
（１）からデータを受取ることも可能な双方向性のデー
タ転送機能を持っている。この場合、各ユニットがバス
（１）にデータを送出したり受け取ったりする際の制御
はバス制御装置（８）により行なわれる。

ここで、命令処理ユニット（４）がメモリデータを読み
出す時の動作において、キャッシュヒットした場合を第
５図に、キャッシュミスした場合を第６図にそれぞれ示
す。第５図において、命令処理ユニット（４）がクロッ
クタイムｎでメモリアドレスをバス（１）に送出する
と、キャッシュメモリユニット（６）と主メモリユニッ
ト（７）がこれを受取るが、キャッシュメモリユニット
（６）の複数のメモリアドレスのうちこの時指定された
メモリアドレスにデータが存在している場合には、すな
わちキャッシュヒットした場合には、キャッシュメモリ
ユニット（６）は次のクロックタイムｎ＋１で１ワード
のデータをバス（１）に送出する。この１ワードのデー
タは命令処理ユニット（４）によって受取られる。

このとき、キャッシュヒットしたことがキャッシュメモ
リユニット（６）から主メモリユニット（７）に対して
別途伝達されるため、主メモリユニット（７）において
はデータの読出しは行なわれない。

しかし、キャッシュミスの場合、すなわち命令処理ユニ
ット（４）が指定したキャッシュメモリユニット（６）
のアドレスにデータが存在しなかった場合、主メモリユ
ニット（７）からこの時のメモリアドレスで指定された
アドレスのデータが１ブロック（１ブロック＝４ワー
ド）だけ１ワード単位で読出され、キャッシュメモリユ
ニット（６）に転送されて格納されるようになってい
る。従って、命令処理ユニット（４）がクロックタイム
ｎでメモリアドレスを送出したとすると、第６図に示す
ようにクロックタイムｎから約10クロックタイム経過し
たクロックタイムｍ（ｎ＜ｍ）で主メモリユニット
（７）から４ワードのデータが１ワード単位でクロック
タイムｍ＋３に亘って読出され、バス（１）に送出され
る。この時、最初の１ワードは命令処理ユニット（４）
とキャッシュメモリユニット（６）の両方に取込まれ
る。

命令処理ユニット（４）はデータを受取ったため、この
データに基づいた動作を直ちに実行に移す。一方、主メ
モルユニット（７）から読出された４ワードのデータの
うち残りの３ワードのデータはキャッシュメモリユニッ
ト（６）に順次取込まれて格納される。

ところで、この時命令処理ユニット（４）が受取ったデ
ータがロード命令のような単純な命令であれば、命令処
理ユニット（４）がクロックタイムｍ＋１でこの命令の
実行を完了してしまい、クロックタイムｍ＋２からは次
の命令の実行に移ることが可能である。従って、次の命
令の実行がクロックタイムｍ＋２から開始されるために
は、その１つ前のクロックタイムｍ＋１で命令取り出し
ユニット（５）から命令処理ユニット（４）に対して次
の命令が転送されなければならない。

命令取り出しユニット（５）から命令処理ユニット
（４）に対する命令の転送は、他のユニットの間データ
転送と同様にバス（１）を介して行われる。しかし、ク
ロックタイムｍ＋１においてバス（１）は主メモリユニ
ット（７）からキャッシュメモリユニット（６）に対す
る転送データの書込みのために現在使用中となってい
る。

従って、命令の転送は第７図に示すようにクロックタイ
ムｍ＋４まで待たされることになる。

［発明が解決しようとする問題点］ 上述したように従来のバス制御方式では、共通バス
（１）に接続されるユニットにデータ処理速度の差があ
る場合には、速度の早いユニットは次の処理を実行可能
なようになっているにもかかわらず、速度の遅いユニッ
トの動作が終了するまで待機しなければならず、全体と
しての処理速度が遅くなってしまうという問題点があっ
た。

本発明はこのような問題点を解決するためになされたも
ので、その目的は全体としての処理速度を向上させるこ
とができるバス制御方式を提供することにある。

［問題点を解決するための手段］ 本発明は、命令処理ユニット、命令取出しユニット、キ
ャッシュメモリユニット、主メモリユニットを共通のバ
スに接続し、このバスに対する使用権を各ユニットに時
分割的に与えて各ユニット間の情報交換を行うバス制御
方式において、前記バスの途中に前記各ユニットを２つ
のグループに分割するバス分割手段を設け、第１のグル
ープに命令処理ユニットと命令取出しユニットを配置
し、第２のグループにはキャッシュメモリユニットと主
メモリユニットを配置し、第２のグループ内で主メモリ
ユニットからキャッシュメモリユニットへのブロックロ
ードを行なっている間に、前記バス分割手段によりバス
の切り離しを行なうことにより、第１のグループ内で、
命令取出しユニットから命令処理ユニットに命令を転送
可能としたものである。

［作用］ バス分割手段を、分割された片方のバスから他方のバス
へ（あるいはその逆の方向へ）データが転送可能な状態
に設定することにより、従来と同様の機能が実現できる
と共に、バス分割手段を両方のバスが切り離された状態
に設定することにより、片方のバスにつながる主メモリ
ユニットとキャッシュメモリユニットの間でブロックロ
ードを行なっている間に、他方のバスで命令取出しユニ
ットから命令処理ユニットに命令を転送することができ
る。

［発明の実施例］ 第１図はこの発明の一実施例であるバス制御方式を示す
図であり、第４図で示した従来構成に対してバス分割装
置（３）と信号線（９）、（10）が新たに付加されてい
る。なお、本方式ではバスを２つに分割しているため、
バス（１）とバス（２）とに分けて番号を付けている。

第２図は、この発明の要部であるバス分割装置（３）を
バス（１）、（２）の信号線１本について示したもので
ある。

第２図において、信号線（1k）と（2k）はそれぞれ分割
されたバス（１）、（２）の32本の信号線のうち１つで
ある。信号線（９）と（10）はバス分割装置の状態設定
に使うものであり、これら信号線に対する信号はバス制
御装置（８）から出力される。（11）と（12）はANDゲ
ートであり、バス制御装置（８）が信号線（９）を“1"
の値に、また信号線（10）を“0"の値に設定すると、バ
ス（１）の信号線（1k）の情報はバス（２）の信号線
（2k）に伝わる状態となる。逆に信号線（９）を“0"
に、信号線（10）を“1"に設定すると、バス（２）の信
号線（ｋ）の情報はバス（１）の信号線（1k）に伝わる
状態となる。一方、バス制御装置（８）が信号線（９）
と（10）を共に“0"にすると、バス（１）、（２）の信
号線（1k）と（2k）は互いに全く切離された状態とな
る。このため、この切離し状態ではバス（１）とバス
（２）はそれぞれ別のデータ転送に独立して用いること
ができる。

第３図はこの実施例のバスの動作を示すタイムチャート
であり、従来方式の動作説明に用いた第７図に対応する
ものである。すなわち、命令処理ユニット（４）がメモ
リデータを読出す時にキャッシュミスしたためにブロッ
クロードが行われ、命令処理ユニット（４）では該デー
タを受取るとすぐ次の命令の実行に移るという時のタイ
ムチャートである。

第３図において、クロックタイムｎで命令処理ユニット
（４）はメモリアドレスをバス（１）に出力する。この
時、信号線（９）は“1"に、（10）は“0"に設定される
ために、バス（１）に送出された命令処理ユニット
（４）からのメモリアドレスはバス（２）に伝わり、キ
ャッシュメモリユニット（６）と主メモリユニット
（７）で受取られる。キャッシュミスした場合であるた
め、クロックタイムｍから４クロックにわたって主メモ
リユニット（７）が読出しデータをバス（２）に出力す
る。この場合、クロックタイムｍではバス制御装置
（８）により信号線（９）は“0"に、また信号線（10）
は“1"に設定される。このために、この読出しデータ
（ブロックロードの第１のワード）はバス（１）にも伝
えられ命令処理ユニット（４）により受け取られる。そ
して、次のクロックタイムｍ＋１では信号線（９）と
（10）は共に“0"に設定される。このため、バス（１）
とバス（２）は切離される。そこで、クロツクタイムｍ
＋１においては、バス（１）上で命令取出しユニット
（５）から命令処理ユニット（４）に対し命令の転送が
行われる。すなわち、第７図に示した従来方式のタイム
チャートでは残り３ワードのブロックロードデータの転
送が終ってから命令の転送が行われたが、本実施例では
２番目のブロックロードデータの転送と同時（クロック
タイムｍ＋１）に命令の転送を行うことができる。

従って、従来方式に比べ、３クロック速いタイミングで
命令の転送を行うことができることになり、その結果、
命令処理ユニット（４）は３クロック速く次の命令の実
行を開始することができる。このため、データ処理装置
全体の処理速度を格段に向上させることができる。

以上の動作をもう少し詳細に説明する。なお、各ユニッ
ト（４）〜（７）及びバス制御装置（８）間は、従来例
の第４図に点線で略記したように、この種のデータ処理
装置にあっては周知のいくつかの制御信号線により接続
されている。

第３図に示したキャッシュミス時の動作の詳細について
説明する前に、キャッシュヒット時の動作シーケンスに
ついて、実質的に同様な動作となる従来例の第５図を参
照して説明する。命令処理ユニット（４）は、メモリデ
ータを読み出すためにクロックｎの１つ前のクロックで
バス使用要求信号を付勢する。このバス使用要求信号
は、命令処理ユニット（４）がメモリデータの読出し行
ないたいのでバスを使わしい欲しいという，一般に良く
使われるバスリクエスト信号である。バス制御装置
（８）は、これを受け付けるとクロックｎでバス使用許
可信号を付勢し、命令処理ユニット（４）、キャッシュ
メモリユニット（６）、主メモリユニット（７）に対し
命令処理ユニット（４）のバス使用が行なわれることを
知らせる。この信号により、命令処理ユニット（４）か
らはメモリアドレスがバス（１）に出力される。バス制
御装置（８）がクロックｎで信号線（９）を付勢するこ
とにより、バス（１）に出されたアドレスはバス（２）
にも伝えられる。キャッシュヒットであるので、このあ
とキャッシュミス信号が付勢されないことにより、命令
処理ユニット（４）、主メモリユニット（７）、バス制
御装置（８）はキャッシュヒットしたことを知り、次の
クロックでキャッシュ読出しデータがバス上を転送され
ることを知る。キャッシュヒットしたことにより、クロ
ックｎ＋１でバス制御装置（８）は信号線（10）を付勢
し、バス（２）上に出力されたキャッシュ読出しデータ
はバス（１）に伝えられ、命令処理ユニット（４）がこ
れを取り込む。

次に、第３図のキャッシュミスの場合の動作シーケンス
の詳細を述べる。命令処理ユニット（４）がバス使用要
求を出し、バス制御装置（８）がバス使用許可を出すと
ともに信号線（９）を付勢することにより、命令処理ユ
ニット（４）から出されたアドレスがバス（１）からバ
ス（２）に伝わるまでは、上記キャッシュヒット時と同
じである。キャッシュメモリユニット（６）はバス上に
出されたアドレスによりキャッシュメモリを参照し、キ
ャッシュミスを検出するとキャッシュミス信号を付勢
し、命令処理ユニット（４）、バス制御装置（８）、主
メモリユニット（７）にこの旨知らせる。これにより、
信号線（10）はクロックｎより数クロック遅れたクロッ
クｍで付勢される。一方、主メモリユニット（７）はキ
ャッシュミス信号が付勢されたことを検知すると、バス
上に出されたアドレスによりメモリデータの読出しを開
始する。この場合はキャッシュへのブロックロードが行
なわれるため、要求された１ワード（４バイト）を含む
４ワード境界の４ワードが読み出され、キャッシュメモ
リユニット（６）に送られブロックロードされると共に
（このキャッシュの１ブロックは４ワードである）、要
求された１ワードについては命令処理ユニット（４）に
も送られる。なお、この４ワード境界の中でアドレスの
順がワード０、ワード１、ワード２、ワード３の順であ
るとして、ワード２が命令処理ユニット（４）から要求
された１ワードであるとすると、これが第３図のデータ
１として最初に転送され、以降、ワード３がデータ2,ワ
ード０がデータ3,ワード１がデータ４となる。このよう
にブロックロードの順番をサイクリックに回転して、最
も早くほしいワードを一番先にロードする手法は、1970
年代半ばに発表されたIBM社の汎用計算機「プロセッサ
ー3033」等でも使用されている技術であり、広く一般に
行なわれている。さて、クロックｍからクロックｍ＋３
にかけて主メモリユニット（７）からデータ１、データ
２、データ３、データ４がバス（２）に出力され、キャ
ッシュメモリユニット（６）に送られる。前記のよう
に、クロックｍにおいて信号線（10）が付勢されるため
最初のデータであるデータ１については、バス（１）に
も伝えられ命令処理ユニット（４）に送られる。そして
次のクロックｍ＋１で、バス（１）を使って、命令取出
しユニット（５）から命令処理ユニット（４）に次の命
令の転送が行なわれる。

以上から本方式によれば、キャッシュミスの場合、従来
方式に比べ、３クロック速いタイミングで命令の転送を
行なうことができるため、データ処理装置全体の処理速
度を格段に向上させることができる。

［発明の効果］ 以上説明したように本発明は、命令処理ユニット、命令
取出しユニット、キャッシュメモリユニット、主メモリ
ユニットが共通使用するバスの途中に前記各ユニットを
２つのグループに分割するバス分割手段を設け、片方の
バスに主メモリユニットとキャッシュメモリユニットを
配置し、この主メモリユニットとキャッシュメモリユニ
ットの間でブロックロードを行なっている間に、他方の
バスで命令取出しユニットから命令処理ユニットに命令
を転送できるようにしたものである。このため、バスの
有効利用を図ることができ、処理装置の処理速度を格段
に向上させることができるという優れた効果が得られ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例のバス制御方式を示す構成
図、第２図は第１図におけるバス分割装置の構成を示す
図、第３図は第１図の実施例の動作を示すタイムチャー
ト、第４図は従来のバス制御方式を用いた装置の一例を
示す構成図、第５図〜第７図は第４図の動作を示すタイ
ムチャートである。 （１）、（２）……バス、（３）……バス分割装置、
（４）……命令処理ユニット、（５）……命令取出しユ
ニット、（６）……キャッシュメモリユニット、（７）
……主メモリユニット、（８）……バス制御装置、
（９）、（10）……信号線、（11）、（12）……ANDゲ
ート。 なお、各図中、同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】共通のバスに接続された命令処理ユニッ
   ト、命令取出しユニット、キャッシュメモリユニット、
   主メモリユニットと、このバスに対する使用権を各ユニ
   ットに時分割的に与えるバス制御手段を備えることによ
   り各ユニット間の情報交換を行うバス制御方式におい
   て、 前記バスの途中に前記各ユニットを２つのグループに分
   割するバス分割手段と、前記バス制御手段に前記命令処
   理ユニット及び前記キャッシュメモリユニットの出力信
   号に基づいて前記バス分割手段を制御するバス分割制御
   部を設け、 第１のグループに命令処理ユニットと命令取出しユニッ
   トを配置し、 第２のグループ内で主メモリユニットからキャッシュメ
   モリユニットへのブロックロード転送実行中において、
   前記バス分割手段は前記バス制御手段から出力されるバ
   ス分割制御信号に基づいてバスの接続を行ない、前記ブ
   ロックロード転送されるデータにおける所定のデータを
   前記命令処理ユニットが取込んだ後、バスを切り離すこ
   とによって、第１グループ内における命令取出しユニッ
   トと命令処理ユニット間での命令転送を可能としたこと
   を特徴とするバス制御方式。