JPH07135378A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH07135378A
JPH07135378A JP28134193A JP28134193A JPH07135378A JP H07135378 A JPH07135378 A JP H07135378A JP 28134193 A JP28134193 A JP 28134193A JP 28134193 A JP28134193 A JP 28134193A JP H07135378 A JPH07135378 A JP H07135378A
Authority
JP
Japan
Prior art keywords
substrate
terminal
package
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28134193A
Other languages
English (en)
Other versions
JP2503922B2 (ja
Inventor
Shigeo Chikamori
成男 近森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28134193A priority Critical patent/JP2503922B2/ja
Publication of JPH07135378A publication Critical patent/JPH07135378A/ja
Application granted granted Critical
Publication of JP2503922B2 publication Critical patent/JP2503922B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 パッケージ上に配置する基板の取り付け位置
の精度を高め、電気的特性を向上させる。 【構成】 パッケージの両側に対向して取り付けられた
幅wを有する端子6および7に対向する基板の両側に、
ピッチがw/nの線状パターンをm本形成し(n、mは
自然数、m>n)、この線状パターンのいずれかに端子
6および7の外周面の位置を合わせる。 【効果】 端子取り付け位置に許容差の範囲内でのバラ
ツキがあっても、線状パターンの細かいピッチに合わせ
て微調整を正確に行うことができるので、組立て精度を
高めることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロ波混成集積回
路の基板位置決めに利用する。本発明は、基板の位置決
めを高い精度で行い、均一な電気的特性を得ることがで
きる混成集積回路に関する。
【0002】
【従来の技術】従来技術による基板位置決め方法を図4
を参照して説明する。図4はパッケージ1に基板2、半
導体11および基板3を取り付けた混成集積回路の一例
を示したものである。
【0003】まず、基板2および3のY方向の位置決め
は、入力端子4と基板2の電気回路8とを合わせるとと
もに、出力端子5と基板3の電気回路10とをそれぞれ
合わせ、次に、X方向の位置決めは、基板2、半導体1
1および基板3を順に取り付けるときに、基板2と入力
端子4との間隔が基板3と出力端子5の間隔とできるだ
け近くなるよう目合せで行っていた。
【0004】部品実装における位置決め方法として、位
置決めマークを用いたものが特開昭59−20947号
公報、および特開平2−10102号公報に開示されて
いるが、これらはいずれも装着品の取付時の単純な位置
合わせだけを目的としたものであって、微調整を行い取
付精度を高めることを目的としたものではない。また、
特開昭61−53790号公報および特開平2−101
02号公報に開示されたものにも位置決めマークが用い
られているが、これらはいずれもその位置決めマークを
撮像することによって利用するものである。さらに、特
開昭58−115884号公報に開示された装置の場合
は、プリント基板の切断用として位置決めマークを利用
するものである。
【0005】
【発明が解決しようとする課題】一般に、高周波用混成
集積回路においては、入出力端子と基板および半導体と
基板との間隔を常に一定にすることが電気特性を安定さ
せるために重要であり、特に、X方向の基板位置決め精
度を上げることが重要である。ところが、従来の方法で
はX方向の基板の位置決めを目合せで行っているため、
高い精度で基板の位置決めを行うのに限界があり、基板
の取り付け位置にバラツキを生じ、これが原因で均一な
電気的特性を得ることが困難である問題があった。
【0006】本発明はこのような問題を解決するもの
で、パッケージに取り付ける基板の位置決めを高い精度
で行うことができ、均一な電気的特性を得ることができ
る混成集積回路を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、端子を有する
パッケージと、このパッケージの内部に実装される1以
上の基板とを備え、この基板の上にそれぞれ電気回路が
形成され、この電気回路が前記端子に接続され、この端
子は所定の幅wを有する金属板により形成された混成集
積回路において、前記基板の表面に位置決めマークとし
て少なくとも前記端子に対向する位置にそのピッチがw
/nである線状パターンがm本平行に形成されたことを
特徴とする。ただし、n、mは自然数、m>nである。
【0008】m=n+2であり、前記線状パターンは、
そのうちの2本が、前記基板が前記パッケージに正しく
実装された状態で前記端子の両辺と重なるるように設定
され、前記端子は複数であり、前記基板は複数であり、
その端子毎に前記線状パターンが形成されることが望ま
しい。
【0009】
【作用】パッケージ上に基板を載置し、その基板上に形
成された線状パターンのいずれかを目安として、左右方
向に配置された端子あるいは電子部品との間隔を見なが
ら、対向する端子との位置関係を設定し固定する。
【0010】これにより、パッケージ上に配置する基板
の取り付け位置の精度を高めることができ、端子取り付
け位置に許容差の範囲内でバラツキがあっても、線状パ
ターンのピッチに合わせて微調整を正確に行うことがで
き、組立て精度を高めることができる。特に、光学的セ
ンサを備えたロボット装置の自動位置合せに利用するこ
とによりその精度を向上させることができる。
【0011】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図1は本発明実施例の構成を示す平面図、図2は本
発明実施例の構成を示す断面図、図3は本発明実施例に
おける線状パターン部分の拡大図である。
【0012】本発明実施例は、入力端子4、出力端子
5、および端子6、7を有するパッケージ1と、このパ
ッケージ1の内部に実装される基板2、3とを備え、こ
の基板2、3の上にそれぞれ電気回路8、9、10が形
成され、この電気回路8、9、10が端子6、7に接続
され、この端子6、7は所定の幅wを有する金属板によ
り形成され、基板2、3の表面に線状パターン12とし
て少なくとも端子6、7に対向する位置にそのピッチが
w/nである線状パターンがm本平行に形成される。た
だし、n、mは自然数、m>nである。また、m=n+
2であり、線状パターン12は、そのうちの2本が、基
板2、3がパッケージ1に正しく実装された状態で端子
6、7の両辺と重なるように設定され、その端子6、7
毎に線状パターン12が形成される。
【0013】線状パターン12は、前述のように基板2
の端子6に位置する部分に複数の線状パターンで形成さ
れ、かつ、その線状パターン12は幅wの端子6のw/
nのピッチで配置されるが、本実施例ではn=2とし、
線状パターン12の数をn+3本、すなわち5本形成し
た例を示す。
【0014】基板2および3のY方向の取り付けは、従
来例とほぼ同様に行われるが、X方向の位置決めを行う
場合には、線状パターン12を使用して行われる。すな
わち、線状パターン12は端子6および7の外径の1/
2のピッチで設けられた5本で構成されているので、端
子6および7の外周端部を必ずこの線状パターン12の
いずれかと一致するように対向させた位置で基板2およ
び3を取り付けることにより、常に高い精度で基板2お
よび3の位置を決めることができる。
【0015】また、基板取り付け位置の微調整を行うに
は、線状パターン12の1ピッチ分左または右のいずれ
かの方向に移動させて、端子6および7の外周の両端部
をそれぞれ線状パターンに合わせることにより、端子6
および7の外径の1/nのピッチで精度よく調整するこ
とができる。
【0016】
【発明の効果】以上説明したように本発明によれば、端
子外形の両端を線状パターンに合わせることができるの
で、高い精度で基板を取り付けることが可能となり、安
定した電気特性を得ることができ、さらに、基板取り付
け位置の微調整を端子外径の1/nのピッチの細かい精
度で行うことができ、特に光学センサを備えたロボット
装置による自動位置合せに利用することにより精度を向
上させることができる。
【図面の簡単な説明】
【図1】本発明実施例の構成を示す平面図。
【図2】本発明実施例の構成を示す断面図。
【図3】本発明実施例における位置決めマーク部分の拡
大図。
【図4】従来例の構成を示す平面図。
【符号の説明】
1 パッケージ 2、3 基板 4 入力端子 5 出力端子 6、7 端子 8、9、10 電気回路 11 半導体 12 線状パターン

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 端子を有するパッケージと、このパッケ
    ージの内部に実装される1以上の基板とを備え、この基
    板の上にそれぞれ電気回路が形成され、この電気回路が
    前記端子に接続され、この端子は所定の幅wを有する金
    属板により形成された混成集積回路において、 前記基板の表面に位置決めマークとして少なくとも前記
    端子に対向する位置にそのピッチがw/nである線状パ
    ターンがm本平行に形成されたことを特徴とする混成集
    積回路。ただし、n、mは自然数、m>nである。
  2. 【請求項2】 m=n+2である請求項1記載の混成集
    積回路。
  3. 【請求項3】 前記線状パターンは、そのうちの2本
    が、前記基板が前記パッケージに正しく実装された状態
    で前記端子の両辺と重なるように設定される請求項1ま
    たは2記載の混成集積回路。
  4. 【請求項4】 前記端子は複数であり、前記基板は複数
    であり、その端子毎に前記線状パターンが形成された請
    求項1ないし3のいずれかに記載の混成集積回路。
JP28134193A 1993-11-10 1993-11-10 混成集積回路 Expired - Lifetime JP2503922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28134193A JP2503922B2 (ja) 1993-11-10 1993-11-10 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28134193A JP2503922B2 (ja) 1993-11-10 1993-11-10 混成集積回路

Publications (2)

Publication Number Publication Date
JPH07135378A true JPH07135378A (ja) 1995-05-23
JP2503922B2 JP2503922B2 (ja) 1996-06-05

Family

ID=17637762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28134193A Expired - Lifetime JP2503922B2 (ja) 1993-11-10 1993-11-10 混成集積回路

Country Status (1)

Country Link
JP (1) JP2503922B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019149A (ja) * 2019-07-23 2021-02-15 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019149A (ja) * 2019-07-23 2021-02-15 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2503922B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
US5704535A (en) Shield and method for selective wave soldering
JP3930803B2 (ja) 送信ラインとモジュールとの間の自己整列型遷移部
KR100292653B1 (ko) 전자부품의제조방법및이를이용한전자부품
JP2503922B2 (ja) 混成集積回路
US5757251A (en) Electronic component contained in a metal package
JPH07297573A (ja) プリント基板固定機構
KR20070062079A (ko) 위치 정렬 마크를 갖는 인쇄회로기판과 그 제조 방법
KR100345251B1 (ko) 인쇄회로보드 팔레트
JP2007250868A (ja) 半導体装置の製造方法および半導体装置
JP2561642B2 (ja) プリント配線板用部品位置決めマークの形成法
JP2535086Y2 (ja) 電子部品の実装構造とその保持体
JP2569114Y2 (ja) 基板と端子との取付構造
JP2626331B2 (ja) 回路装置及び回路製造方法
JP2645516B2 (ja) アイマークを備えたプリント配線板及びその製造方法
JPS60231383A (ja) プリント配線板
JPH05327293A (ja) チップの実装精度確認用ランド
JPH09184850A (ja) 半導体加速度センサの基板実装方法
JPH0410707Y2 (ja)
JPH025590Y2 (ja)
JPS63152134A (ja) 液晶表示装置
JPH04161866A (ja) 集積回路装置の特性測定用治具
KR100252860B1 (ko) 테이프 캐리어 패키지용 테이프의 패턴 치수 측정용 지그
JP2776852B2 (ja) 液晶表示装置
JP2938010B1 (ja) 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法
JPH08330689A (ja) プリント配線基板