JP2626331B2 - 回路装置及び回路製造方法 - Google Patents

回路装置及び回路製造方法

Info

Publication number
JP2626331B2
JP2626331B2 JP3213356A JP21335691A JP2626331B2 JP 2626331 B2 JP2626331 B2 JP 2626331B2 JP 3213356 A JP3213356 A JP 3213356A JP 21335691 A JP21335691 A JP 21335691A JP 2626331 B2 JP2626331 B2 JP 2626331B2
Authority
JP
Japan
Prior art keywords
circuit
output
pattern
input
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3213356A
Other languages
English (en)
Other versions
JPH0555722A (ja
Inventor
幸治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3213356A priority Critical patent/JP2626331B2/ja
Publication of JPH0555722A publication Critical patent/JPH0555722A/ja
Application granted granted Critical
Publication of JP2626331B2 publication Critical patent/JP2626331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、マイクロ波集積回路
等の集積回路装置及びその製造方法に関し、市販のパッ
ケージされた半導体を用いた場合の回路の小型化に関す
るものである。
【0002】
【従来の技術】図4は例えば特開昭59−1218号公
報に掲載に示された従来のマイクロ波集積回路装置の半
導体の実装を示す上面図であり、図において、1は半導
体、2、3は入出力リード、6は半田、10、11は入
出力パターン、12、13は整合回路、14は基板、1
7はアースリード、18は溝である。
【0003】次に動作について説明する。入力パターン
10より入って来た電波は、入力リード2を通じて能動
素子である半導体1に入る。そこで増幅された信号は出
力リード3を通じて出力パターン11上を伝搬してい
く。この時、入出力での整合回路12、13の置かれる
位置として、A点から入力パターン10の入力側の方向
に整合回路12、13を設ける。同様にB点にかんして
出力パターン11の出力側の方向に整合回路12、13
を設ける。一般で市販されている半導体のパッケージの
場合には、A点からB点の間Lには整合回路を設ける事
が出来ないのでその分大きくなる。
【0004】
【発明が解決しようとする課題】上記のような従来のマ
イクロ波集積回路装置では、A点からB点の間Lには整
合回路を設ける事が出来ないのでその分大きくなる。
【0005】この発明は上記のような問題点を解消する
為になされたもので、A点からB点の間Lにも少しで
も、整合回路を設ける事が出来る様にしたものである。
【0006】
【課題を解決するための手段】第1の発明に係る回路装
置は、基板の一方の面に配置されたパッケージ回路部品
のリードを、他方面側へスルホール等の導出パターン
で、しかも入出力間の間隔を狭くして導通させ、他方面
側に整合回路等の付属回路を設けるようにしたものであ
る。また、多層基板の間の界面で、さらに入出力間の間
隔を狭める様に、横に移動用のパターンを設けるように
してもよい。さらに、入出力の両方を他方面側に導通さ
せる場合に限らず、入力側のみ、あるいは出力側のみを
他方面側に導通させてもよい。
【0007】第2の発明に係る回路装置は、基板の一方
の面の所定部分配置されたパッケージ回路部品の入出
力リードの少なくともいずれか一方を、回路部品が配置
された所定部分に対応する基板の他方面側の対応部分
りも内側の任意の位置に導出させ、この対応部分に整合
回路等の付属回路を配置したものである。
【0008】第3の発明に係る回路製造方法は、回路部
品と付属回路が基板をはさんで対向するように配置され
る部品配置工程と付属回路形成工程を有し、この対向す
る回路部品を、付属回路が配置されている面へ回路部品
が配置されている所定部分よりも内側へ導出する導出パ
ターン形成工程を備えたものである。
【0009】
【作用】第1の発明における回路装置は、基板他方面側
の方で、入出力間の間隔を狭める事が出来るので、付属
回路をその他のあいた部分に設定でき、小型化が実現出
来る。
【0010】第2の発明における回路装置は、基板の他
方面側の、回路部品が配置された部分に対応する部分
りも内側に付属回路があるので小型化を実現出来る。
【0011】第3の発明における回路製造方法は、部品
配置工程と付属回路形成工程が基板をはさんで回路部品
と付属回路を配置するとともに、導出パターン形成工程
が回路部品が配置されている面の所定部分よりも内側に
回路部品を他方の面に導出する導出パターンを形成する
ので、付属回路を所定部品よりも内側になるように配置
することができ、小型化を実現出来る。
【0012】
【実施例】実施例1.以下この発明の一実施例を図につ
いて説明する。図1において、1は半導体(回路部品の
一例)、2、3は入出力リード、4、5はリード用パタ
ーン、6は半田、7はアースパターン、8、9はスルホ
ール、10、11は入出力パターン、12、13は整合
回路(付属回路の一例)、14、15は基板である。
【0013】次に動作について説明する。入力パターン
10より入って来た電波は、基板14、15に設けられ
たスルホール8を通じて、リード用パターン4に伝搬す
る。半田6により接続された入力リード2を通じて、能
動素子である半導体1(回路部品の一例)に入る。そこ
で増幅された信号は出力リード3を通じて、半田6によ
り接続されたリード用パターン5に通じて、スルホール
9により出力パターン11上を伝搬していく(導出パタ
ーンの一例)。この時入出力での整合回路は、C点から
入力パターン10の入力側の方向に12、13の整合回
路を設ける事が出来る。同様にB点にかんして出力パタ
ーン11の出力側の方向に12、13の整合回路を設け
る。B点からD点の位置までの距離L1に整合回路を設
ける部分が出来る。同様にA点とC点に関しても同じで
ある。なお、入出力パターン10、11のアースは多層
基板14、15の間のアースパターン7である。
【0014】以上この実施例では、マイクロ波集積回路
装置において、パッケージタイプ等の半導体を使用する
場合、その半導体のリード部分を、パターンに接続し、
半導体下の多層基板のスルホールでパターンを通じて、
出来るだけ入出力間の間隔を狭める様にして基板の他方
面側へ出し、他方面側での整合回路の部分を設けた事を
特徴とするマイクロ波集積回路装置を説明した。また、
スルホールの位置は、半導体が配置された部分下にあ
り、結果として、半導体と整合回路が基板をはさんで対
向するように設けることができる場合を説明した。
【0015】実施例2.上記実施例では多層基板14、
15を貫通するスルホール8、9の場合を示したが、図
2に示すように多層基板14、15の間の界面にパター
ン16を設けて更に入出力間の間隔(すなわち、C点と
D点の距離)を狭め、実施例1のL1と比べて、L2>
L1となる様にしてもよい。
【0016】実施例3.上記実施例では、整合回路1
2、13がすべて基板14、15の一方側の面にある場
合を示したが、図3に示すように整合回路12、13が
基板の両面にある場合でもよい。図において、(b)は
基板裏面側に整合回路12、13を設け、(c)は基板
表面側に整合回路12、13を設けた場合を示したもの
である。この例は入力側の整合回路12、13は従来ど
おりA点とB点の外側にあるが、出力側の整合回路1
2、13がA点とB点の間に配置できる場合を示したも
のであり、実施例2のL2と比べて、L3>L2となる
ようにしたものである。
【0017】実施例4.上記実施例では、マイクロ波集
積回路の場合を例にして説明したが、この発明はマイク
ロ波に限るものではない。また、集積回路に限るもので
もなく、回路部品を利用する場合に適用することができ
る。さらに、上記実施例においては、整合回路はマイク
ロ波集積回路を整合するものであったが、整合回路と呼
ばれるものに限る必要はなく、回路部品に付属する付属
回路であればよい。
【0018】
【発明の効果】以上のように、第1の発明によれば、ス
ルホール等の導出パターンで入出力間の間隔を狭めて、
整合回路等の付属回路を設けたので、小型化が実現出来
るとともに、一般的に良く使用されているパッケージ品
を使用できるので、高性能の回路装置を得る事が出来
る。
【0019】また、第2、第3の発明によれば、回路部
品と付属回路が基板をはさんで対向して配置されるとと
もに、導出パターンにより回路部品は回路部品が配置さ
れている所定部分よりも内側に他方の面に導出される。
このため、付属回路は所定の内側に配置することがで
き、装置の小型化が実現できる。
【図面の簡単な説明】
【図1】この発明の一実施例によるマイクロ波集積回路
装置を示す横断面図(a)と、上面図(b)である。
【図2】この発明の他の実施例によるマイクロ波集積回
路装置を示す構成図である。
【図3】この発明の他の実施例によるマイクロ波集積回
路装置を示す構成図である。
【図4】従来のマイクロ波集積回路を示す構成図であ
る。
【符号の説明】
1 半導体(回路部品の一例) 2、3 入出力リード 4、5 リード用パターン 6 半田 7 アースパターン 8、9 スルホール 10、11 入出力パターン 12、13 整合回路(付属回路の一例) 14、15 基板 16 パターン 17 アース用リボン 18 溝

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 以下の要素を有する回路装置 (a)入出力リードを有するパッケージタイプの回路部
    品、 (b)第1と第2の面を有し、第1の面の所定部分に上
    記回路部品を配置する基板、 (c)上記基板の第1の面で上記回路部品の入力リード
    と出力リードとに接続され、第1の面の入力リードと出
    力リードの接続部の間隔よりも小さい間隔で入力リード
    と出力リードを、基板の第2の面に導出する導出パター
    ン、 (d)上記導出パターンと基板第2の面で接続された入
    出力用の回路パターン及びその入出力用の回路パターン
    に形成された付属回路。
  2. 【請求項2】 以下の要素を有する回路装置 (a)入出力リードを有するパッケージタイプの回路部
    品、 (b)第1の面と第2の面を有し、第1の面の所定部分
    に上記回路部品を配置する基板、 (c)上記基板の第1の面で上記回路部品の入出力リー
    ドの少なくともいずれか一方に接続され、接続された入
    力リードと出力リードの少なくともいずれか一方を、基
    板の第2の面の上記回路部品が配置された所定部分に対
    応する対応部分であって、かつ、第1の面の入力リード
    と出力リードの接続部の間隔よりも小さい間隔の対応部
    分の任意の位置に導出する導出パターン、 (d)上記導出パターンと基板の第2の面で接続された
    回路パターン及び上記回路パターンに形成された付属回
    路。
  3. 【請求項3】 以下の工程を有する回路製造方法 (a)基板の一方の面の所定部分にマイクロ波等の信号
    を処理する回路部品を配置する部品配置工程、 (b)上記回路部分の少なくともいずれかの入出力リー
    ドを基板の一方の面から他方の面へ、上記所定部分より
    も内側に導出するための導出パターンを形成する導出パ
    ターン形成工程、 (c)上記基板の他方の面に上記導出パターンと接続さ
    れるとともに、上記回路部品に付属する付属回路を形成
    する付属回路形成工程。
JP3213356A 1991-08-26 1991-08-26 回路装置及び回路製造方法 Expired - Fee Related JP2626331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3213356A JP2626331B2 (ja) 1991-08-26 1991-08-26 回路装置及び回路製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3213356A JP2626331B2 (ja) 1991-08-26 1991-08-26 回路装置及び回路製造方法

Publications (2)

Publication Number Publication Date
JPH0555722A JPH0555722A (ja) 1993-03-05
JP2626331B2 true JP2626331B2 (ja) 1997-07-02

Family

ID=16637820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3213356A Expired - Fee Related JP2626331B2 (ja) 1991-08-26 1991-08-26 回路装置及び回路製造方法

Country Status (1)

Country Link
JP (1) JP2626331B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044847A (ja) * 2009-08-20 2011-03-03 Oki Electric Industry Co Ltd 多層回路及びパッケージ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014521A (ja) * 1983-07-05 1985-01-25 Toshiba Corp カウンタ回路

Also Published As

Publication number Publication date
JPH0555722A (ja) 1993-03-05

Similar Documents

Publication Publication Date Title
KR910000241B1 (ko) 반도체장치
JP3230398B2 (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
US20080037238A1 (en) Structure for electromagnetically shielding a substrate
JPH04180401A (ja) 高周波伝送線路
EP0079211A2 (en) Package for semiconductor device and method for its production
JP3238395B2 (ja) 半導体集積回路
JP2626331B2 (ja) 回路装置及び回路製造方法
US4949057A (en) Distributed constant type delay line device and a manufacturing method thereof
JPH0575313A (ja) 混成集積回路装置
JPH053402A (ja) 混成集積回路装置
JP2674586B2 (ja) プリント配線基板の実装構造
JPH0766543A (ja) プリント基板
JPS61142803A (ja) マイクロ波集積回路
JPH10126032A (ja) 表面実装部品の実装構造及び実装方法
JPS63285001A (ja) モノリジックマイクロ波装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JPS6354745A (ja) 半導体集積回路
JPH0193196A (ja) プリント回路基板
JPH01112793A (ja) 回路基板
JPH0936667A (ja) ダブルバランス型ミキサ回路
JPH05218102A (ja) 内部整合回路を有する電界効果トランジスタ
JPS63133701A (ja) マイクロ波半導体装置
JPH04346463A (ja) マイクロ波帯パッケージ
JPH04294624A (ja) 無基板樹脂モールド電子回路の実装構造
JP2001168235A (ja) 高周波回路用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees