JPH05218102A - 内部整合回路を有する電界効果トランジスタ - Google Patents
内部整合回路を有する電界効果トランジスタInfo
- Publication number
- JPH05218102A JPH05218102A JP348592A JP348592A JPH05218102A JP H05218102 A JPH05218102 A JP H05218102A JP 348592 A JP348592 A JP 348592A JP 348592 A JP348592 A JP 348592A JP H05218102 A JPH05218102 A JP H05218102A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- patterns
- metallized
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】電界効果トランジスタチップ、チップキャパシ
タ及び入出力インピーダンス整合用セラミック基板から
なる内部整合回路付き高出力電界効果トランジスタにお
いて、前記セラミック基板４，５上の互いに分離した形
態で左右対象のメタライズパターン４ａ，４ｂ及び５
ａ，５ｂが形成されており、その左右対象のメタライズ
パターンの間に新たな接地用メタライズパターン６，７
を施し、セラミック基板の側壁を介して、セラミック基
板の裏面メタライズと電気的に接続されている。 【効果】接地用メタライズにより、左右のインピーダン
ス整合回路間のＲＦ的な相互干渉がなくなり、負荷条件
の変化や入力条件の変化にかかわらず安定なＲＦ動作が
実現できる。
タ及び入出力インピーダンス整合用セラミック基板から
なる内部整合回路付き高出力電界効果トランジスタにお
いて、前記セラミック基板４，５上の互いに分離した形
態で左右対象のメタライズパターン４ａ，４ｂ及び５
ａ，５ｂが形成されており、その左右対象のメタライズ
パターンの間に新たな接地用メタライズパターン６，７
を施し、セラミック基板の側壁を介して、セラミック基
板の裏面メタライズと電気的に接続されている。 【効果】接地用メタライズにより、左右のインピーダン
ス整合回路間のＲＦ的な相互干渉がなくなり、負荷条件
の変化や入力条件の変化にかかわらず安定なＲＦ動作が
実現できる。
Description
【０００１】
【産業上の利用分野】本発明は高周波領域において使用
される内部整合回路を有する電界効果トランジスタの構
造に関する。
される内部整合回路を有する電界効果トランジスタの構
造に関する。
【０００２】
【従来の技術】従来の内部整合回路を有する電界効果ト
ランジスタは、図２に示すように、パッケージ１の内部
に、能動素子としての例えば２個の電界効果トランジス
タチップ２ａ，２ｂ及び入力側にインピーダンス整合用
チップコンデンサ３ａ，３ｂが搭載されている。そして
入出力側にセラミック基板４，５が搭載されている。そ
して各素子間は金ワイヤ等によるボンディングにて電気
的に接続されている。
ランジスタは、図２に示すように、パッケージ１の内部
に、能動素子としての例えば２個の電界効果トランジス
タチップ２ａ，２ｂ及び入力側にインピーダンス整合用
チップコンデンサ３ａ，３ｂが搭載されている。そして
入出力側にセラミック基板４，５が搭載されている。そ
して各素子間は金ワイヤ等によるボンディングにて電気
的に接続されている。
【０００３】ここで従来のセラミック基板４，５の場合
は、２個の電界効果トラジスタのチップ２ａ，２ｂ間の
電気的分離を確保するために、インピーダンス変換を目
的とした基板上のメタライズパターン４ａ，４ｂ及び５
ａ，５ｂは、左右対象の位置に互いに電気的に分離され
た形で形成されている。またセラミック基板４，５の裏
面は、基本的には全面がメタライズされており、ロー材
等によりパッケージ１の接地部と直接接続されている。
は、２個の電界効果トラジスタのチップ２ａ，２ｂ間の
電気的分離を確保するために、インピーダンス変換を目
的とした基板上のメタライズパターン４ａ，４ｂ及び５
ａ，５ｂは、左右対象の位置に互いに電気的に分離され
た形で形成されている。またセラミック基板４，５の裏
面は、基本的には全面がメタライズされており、ロー材
等によりパッケージ１の接地部と直接接続されている。
【０００４】
【発明が解決しようとする課題】この従来の内部整合回
路を有する電界効果トランジスタでは、インピーダンス
変換用セラミック基板４，５上のメタライズパターン
は、２つの電界効果トランジスタチップ２ａ，２ｂに対
応して、左右対象の位置に、互いに電気的に分離された
形で形成されている。この場合、直流的には左右対象の
メタライズパターンは完全に分離されているが、高周波
的には交互に干渉が起こるため、２つの電界効果トラン
ジスタチップは完全には分離されていない。その時、負
荷条件や入力条件が変動した時、トランジスタチップが
十分に分離されていないため、スプリアス発振等の動作
の不具合が発生するという問題がある。
路を有する電界効果トランジスタでは、インピーダンス
変換用セラミック基板４，５上のメタライズパターン
は、２つの電界効果トランジスタチップ２ａ，２ｂに対
応して、左右対象の位置に、互いに電気的に分離された
形で形成されている。この場合、直流的には左右対象の
メタライズパターンは完全に分離されているが、高周波
的には交互に干渉が起こるため、２つの電界効果トラン
ジスタチップは完全には分離されていない。その時、負
荷条件や入力条件が変動した時、トランジスタチップが
十分に分離されていないため、スプリアス発振等の動作
の不具合が発生するという問題がある。
【０００５】
【課題を解決するための手段】本発明の内部整合回路を
有する電界効果トランジスタは、裏面に形成されたメタ
ライズ層によりパッケージに接続されたセラミック基板
と、インピーダンス変換を目的とし前記セラミック基板
上に互に分離された左右対象のメタライズパターンと、
このメタライズパターンを互に分離するためにその中央
部の前記セラミック基板上に形成され接地導体に接続さ
れた接地用メタライズパターンとを含むものである。
有する電界効果トランジスタは、裏面に形成されたメタ
ライズ層によりパッケージに接続されたセラミック基板
と、インピーダンス変換を目的とし前記セラミック基板
上に互に分離された左右対象のメタライズパターンと、
このメタライズパターンを互に分離するためにその中央
部の前記セラミック基板上に形成され接地導体に接続さ
れた接地用メタライズパターンとを含むものである。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の内部整合回路付き電界効
果トランジスタの平面図である。
る。図１は本発明の一実施例の内部整合回路付き電界効
果トランジスタの平面図である。
【０００７】パッケージ１の内部には、２つの電界効果
トランジスタチップ２ａ，２ｂがマウントされ、さらに
この場合は入力側にはチップコンデンサ３ａ，３ｂが、
そして入力側及び出力側にはそれぞれインピーダンス変
換用セラミック基板４及び５が搭載されている。本実施
例においては、セラミック基板４，５の表面上には左右
対象のインピーダンス変換回路を形成するメタライズパ
ターン４ａ，４ｂ及び５ａ，５ｂが施されている。
トランジスタチップ２ａ，２ｂがマウントされ、さらに
この場合は入力側にはチップコンデンサ３ａ，３ｂが、
そして入力側及び出力側にはそれぞれインピーダンス変
換用セラミック基板４及び５が搭載されている。本実施
例においては、セラミック基板４，５の表面上には左右
対象のインピーダンス変換回路を形成するメタライズパ
ターン４ａ，４ｂ及び５ａ，５ｂが施されている。
【０００８】さらにこれらメタライズパターン４ａと４
ｂの間及び５ａと５ｂの間には、それぞれ新たな接地用
メタライズパターン６，７が形成され、セラミック基板
４，５の側壁を介して裏面のメタライズ層と電気的に接
続されている。またパッケージ１内の各種部材の接続に
ついては、必要に応じてボンディングワイヤ等により電
気的に接続されている。
ｂの間及び５ａと５ｂの間には、それぞれ新たな接地用
メタライズパターン６，７が形成され、セラミック基板
４，５の側壁を介して裏面のメタライズ層と電気的に接
続されている。またパッケージ１内の各種部材の接続に
ついては、必要に応じてボンディングワイヤ等により電
気的に接続されている。
【０００９】このように構成された本実施例によれば、
電界効果トランジスタがＲＦ動作をしている際、負荷条
件や入力条件が変動した場合でも、新たに施された接地
用メタライズパターン６，７の効果によって、２つのト
ランジスタチップ２ａ，２ｂとが互いに高周波的にも分
離されるため、不要の発振等も起こさず、安定したＲＦ
動作が実現できる。
電界効果トランジスタがＲＦ動作をしている際、負荷条
件や入力条件が変動した場合でも、新たに施された接地
用メタライズパターン６，７の効果によって、２つのト
ランジスタチップ２ａ，２ｂとが互いに高周波的にも分
離されるため、不要の発振等も起こさず、安定したＲＦ
動作が実現できる。
【００１０】尚、上記実施例においてはそれぞれ２個の
トランジスタチップ及びチップコンデンサを搭載した場
合について説明したが、大きな１個のトランジスタチッ
プとチップコンデンサを搭載したものであってもよい。
トランジスタチップ及びチップコンデンサを搭載した場
合について説明したが、大きな１個のトランジスタチッ
プとチップコンデンサを搭載したものであってもよい。
【００１１】
【発明の効果】以上説明したように本発明は、インピー
ダンス変換用セラミック基板上の左右対象のメタライズ
パターンの中間に、これらメタライズパターンを互いに
電気的に分離する形で新たな接地用メタライズパターン
を設けることにより、左右対象のメタライズパターン相
互の高周波干渉を大幅に低減することが可能となるた
め、電界効果トランジスタの安定なるＲＦ動作が実現で
きるという効果がある。
ダンス変換用セラミック基板上の左右対象のメタライズ
パターンの中間に、これらメタライズパターンを互いに
電気的に分離する形で新たな接地用メタライズパターン
を設けることにより、左右対象のメタライズパターン相
互の高周波干渉を大幅に低減することが可能となるた
め、電界効果トランジスタの安定なるＲＦ動作が実現で
きるという効果がある。
【図１】本発明の一実施例の内部整合回路を有する電界
効果トランジスタの平面図。
効果トランジスタの平面図。
【図２】従来の内部整合回路を有する電界効果トランジ
スタの一例の平面図。
スタの一例の平面図。
１ パッケージ ２ａ，２ｂ 電界効果トランジスタチップ ３ａ，３ｂ チップコンデンサ ４ 入力側セラミック基板 ５ 出力側セラミック基板 ４ａ，４ｂ 入力側メタライズパターン ５ａ，５ｂ 出力側メタライズパターン ６，７ 接地用メタライズパターン
Claims (1)
- 【請求項１】 裏面に形成されたメタライズ層によりパ
ッケージに接続されたセラミック基板と、インピーダン
ス変換を目的とし前記セラミック基板上に互に分離され
た左右対象のメタライズパターンと、このメタライズパ
ターンを互に分離するためにその中央部の前記セラミッ
ク基板上に形成され接地導体に接続された接地用メタラ
イズパターンとを含むことを特徴とする内部整合回路を
有する電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP348592A JPH05218102A (ja) | 1992-01-13 | 1992-01-13 | 内部整合回路を有する電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP348592A JPH05218102A (ja) | 1992-01-13 | 1992-01-13 | 内部整合回路を有する電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218102A true JPH05218102A (ja) | 1993-08-27 |
Family
ID=11558644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP348592A Withdrawn JPH05218102A (ja) | 1992-01-13 | 1992-01-13 | 内部整合回路を有する電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218102A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680141A1 (en) * | 1994-04-28 | 1995-11-02 | Nec Corporation | Improvement of frequency characteristic of semiconductor device in ultra-high frequency band |
-
1992
- 1992-01-13 JP JP348592A patent/JPH05218102A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680141A1 (en) * | 1994-04-28 | 1995-11-02 | Nec Corporation | Improvement of frequency characteristic of semiconductor device in ultra-high frequency band |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635762A (en) | Flip chip semiconductor device with dual purpose metallized ground conductor | |
| US6281756B1 (en) | Transistor with internal matching circuit | |
| JPH04336702A (ja) | パッケージ | |
| JPH07297609A (ja) | 半導体装置 | |
| JP2571029B2 (ja) | マイクロ波集積回路 | |
| JPH06349676A (ja) | マイクロチップコンデンサ | |
| JP3983456B2 (ja) | 多層基板モジュール | |
| JPH05218102A (ja) | 内部整合回路を有する電界効果トランジスタ | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPS63244761A (ja) | 高周波平面回路装置 | |
| JPH02159753A (ja) | 半導体装置 | |
| JPH05226500A (ja) | 実装回路基板 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH01212456A (ja) | 半導体装置用パッケージ | |
| JPS6045044A (ja) | Ｉｃパツケ−ジ | |
| JPS6364081B2 (ja) | ||
| JPS63224249A (ja) | 高周波集積回路 | |
| JPS595640A (ja) | 半導体装置 | |
| JPS58213456A (ja) | 半導体装置 | |
| JPH04271161A (ja) | 半導体装置 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH08340059A (ja) | 半導体デバイスパッケージングシステム | |
| JPH0249733Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |