JPH08340059A - 半導体デバイスパッケージングシステム - Google Patents

Abstract

(57)【要約】 【目的】 外部雑音の影響を受けにくい実装が可能な半
導体デバイスのパッケージングシステムを提供する。 【構成】 半導体チップ１とＬＳＩパッケージ２との間
にバイパスコンデンサＣとして用いるボンディング台３
を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体デバイスのパッ
ケージングシステム、特に外部からのノイズの影響を受
けにくい構造にした半導体デバイスパッケージングシス
テムに関するものである。

【０００２】

【従来の技術】一般に、半導体デバイスのパッケージン
グシステムでは、信号の受け渡し時に生ずる雑音が問題
となっており、少しでも外部雑音の影響を受けにくい実
装構造とする必要がある。また、従来より、デバイス間
や回路間を接続する場合に、アース線と信号線が作るル
ープの面積が大きいと、(1) 外部誘導により雑音を回路
に誘起すること、(2) インダクタンスとして働くこと等
が知られている。そこで、この外部雑音の影響を少なく
する方法として、デバイス間や回路間を接続する場合
に、アース線と信号線が作るループを小さくし、平衡雑
音（ノルマル・モード・ノイズ）の影響を小さくする方
法が採られている。また、ロジック回路の場合では、図
１２に示すように、ＬＳＩパッケージ５０の外側で、半
導体チップ（以下、「ＬＳＩチップ」と言う）として形
成されているロジック回路５１の直近にバイパスコンデ
ンサ５２を設け、雑音成分を接地して平衡雑音を小さく
する方法等も知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、アース
線５３と信号線５４によるループ５５を小さくし、ロジ
ック回路５１の直近にバイパスコンデンサ５２を挿入し
て雑音を小さくする方法では、取り扱う周波数が高くな
ってGHz 帯に近づくとバイパスコンデンサ５２を効果的
に配置することが困難になると言う問題点があった。

【０００４】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は外部雑音の影響を受けにくい実装
が可能な半導体デバイスのパッケージングシステムを提
供することにある。

【０００５】

【課題を解決するための手段】この目的は、本発明にあ
っては、半導体チップとパッケージとの間にコンデンサ
として用いるボンディング台を設けた構成としたもので
ある。

【０００６】

【作用】これによれば、ボンディング台をコンデンサと
して使用し、コンデンサをパッケージの内側に形成でき
る。このため、半導体チップとコンデンサで形成される
ループが非常に小さくなり、電磁誘導による雑音の影響
を小さくすることができる。

【０００７】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図１及び図２は本発明の一実施例とし
て示す半導体デバイスパッケージを示すもので、図２は
その概略外観斜視図、図１は図２のＡ−Ｂ線に沿って一
部を破断して示す斜視図である。

【０００８】図１及び図２において、この半導体デバイ
スパッケージ１０は、リードピン１１が２直列並行に配
置されているＤＩＰタイプのセラミックパッケージを一
例としており、半導体チップ１（以下、「ＬＳＩチップ
１」と言う）とＬＳＩパッケージ２との間にボンディン
グ台３を設け、このボンディング台３を介してＬＳＩチ
ップ１がＬＳＩパッケージ２にボンディングされてい
る。そして、ここでのボンディング台３をバイパスコン
デンサとして使用する構造になっている。

【０００９】図３及び図４は上記ボンディング台３の構
造を概略的に示す図で、図３はその斜視図、図４はその
縦断側面図である。図３及び図４に示すように、ボンデ
ィング台３は、誘電体４を間に挟んで金属板５ａと金属
板５ｂとを向かい合わせた構造として作られている。

【００１０】図５はボンディング台３にＬＳＩチップ１
を実装した状態の一例を示す模式図である。この構造で
は、ボンディング台３における金属板５ａ上にＬＳＩチ
ップ１をボンディングするとともに、ワイヤリングを行
う。このワイヤリングでは、金属板５ａを接地し（符号
参照）、さらに金属板５ｂの一端をＬＳＩチップ１の
図示せぬ電源供給パッドに接続（符号参照）するとと
もに、金属板５ｂのもう一端をパッケージの電源用端子
に接続する（符号参照）。また、この構造で金属板５
ａは接地電位を供給するとともに、ＬＳＩチップ１の熱
を伝導して、このＬＳＩチップ１を冷却する効果があ
る。図６は、本実施例における接続構造を回路で表現し
た等価回路である。この等価回路で示すように、この構
造ではボンディング台３がＬＳＩパッケージ２内でバイ
パスコンデンサＣとして機能することになる。

【００１１】したがって、本発明の半導体デバイスパッ
ケージでは、図１２に示すように従来の半導体デバイス
パッケージがＬＳＩパッケージ５０の外に配置していた
バイパスコンデンサ５２を、図６に示すようにＬＳＩパ
ッケージ２の内側に形成できるため、ＬＳＩチップ１と
バイパスコンデンサ（ボンディング台３）で形成される
ループ１２が非常に小さくなり、電磁誘導による雑音
（ノイズ）の影響を小さくすることが可能になる。ま
た、パッケージ本体が小型化されて来ると、ＬＳＩチッ
プの周辺にコンデンサを配置するのが難しくなるが、本
発明の構造では、ＬＳＩパッケージ２内に配置されるボ
ンディング台３にバイパスコンデンサＣを形成するので
配置がし易く、かつ大容量のバイパスコンデンサＣが得
られ、さらに小型化された半導体デバイスの実現が可能
になる。さらに、電源用のバイパスコンデンサ、入力信
号用バイパスコンデンサ、出力信号用バイパスコンデン
サ等を予め作っておき、これをボンディング台３として
ＬＳＩパッケージ２内に組み込むようにすると、ボンデ
ィング台３の汎用化も可能になる。また、ボンディング
台３だけを別工程で予め作っておけることにより製造が
簡単になり、コストを下げて安価に提供することができ
る。さらに、ボンディング台３を薄膜形成方法等を用い
て作っても良く、薄膜形成方法を用いると高品質で薄い
誘電体を容易に得ることができる。

【００１２】なお、図１乃至図６に示した半導体デバイ
スパッケージにおいて、ボンディング台３の一部を構成
している金属板５ｂに、ウェットエッチングあるいはド
ライエッチング等の方法によって例えば図７に示すよう
にパターンを形成し、ボンディング台３内での電流経路
６を長くしてインダクタンス成分を持たせると、電源ラ
イン７からの雑音をより効果的に防ぐことができる。

【００１３】図８は本発明の一変形例として示す半導体
デバイスパッケージの要部構成を示す断面図である。図
８において図１乃至図６と同一符号を付したものは図１
乃至図６と同一のものを示している。図８において、こ
の変形例では、図１乃至図６に示した半導体デバイスパ
ッケージと同様に、リードピンが２直列並行に配置され
ているＤＩＰタイプのセラミックパッケージを一例とし
ており、またＬＳＩチップ１とＬＳＩパッケージ２との
間にボンディング台３を設け、このボンディング台３を
介してＬＳＩチップ１がＬＳＩパッケージ２にボンディ
ングされ、ここでのボンディング台３をバイパスコンデ
ンサＣとして使用する構造になっている点も同じであ
る。

【００１４】そこで、図１乃至図６に示した実施例の半
導体デバイスパッケージと異なる点について説明する
と、図１乃至図６に示した実施例の半導体デバイスパッ
ケージと異なる点はボンディング台３の構造にある。さ
らに詳述すると、このボンディング台３は図９に示すよ
うに、誘電体４を間に挟んで金属板５ａと向かい合わせ
された金属板５ｂを金属板５ｂ1 、金属板５ｂ2 、金属
板５ｂ3 の３つに分離し、金属板５ｂ1 の部分を電源用
バイパスコンデンサＣ1 、金属板５ｂ2 の部分を入力信
号用バイパスコンデンサＣ2 、金属板５ｂ3 の部分を出
力信号用のバイパスコンデンサＣ3 として使用するよう
にした点にある。

【００１５】そして、この構造では、ボンディング台３
における金属板５ａ上にＬＳＩチップ１をボンディング
するとともに、ワイヤリングを行う。このワイヤリング
では、金属板５ａは図１乃至図６に示した実施例と同様
に接地電位を供給するために接地され、またＬＳＩチッ
プ１の熱を伝導して、このＬＳＩチップ１を冷却する。
一方、金属板５ｂ1 ，５ｂ2 ，５ｂ3 側は、金属板５ｂ
1 の一端をＬＳＩチップ１の図示せぬ電源供給パッドに
接続（符号参照）するとともに金属板５ｂ1のもう一
端をパッケージの電源用端子に接続し（符号参照）、
金属板５ｂ2 の一端をＬＳＩチップ１の図示せぬ信号入
力パッドに接続（符号参照）するとともに金属板５ｂ
2 のもう一端をパッケージの入力端子に接続し（符号
参照）、金属板５ｂ3 の一端をＬＳＩチップ１の図示せ
ぬ信号出力パッドに接続（符号参照）するとともに金
属板５ｂ3 のもう一端をパッケージの出力端子に接続す
る（符号参照）。図１０は、この変形例における電気
的な接続構造を回路で表現した等価回路である。この構
造でも、等価回路から分かるように、ボンディング台３
がパッケージ２内でバイパスコンデンサＣ1 ，Ｃ2 ，Ｃ
3 として機能することになる。

【００１６】したがって、この変形例における半導体デ
バイスパッケージでも、図１乃至図６に示した半導体デ
バイスパッケージと同様に、図１２に示すように従来の
半導体デバイスがパッケージ５０の外に配置していたバ
イパスコンデンサを、図６に示すようにＬＳＩパッケー
ジ２の内側にコンデンサＣ1 ，Ｃ2 ，Ｃ3 として示すよ
うに形成できる。このため、ＬＳＩチップ１とバイパス
コンデンサ（Ｃ1 ，Ｃ2 ，Ｃ3 ）で形成されるループが
非常に小さくなり、電磁誘導による雑音の影響を小さく
することが可能になる。また、ＬＳＩパッケージ２が小
型化されて来ると、チップの周辺にコンデンサを配置す
るのが難しくなるが、この構造では、ＬＳＩパッケージ
２内に配置されるボンディング台３にバイパスコンデン
サを形成するので配置がし易く、かつ大容量のバイパス
コンデンサが得られ、さらに小型化された半導体デバイ
スの実現が可能になる。さらに、ボンディング台３を薄
膜形成方法等を用いて作っても良く、薄膜形成方法を用
いると高品質で薄い誘電体を容易に得ることができる。

【００１７】なお、図８乃至図１０に示した半導体デバ
イスパッケージにおいて、ボンディング台３の一部を構
成している金属板５ｂ1 に、ウェットエッチングあるい
はドライエッチング等の方法によって例えば図１１に示
すようにパターンを形成し、ボンディング台３内での電
流経路６を長くしてインダクタンス成分を持たせると、
電源ライン７からの雑音をより効果的に防ぐことができ
る。さらに、金属板５ｂ2 ，５ｂ3 にも金属板５ｂ1 と
同様にしてパターンを形成すれば、入力ラインや出力ラ
インからの雑音をより効果的に防ぐことができる。ま
た、この変形例の半導体デバイスパッケージでは、電源
ラインと入力ラインと出力ラインにバイパスコンデンサ
Ｃ1 ，Ｃ2 ，Ｃ3 をそれぞれ配置したが、バイパスコン
デンサＣ1 ，Ｃ2 ，Ｃ3 の全てを設けた構造としなくて
も差し支えないものである。

【００１８】

【発明の効果】以上説明したとおり、本発明によれば、
ボンディング台をコンデンサとして使用し、コンデンサ
をパッケージの内側に形成できるため、半導体チップと
コンデンサで形成されるループが非常に小さくなり、電
磁誘導による雑音の影響を小さくすることができる。こ
の結果、外部雑音の影響を受けにくい実装が可能になる
とともに、雑音の影響を受け易い環境や高周波において
も正確に信号を処理することができる効果が得られる。

【図面の簡単な説明】

【図１】図２のＡ−Ｂ線に沿って一部を破断して示す斜
視図である。

【図２】本発明の一実施例として示すパッケージの概略
外観斜視図である。

【図３】本実施例で使用されるボンディング台の概略外
観斜視図である。

【図４】本実施例で使用されるボンディング台の縦断側
面図である。

【図５】ボンディング台にＬＳＩチップを実装した状態
を示す模式図である。

【図６】本実施例の等価回路を示す図である。

【図７】本実施例で使用されるボンディング台の変形例
を示す模式図である。

【図８】本発明の一変形例として示すパッケージにおけ
る要部構造の模式図である。

【図９】本発明の一変形例で使用されるボンディング台
の平面図である。

【図１０】本発明の変形例として示すパッケージにおけ
る等価回路の図である。

【図１１】本発明の一変形例で使用されるボンディング
台の他の例を示す模式図である。

【図１２】従来におけるパッケージの回路の一例を示す
図である。

【符号の説明】

１ ＬＳＩチップ ２ ＬＳＩパッケージ ３ ボンディング台 ４ 誘電体 ５ａ 金属板 ５ｂ 金属板 Ｃ（Ｃ1 〜Ｃ3 ） コンデンサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体チップとパッケージとの間にコン
   デンサとして用いるボンディング台を設けたことを特徴
   とする半導体デバイスパッケージングシステム。
2. 【請求項２】 前記ボンディング台が対向した複数の金
   属板からなるとともに、前記各金属板の間に誘電体を有
   してなる請求項１に記載の半導体デバイスパッケージン
   グシステム。
3. 【請求項３】 前記コンデンサを、雑音成分を信号ライ
   ンから取り除くバイパスコンデンサとして用いる請求項
   １に記載の半導体デバイスパッケージングシステム。