JPH0530069B2 - - Google Patents

Description

請求の範囲 １ １つの主表面上に多数の電源用パツド及び多
数の接地用パツドからなる導電性パツドを含む半
導体チツプ、 内部空胴を規定する本体部品からなる該チツプ
のためのパツケージ、 該本体部品によつて規定される内部空胴内に該
チツプを搭載する手段、 該パツケージの平行平面内に形成されている、
近接して離間された平面状の接地用部品及び電源
用部品であつて、該空胴を実質的に取り囲み、該
チツプの周りに広がり、更に、各々が外部周辺部
分と該チツプに極めて近接している内部周辺部分
とを有する、近接して離間された平面状の接地用
部品及び電源用部品、 該パツケージから発出する一対のみの電源供給
用端子部品であつて、一つの電源用端子部品と一
つの接地用端子部品とからなり、該一つの電源用
端子部品は該パツケージ内で該平面状の電源用部
品の該外部周辺部分へ接続され、該一つの接地用
端子部品は該パツケージ内で該平面状の接地用部
品の該外部周辺部品へ接続されており、電源供給
用端子部品の一対が外部の電源供給の各々の端子
へ接続されるべく作られている一対のみの電源供
給用端子部品、 該平面状の電源用部品の内部周辺部分を該チツ
プ上の該電源パツドへそれぞれ接続する該パツケ
ージ内の多数のリンク部品、及び 該平面状の接地用部品の内部周辺部分を該チツ
プ上の該接地パツドへそれぞれ接続する該パツケ
ージ内の多数のリンク部品からなることを特徴と
する半導体装置。

２ 請求の範囲第１項に記載の半導体装置におい
て、該リンク部品の各々は導電性の箔状部品から
なることを特徴とする半導体装置。

３ 請求の範囲第１項に記載の半導体装置におい
て、該本体部品はキヤパシタ素子からなり、該平
面状の接地用部品及び電源用部品は該素子の端子
と平板から構成されることを特徴とする半導体装
置。

４ 請求の範囲第３項に記載の半導体装置におい
て、該素子はフレーム形成された多層金属化セラ
ミクスコンデンサであることを特徴とする半導体
装置。

発明の背景 本発明は半導体チツプに関し、特に斯かるチツ
プを収容すると共に、斯かるチツプに対して電気
的な接続を確立するためのパツケージ構造に関す
る。

半導体チツプを収容するための種々の設計法は
公知である。このような設計法のあるものは、収
容されたチツプに対して適切な機械的、環境的、
ならびに熱的な保護を与えるものである。しか
し、チツプに対する信号と電力との接続に関し
て、これらの容器設計ではチツプが基本的に同一
であるとして典型的に信号の相互接続と電力の分
配とを取扱つている。この標準設計手法の結果と
して、従来法の容器にはチツプへ加えた電源に好
ましくないスイツチング過渡応答が含まれている
という欠点がある。このことは、比較的大きな電
流をスイツチし高速でチツプに供給する際に、特
に現実の問題となる。斯かる場合には、電力供給
回路網に小さな値のインダクタンスが存在し、こ
れがチツプ容器の内部に存在する場合であつてさ
えも、かなりなスプリアス電圧信号（Spurious
voltage signal）が発生する。勿論、このような
信号はチツプの性能に有害な影響を与える。

インピーダンス、特にチツプへ電力を供給する
ための分配回路網のインダクタンスを最小にする
ためには、電源用および接地用接続体としての容
器リードを多数化して従来方式の高性能容器設計
の標準化を実施することである。この手法はイン
ダクタンスの減少を指向し、これによつて電力分
配回路網に生ずるスプリアス信号、あるいは過渡
信号の強度の減少を指向するものである。しか
し、この手法の一つの欠点は、上記に示される如
く、容器のピン又はリードの相当数が信号転送の
目的に使用できなくなるということであり、場合
によつては、信号用リードを追加した物理的に大
きいユニツトを備えた容器を再設計する必要もあ
り得るということである。このような再設計は、
可能な限り小さい容器に収容したチツプを作ると
いう最終的な目的とは、明らかに合致しないもの
である。

さらに、集積回路チツプに電力を供給する分配
回路網において、個別のバイパス用キヤパシタ素
子をしばしば使用している。スイツチング過渡応
答から生ずるスプリアスノイズ信号はバイパス用
キヤパシタ素子により分流され、それによつてチ
ツプに対して加わらないように保つてある。さら
に、キヤパシタはチツプによつて引起される電流
サージに対して、エネルギの局部的貯蔵所として
作用する。しかし、この容量素子が実装基板上の
関連するチツプに対して物理的に近接して配置さ
れたとしても、素子をチツプに接続しているリー
ドのインダクタンスが接続用リードにかなりのス
プリアス電圧を発生する原因となり得るのであ
る。これらの電圧はチツプそれ自身においてのみ
見られるものである。さらに、超小形電子回路ア
センブリに含まれているバイパス用キヤパシタは
実装基板上で得られる領域のかなりの部分を占め
ることができる。アセンブリを連続して小さくし
てゆく傾向につれ、バイパス用キヤパシタに占め
られた広い領域を減少させてゆくことは明らかに
望ましいことであろう。

従つて、半導体チツプの改良形容器を設計しよ
うと云う努力がかなり払われてきている。特に、
電気的に高性能な電気的特性を有する小形の容器
に収容したチツプを提供しようとする大きな努力
が払われてきている。

発明の要約 本発明の目的は半導体チツプ用改良形容器であ
る。特に、本発明の目的は事実上、過渡現象がま
つたく起らないような方法で電力が供給され、そ
して特に効果的な方法で信号を転送し、あるいは
信号が転送される容器チツプである。さらに、本
発明の目的は、可能な限り簡便で、しかも容積を
とらない様にしてチツプに対し電源バイパス用キ
ヤパシタを提供することである。

要約すると本発明のこれらの目的、ならびに他
の目的は図示した特定の実施例において実現さ
れ、この実施例においては半導体チツプ用の容器
は、平面状の電源用部品及び平面状の接地用部品
とを備えたものである。さらに、容器には容器か
ら外部へ延びた多数の信号リードが備えてある。
平面状の部品により、外部電源から電力がチツプ
に分配されている。重要な点は、これが事実上過
渡現象をまつたく起さない低インピーダンスの方
法により行われている点である。

インダクタンスを最小にするため、平面状の電
源用部具と接地用部具との両方は可能な限り面積
を大きく設計する。さらに、平面状部品は相互に
近接して平行させ、平面状に容器の内部に形成す
る。電気的接続は平面状の部品から容器の共通接
続位置にまで引延ばしてある。

低誘電率材料によつて、容器の接地面から信号
リードが分離していることが有利である。その結
果、信号リードにかかる負担は最小となり、チツ
プとの間の信号の転送が最適化されるように選択
された比較的一定のインピーダンスにより特徴づ
けられている。

さらに、本発明の原理を図示した特定の一実施
例においては、電源バイパス用キヤパシタ素子は
チツプ容器の一体部分としてチツプ容器に含まれ
ているという利点がある。

更に、本件発明の原理により製造された容器入
り半導体チツプの特定の実施例は、容器の一体部
分を構成するフレーム形キヤパシタ素子を具備し
ている。チツプはフレーム形素子により定義され
た凹部の内部に実装される。キヤパシタ素子上に
形成された導電性表面部分は素子の端子として作
用し、チツプに対して外部電源を接続するための
平面状の電源部品および接地部品として作用して
いる。平面状部品に接続された電源供給端子は容
器から出されている。連結用部品を使えば、電源
部品と接地用部品とをチツプに接続できる。さら
に、絶縁層は平面状の接地用部品上に形成してあ
る。多数の信号リードは容器から外に延びてい
る。これらのリードは絶縁層上に置かれ、チツプ
に接続されている。

【図面の簡単な説明】

本発明の完全な理解、ならびに上記およびその
他の本発明の特徴は、添付図面と関連して次に詳
細に記載する考察から得られよう。

ここで、第１図は本発明の原理により作られた
特定の半導体チツプ容器を示す一部分を断面した
斜視図； 第２図は矢２の方向の第１図の線１０における
断面図； 第３図は矢３の方向の第１図の線１２における
断面図； 第４図は第１図に含まれているキヤパシタ素子
のその側面のメタライズした部分を示す上面図； 第５図はキヤパシタ素子の頂部に形成した金属
状パターンの上面図； 第６図は第５図の金属状パターンの頂部に形成
した絶縁層の上面図； 第７図は第１図に示したリードフレームとチツ
プとの上面図である。

詳細な説明 第１図においては、従来方式の半導体チツプ１
４がチツプパツケージの基体部品を構成する導電
性板１６上に実装されているのが図示されてい
る。例えばアルミニウムで作られた板１６は図示
されたアセンブリに対してヒートシンクとして作
用する。実例によれば、チツプはMOS形の、標
準・高速超大規模集積回路（VLSI）からなる。
図面的には、チツプ１４の底面は導電性エポキシ
セメントの層１８により板１６に接続されてい
る。

フレーム形素子２０は第１図のチツプ１４を取
巻いている。素子２０は導電性エポキシセメント
（epoxy cement）層１８により板１６にも接続
されている。本発明の特定の図示された実施例に
おいては、フレーム形素子２０は図示された容器
の一体部として作用し、バイパスキヤパシタから
成る。

本発明の原理を示す他の実施例においては、フ
レーム形（frame−shaped）素子２０はキヤパシ
タではなく、単にチツプ１４用収容部品として設
計されている。ここで主として強調する点は、素
子２０がキヤパシタであるような実施例を指向す
るものであろう。斯かる実施例においては、特に
コンパクトであつて申請者の発明の効果の大きい
ものであり、キヤパシタそれ自身の近接位置に配
置した板は、申請者の低インピーダンス電力分配
回路網の平行面配置式電源用部品と接地用部品と
を成すものである。

第１図のキヤパシタ素子２０は、例えばセラミ
ツクの金属化された層の従来方式多層シートをパ
ンチすることにより形成される。斯かる多層セラ
ミツクシートは公知のものとして知られ、市販さ
れている。素子２０の構造のさらに詳細は、第３
図の説明と関連して下に説明されよう。

チツプを第１図に示す容器の内部に置く前に、
標準のテープ自動接着操作（standerd tape−
automated−bonding operation）においてチツ
プ１４に対する多重接地が効果的に行われてい
る。その操作において、チツプの頂部上の多重パ
ツドは、公知の方法によつて同時に導電性フオイ
ルリードフレーム（foil lead frame）に接続し
てある。リードフレーム支持式（lead−frame−
supported）チツプ１４は図示されたパツケージ
に実装されている。結果的には、リードフレーム
は微調整されている。標準室温加硫形ゴムのよう
な保護材料の層１９は、第１図に示すようにチツ
プ１４の頂部表面に効果的に被着されている。

微調整されたリードフレーム（trimmed lead
−frame）の一部分を第１図に示す。図示された
部分は、容器の外側縁を越えて自由端、すなわち
外側端３３が外に伸びた信号用リード２１〜３３
を含むこれらのリードの他端、すなわち内側端
は、それぞれチツプ１４上に形成された集積回路
の種々の点で電気的に接続されている。さらに、
図示された部分は連結用部品３４〜３７を含む。
部品３４〜３７の内側端は、それぞれチツプ１４
上の種々の電源用パツドと接地用パツドとに対し
て接続されている。これらの連結部品の外部領域
は、下に詳細に規定されるように、キヤパシタ素
子２０の表面上に形成された平面状の電源用部品
と接地用部品とに対して接続されている。

さらに、本発明の原理によれば、第１図に示す
微調されたリードフレームも電源用端子部品３８
およびび接地用端子部品３９を含むものである。
これらの部品３８，３９の内側端は、それぞれキ
ヤパシタ素子２０の上ならびに内部に形成した平
面状の電源供給線部品３４と接地線部品３５とに
対して接続してある。部品３８，３９の外側端、
すなわち自由端は、容器の外側縁を越えて伸びて
いる。これらの外側端は容器に収容したチツプを
外側電源装置に接続するための端子部品を形成す
る。

第１図においては、パツケージの一辺を越えて
延びている13本の信号用リード２１〜３３より成
るグループのみを明確に示してある。斯かるパツ
ケージは、典型的にはパツケージの他の３辺を越
えてそれぞれ伸びている他の３組の同一信号用リ
ードグループを具備するものと理解すべきであ
る。さらに、パツケージは典型的にはキヤパシタ
素子２０の他の２つの内側角部に近接してそれぞ
れ配置された、他の２対の連結用部品も具備する
ものである。（これら他の信号用リードと連結用
部品とは、第７図の説明に関連して下に照合され
よう。） 第１図に示すキヤパシタ素子２０の最上部の導
電性板４０は平面状の接地用部品を成す。例え
ば、ポリイミド材料で作られた絶縁層４２は接地
用部品４０の頂部上に蒸着されている。順次、
（リード２１〜３３のような）信号用リードはす
べて絶縁層４２の頂部上に直接おかれた部分を含
む。図示されている特定の一実施例においては、
各信号用リードの幅は約100マイクロメータであ
り、各信号用リードの厚さは50〜100マイクロメ
ータであつて、層４２の厚さは50〜100マイクロ
メータ、信号用リードの特性インピーダンスは従
つて50〜80オームに設定されている。

第２図は、第１図の容器入りチツプの導電性信
号用リード２７を示す。リード２７は、平面状の
接地用部品４０の上に置かれた絶縁層４２上へ配
置してある。

上に示したように、部品４０はキヤパシタ素子
２０の頂部の導電性板である。チツプ１４の部分
と、導電性接着層１８と、基体板１６とは共に第
２図に示してある。望むならば、アセンブリに対
する機械的安定度をさらに与えるため、薄い非導
電性接着層（図示していない）はリード２７と絶
縁層４２との間に挿入しても良い。代りに、誘電
体層４２はそれ自身が接着性材料である。

第３図はキヤパシタ素子２０の断面表示図であ
り、その多層化構造を示すものである。素子２０
は金属とセラミツクとが交互に存在する層であ
る。金属性の層（metalic layer）４３〜４６は
側面金属化物（metallization）４８により相互
接続されている。頂部の金属性層４３は第１図に
示すように接地用板４０を成す。従つて、図示し
たこの特定実施例においては、基板１６（第１
図）と接触して置かれた底面金属性層４６も接地
するよう望まれている。

電源供給端子部品３８（第１図）により、外部
直流電源の接地用（あるいは相対的に負極性の）
端子は、層４３〜４６に接続され、さらに第３図
に示す側面金属化物４８に接続されている。パツ
ケージアセンブリの内部で行うような特殊な方法
は、下にさらに詳細に述べる。

第３図に示す金属性の層４９〜５１は側面金属
化物５４により相互接続されている。側面部分５
４は外部の直流電源の正極性端子に接続されるよ
うになつている。以下さらに詳細に述べるよう
に、金属化物５４と電源供給端子部品３９との間
のパツケージアセンブリ内部に電気的接続を確立
することによつてこれが行われる。

第３図はキヤパシタ素子２０上に形成された２
つの側面金属化物を示す。これらの金属化物４
８，５４を第４図に系統的に表わし、第３図に使
用した番号と同じ参照番号で示してある。さらに
第４図において、これらの金属化物４８，５４
は、接続しようとする外部電源装置のそれぞれの
端子に対する負極性符号と正極性符号とで規定さ
れている。さらに、本発明の原理によれば、新し
く同様な側面金属化物を素子２０上に形成する。
これらの新しい金属化物５５〜５８は第４図に示
してあり、それらの相互接続パターンを示すよう
に正極性符号と負極性符号とで共にマークしてあ
る。

外部の電源装置からのエネルギは素子の外側辺
を通つてキヤパシタ素子２０に入ることは、第４
図から明白である。電源装置の接続は、端子部品
３８，３９（第１図）によりそれらの辺に対して
行われる。順次エネルギーは、容量素子から素子
の内部エツジを通り収容されているチツプへの短
い接続を介して、関連するチツプへ運ばれる。そ
の様にして、キヤパシタ素子２０に接続された入
出力回路の電路に含まれているインダクタンスは
最小にされている。

第５図は、キヤパシタ素子の最上部セラミツク
層５９の頂上のキヤパシタ素子２０上へ、標準的
な方法で印刷されたか、さもなければ形成された
金属化物パターンを示す。パターンの主要部分６
０は上記（負の符号で規定してある）接地用板か
ら成立つ。部分６０は第４図に図示されている側
面金属化物４８，５６，５７に電気的に接続され
ている。図面的には、電源供給端子部品３８（第
１図）は部分６０の端部６２に接触するように規
定されている。

キヤパシタ素子２０の最上部セラミツク層５９
（第５図）の頂部に形成されているものも又、（そ
れぞれ正極性符号が付けられた）導電性領域６４
〜６８である。第４図の側面金属化物５５に対し
て領域６４は電気的に接続され、領域６６，６７
は第４図の側面金属化物に対して接続されてい
る。

電源供給端子部品３９（第１図）は、第５図の
導電性領域６４に接触するよう規定されている。
その様にして、外部電源装置の正極性側はキヤパ
シタ素子２０に接続されている。

第５図に示すように、キヤパシタ素子２０の頂
上に形成された金属化物の内部の４隅のそれぞれ
は、正極性領域と負極性領域とを具備している。

これらの領域と、図示されたフレームワークの
内部に含まれたチツプ上の導電性パツドとの間に
は連結部品により相互接続が行われている。３４
〜３７で規定された４個の斯かる連結部品は第１
図に示されている。

上記図示した実施例においては、連結部品対は
チツプ隅に示してある。しかし、正極性（電源）
の金属化物に対する適当な電気的接続がキヤパシ
タ素子の最上部のセラミツク層を介して導電性パ
ターンならびに／あるいは導電性バイアス
（conductive vias）により行われているならば、
これらの連結部品はキヤパシタ素子２０の内側辺
の周辺に置くことができる。

第６図は、第１図の平面状の接地用部品４０の
頂部に形成された絶縁層４２のパターンを示す。
層４２の窓７０〜７９は、第５図に示した下に横
たわつている金属化物パターンの選択された部分
に対してアクセスを与えるものである。導電性エ
ポキシセメントによるか、あるいは他の標準導電
性装着技術により、上部リードフレーム（第１
図）と窓７０〜７９直接下に置かれた金属化物と
の間で電気的接続が確立されている。

第７図は、第１図に図示された特殊なパツケー
ジに収容したチツプの上面図である。チツプ１４
に接続された総数で52本の信号用リードは、第７
図において明示してある。さらに、あらかじめ規
定された電源供給端子部品３８，３９と、チツプ
の２つの角に関連した連結部品３４〜３７とは、
共に第７図に示してある。さらに、チツプ１４の
他の２つの角に関連した他の４個の連結部品８０
〜８３も第７図に示してある。これら８個の連結
部品により、電力は上記キヤパシタ素子２０の内
側角からチツプ１４の４つの角に対して分配され
ている。そして、図示された信号用リードと電源
供給端子部品３８，３９とにより、パツケージに
収容したチツプは物理的に確保され、公知の方法
により標準実装基板に電気的に接続されている。

最後に、上記構造は本発明の原理を図示したも
のにすぎないものと理解すべきものである。これ
らの原理にもとづき、本発明の精神と範囲とを脱
することなく、公知の方法により種々の変形と変
更とを考案することができる。例えば、ここで第
１に主張する点はフレーム状キヤパシタ素子の集
積部を一体部として含むパツケージに対して指向
されてきたが、既に説明したように、本発明の或
る実施例においては、フレーム状部品はキヤパシ
タとして製造されずに、単に関連チツプを収容す
るためのパツケージの一部であるように設計され
ていることが理解できる。これらの実施例におい
ても、相互に適切な絶縁がなされている平面状の
電源用部品と接地用部品とは、電源と接地との間
のループインダクタンスを最小化するように、フ
レーム状部品の部分の上、ならびに内部に形成さ
れている。斯かる実施例においては、接地用部品
は第１図の部品４０のような頂部平面状部分とす
ることができ、電源用部品は部品４０の下のフレ
ーム２０の内部にある他の平面状部分とすること
ができる。電源用部品からパツケージのリードフ
レームの位置への適切な電気的接続は、公知の標
準的方法でバイアス（vias）ならびに／あるいは
表面の導電性パターンにより行われる。

さらに、フレーム形素子２０がキヤパシタでは
ないような場合においては、平面状の電源用部品
と接地用部品とはパツケージの他の素子に形成で
きる。例えば、第１図の基板部品１６は、近接し
て配置された平行面において、その内部に形成さ
れた導電性の電源用部品と接地用部品とを有する
絶縁材料で作ることができる。電気的接続はそれ
らの部品からパツケージのリードフレーム位置へ
と延びるものであろう。