JPH0555722A - 回路装置及び回路製造方法 - Google Patents
回路装置及び回路製造方法Info
- Publication number
- JPH0555722A JPH0555722A JP21335691A JP21335691A JPH0555722A JP H0555722 A JPH0555722 A JP H0555722A JP 21335691 A JP21335691 A JP 21335691A JP 21335691 A JP21335691 A JP 21335691A JP H0555722 A JPH0555722 A JP H0555722A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lead
- pattern
- input
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【構成】 入力パターン１０よりの信号は、基板１４、
１５に設けられたスルホール８を通じて、リード用パタ
ーン４に伝搬し入力リード２を通じて、半導体１に入
る。信号は出力リード３を通じ、リード用パターン５に
通じて、スルホール９により出力パターン１１上を伝搬
していく。整合回路１２、１３は、基板裏面のＣ点とＤ
点の両側に設けることができる。 【効果】 スルホールで入出力間の間隔を狭めて、整合
回路を設ける事が出来るので、小型化が実現出来るとと
もに、一般的に良く使用されているパッケージ品を使用
できるので、高性能のマイクロ波集積回路装置を得る事
が出来る。
１５に設けられたスルホール８を通じて、リード用パタ
ーン４に伝搬し入力リード２を通じて、半導体１に入
る。信号は出力リード３を通じ、リード用パターン５に
通じて、スルホール９により出力パターン１１上を伝搬
していく。整合回路１２、１３は、基板裏面のＣ点とＤ
点の両側に設けることができる。 【効果】 スルホールで入出力間の間隔を狭めて、整合
回路を設ける事が出来るので、小型化が実現出来るとと
もに、一般的に良く使用されているパッケージ品を使用
できるので、高性能のマイクロ波集積回路装置を得る事
が出来る。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロ波集積回路
等の集積回路装置及びその製造方法に関し、市販のパッ
ケージされた半導体を用いた場合の回路の小型化に関す
るものである。
等の集積回路装置及びその製造方法に関し、市販のパッ
ケージされた半導体を用いた場合の回路の小型化に関す
るものである。
【０００２】
【従来の技術】図４は例えば特開昭５９−１２１８号公
報に掲載に示された従来のマイクロ波集積回路装置の半
導体の実装を示す上面図であり、図において、１は半導
体、２、３は入出力リード、６は半田、１０、１１は入
出力パターン、１２、１３は整合回路、１４は基板、１
７はアースリード、１８は溝である。
報に掲載に示された従来のマイクロ波集積回路装置の半
導体の実装を示す上面図であり、図において、１は半導
体、２、３は入出力リード、６は半田、１０、１１は入
出力パターン、１２、１３は整合回路、１４は基板、１
７はアースリード、１８は溝である。
【０００３】次に動作について説明する。入力パターン
１０より入って来た電波は、入力リード２を通じて能動
素子である半導体１に入る。そこで増幅された信号は出
力リード３を通じて出力パターン１１上を伝搬してい
く。この時、入出力での整合回路１２、１３の置かれる
位置として、Ａ点から入力パターン１０の入力側の方向
に整合回路１２、１３を設ける。同様にＢ点にかんして
出力パターン１１の出力側の方向に整合回路１２、１３
を設ける。一般で市販されている半導体のパッケージの
場合には、Ａ点からＢ点の間Ｌには整合回路を設ける事
が出来ないのでその分大きくなる。
１０より入って来た電波は、入力リード２を通じて能動
素子である半導体１に入る。そこで増幅された信号は出
力リード３を通じて出力パターン１１上を伝搬してい
く。この時、入出力での整合回路１２、１３の置かれる
位置として、Ａ点から入力パターン１０の入力側の方向
に整合回路１２、１３を設ける。同様にＢ点にかんして
出力パターン１１の出力側の方向に整合回路１２、１３
を設ける。一般で市販されている半導体のパッケージの
場合には、Ａ点からＢ点の間Ｌには整合回路を設ける事
が出来ないのでその分大きくなる。
【０００４】
【発明が解決しようとする課題】上記のような従来のマ
イクロ波集積回路装置では、Ａ点からＢ点の間Ｌには整
合回路を設ける事が出来ないのでその分大きくなる。
イクロ波集積回路装置では、Ａ点からＢ点の間Ｌには整
合回路を設ける事が出来ないのでその分大きくなる。
【０００５】この発明は上記のような問題点を解消する
為になされたもので、Ａ点からＢ点の間Ｌにも少しで
も、整合回路を設ける事が出来る様にしたものである。
為になされたもので、Ａ点からＢ点の間Ｌにも少しで
も、整合回路を設ける事が出来る様にしたものである。
【０００６】
【課題を解決するための手段】第１の発明に係る回路装
置は、基板の一方の面に配置されたパッケージ回路部品
のリードを、他方面側へスルホール等の導出パターン
で、しかも入出力間の間隔を狭くして導通させ、他方面
側に整合回路等の付属回路を設けるようにしたものであ
る。また、多層基板の間の界面で、さらに入出力間の間
隔を狭める様に、横に移動用のパターンを設けるように
してもよい。さらに、入出力の両方を他方面側に導通さ
せる場合に限らず、入力側のみ、あるいは出力側のみを
他方面側に導通させてもよい。
置は、基板の一方の面に配置されたパッケージ回路部品
のリードを、他方面側へスルホール等の導出パターン
で、しかも入出力間の間隔を狭くして導通させ、他方面
側に整合回路等の付属回路を設けるようにしたものであ
る。また、多層基板の間の界面で、さらに入出力間の間
隔を狭める様に、横に移動用のパターンを設けるように
してもよい。さらに、入出力の両方を他方面側に導通さ
せる場合に限らず、入力側のみ、あるいは出力側のみを
他方面側に導通させてもよい。
【０００７】第２の発明に係る回路装置は、基板の一方
の面の所定部分にに配置されたパッケージ回路部品のリ
ードを、回路部品が配置された所定部分に対応する基板
の他方面側の対応部分に導出させ、この対応部分に整合
回路等の付属回路を配置したものである。
の面の所定部分にに配置されたパッケージ回路部品のリ
ードを、回路部品が配置された所定部分に対応する基板
の他方面側の対応部分に導出させ、この対応部分に整合
回路等の付属回路を配置したものである。
【０００８】第３の発明に係る回路製造方法は、回路部
品と付属回路が基板をはさんで対向するように配置され
る部品配置工程と付属回路形成工程を有し、この対向す
る回路部品と付属回路を接続する接続工程を備えたもの
である。
品と付属回路が基板をはさんで対向するように配置され
る部品配置工程と付属回路形成工程を有し、この対向す
る回路部品と付属回路を接続する接続工程を備えたもの
である。
【０００９】
【作用】第１の発明における回路装置は、基板他方面側
の方で、入出力間の間隔を狭める事が出来るので、付属
回路をその他のあいた部分に設定でき、小型化が実現出
来る。
の方で、入出力間の間隔を狭める事が出来るので、付属
回路をその他のあいた部分に設定でき、小型化が実現出
来る。
【００１０】第２の発明における回路装置は、基板の他
方面側の、回路部品が配置された部分に対応する部分に
付属回路があるので小型化を実現出来る。
方面側の、回路部品が配置された部分に対応する部分に
付属回路があるので小型化を実現出来る。
【００１１】第３の発明における回路製造方法は、部品
配置工程と付属回路形成工程が基板をはさんで回路部品
と付属回路を配置するので、小型化を実現出来る。
配置工程と付属回路形成工程が基板をはさんで回路部品
と付属回路を配置するので、小型化を実現出来る。
【００１２】
【実施例】実施例１．以下この発明の一実施例を図につ
いて説明する。図１において、１は半導体（回路部品の
一例）、２、３は入出力リード、４、５はリード用パタ
ーン、６は半田、７はアースパターン、８、９はスルホ
ール、１０、１１は入出力パターン、１２、１３は整合
回路（付属回路の一例）、１４、１５は基板である。
いて説明する。図１において、１は半導体（回路部品の
一例）、２、３は入出力リード、４、５はリード用パタ
ーン、６は半田、７はアースパターン、８、９はスルホ
ール、１０、１１は入出力パターン、１２、１３は整合
回路（付属回路の一例）、１４、１５は基板である。
【００１３】次に動作について説明する。入力パターン
１０より入って来た電波は、基板１４、１５に設けられ
たスルホール８を通じて、リード用パターン４に伝搬す
る。半田６により接続された入力リード２を通じて、能
動素子である半導体１（回路部品の一例）に入る。そこ
で増幅された信号は出力リード３を通じて、半田６によ
り接続されたリード用パターン５に通じて、スルホール
９により出力パターン１１上を伝搬していく（導出パタ
ーンの一例）。この時入出力での整合回路は、Ｃ点から
入力パターン１０の入力側の方向に１２、１３の整合回
路を設ける事が出来る。同様にＢ点にかんして出力パタ
ーン１１の出力側の方向に１２、１３の整合回路を設け
る。Ｂ点からＤ点の位置までの距離Ｌ１に整合回路を設
ける部分が出来る。同様にＡ点とＣ点に関しても同じで
ある。なお、入出力パターン１０、１１のアースは多層
基板１４、１５の間のアースパターン７である。
１０より入って来た電波は、基板１４、１５に設けられ
たスルホール８を通じて、リード用パターン４に伝搬す
る。半田６により接続された入力リード２を通じて、能
動素子である半導体１（回路部品の一例）に入る。そこ
で増幅された信号は出力リード３を通じて、半田６によ
り接続されたリード用パターン５に通じて、スルホール
９により出力パターン１１上を伝搬していく（導出パタ
ーンの一例）。この時入出力での整合回路は、Ｃ点から
入力パターン１０の入力側の方向に１２、１３の整合回
路を設ける事が出来る。同様にＢ点にかんして出力パタ
ーン１１の出力側の方向に１２、１３の整合回路を設け
る。Ｂ点からＤ点の位置までの距離Ｌ１に整合回路を設
ける部分が出来る。同様にＡ点とＣ点に関しても同じで
ある。なお、入出力パターン１０、１１のアースは多層
基板１４、１５の間のアースパターン７である。
【００１４】以上この実施例では、マイクロ波集積回路
装置において、パッケージタイプ等の半導体を使用する
場合、その半導体のリード部分を、パターンに接続し、
半導体下の多層基板のスルホールでパターンを通じて、
出来るだけ入出力間の間隔を狭める様にして基板の他方
面側へ出し、他方面側での整合回路の部分を設けた事を
特徴とするマイクロ波集積回路装置を説明した。また、
スルホールの位置は、半導体が配置された部分下にあ
り、結果として、半導体と整合回路が基板をはさんで対
向するように設けることができる場合を説明した。
装置において、パッケージタイプ等の半導体を使用する
場合、その半導体のリード部分を、パターンに接続し、
半導体下の多層基板のスルホールでパターンを通じて、
出来るだけ入出力間の間隔を狭める様にして基板の他方
面側へ出し、他方面側での整合回路の部分を設けた事を
特徴とするマイクロ波集積回路装置を説明した。また、
スルホールの位置は、半導体が配置された部分下にあ
り、結果として、半導体と整合回路が基板をはさんで対
向するように設けることができる場合を説明した。
【００１５】実施例２．上記実施例では多層基板１４、
１５を貫通するスルホール８、９の場合を示したが、図
２に示すように多層基板１４、１５の間の界面にパター
ン１６を設けて更に入出力間の間隔（すなわち、Ｃ点と
Ｄ点の距離）を狭め、実施例１のＬ１と比べて、Ｌ２＞
Ｌ１となる様にしてもよい。
１５を貫通するスルホール８、９の場合を示したが、図
２に示すように多層基板１４、１５の間の界面にパター
ン１６を設けて更に入出力間の間隔（すなわち、Ｃ点と
Ｄ点の距離）を狭め、実施例１のＬ１と比べて、Ｌ２＞
Ｌ１となる様にしてもよい。
【００１６】実施例３．上記実施例では、整合回路１
２、１３がすべて基板１４、１５の一方側の面にある場
合を示したが、図３に示すように整合回路１２、１３が
基板の両面にある場合でもよい。図において、（ｂ）は
基板裏面側に整合回路１２、１３を設け、（ｃ）は基板
表面側に整合回路１２、１３を設けた場合を示したもの
である。この例は入力側の整合回路１２、１３は従来ど
おりＡ点とＢ点の外側にあるが、出力側の整合回路１
２、１３がＡ点とＢ点の間に配置できる場合を示したも
のであり、実施例２のＬ２と比べて、Ｌ３＞Ｌ２となる
ようにしたものである。
２、１３がすべて基板１４、１５の一方側の面にある場
合を示したが、図３に示すように整合回路１２、１３が
基板の両面にある場合でもよい。図において、（ｂ）は
基板裏面側に整合回路１２、１３を設け、（ｃ）は基板
表面側に整合回路１２、１３を設けた場合を示したもの
である。この例は入力側の整合回路１２、１３は従来ど
おりＡ点とＢ点の外側にあるが、出力側の整合回路１
２、１３がＡ点とＢ点の間に配置できる場合を示したも
のであり、実施例２のＬ２と比べて、Ｌ３＞Ｌ２となる
ようにしたものである。
【００１７】実施例４．上記実施例では、マイクロ波集
積回路の場合を例にして説明したが、この発明はマイク
ロ波に限るものではない。また、集積回路に限るもので
もなく、回路部品を利用する場合に適用することができ
る。さらに、上記実施例においては、整合回路はマイク
ロ波集積回路を整合するものであったが、整合回路と呼
ばれるものに限る必要はなく、回路部品に付属する付属
回路であればよい。
積回路の場合を例にして説明したが、この発明はマイク
ロ波に限るものではない。また、集積回路に限るもので
もなく、回路部品を利用する場合に適用することができ
る。さらに、上記実施例においては、整合回路はマイク
ロ波集積回路を整合するものであったが、整合回路と呼
ばれるものに限る必要はなく、回路部品に付属する付属
回路であればよい。
【００１８】
【発明の効果】以上のように、第１の発明によれば、ス
ルホール等の導出パターンで入出力間の間隔を狭めて、
整合回路等の付属回路を設けたので、小型化が実現出来
るとともに、一般的に良く使用されているパッケージ品
を使用できるので、高性能の回路装置を得る事が出来
る。
ルホール等の導出パターンで入出力間の間隔を狭めて、
整合回路等の付属回路を設けたので、小型化が実現出来
るとともに、一般的に良く使用されているパッケージ品
を使用できるので、高性能の回路装置を得る事が出来
る。
【００１９】また、第２、第３の発明によれば、回路部
品と付属回路が基板をはさんで対向して配置されるの
で、装置の小型化が実現できる。
品と付属回路が基板をはさんで対向して配置されるの
で、装置の小型化が実現できる。
【図１】この発明の一実施例によるマイクロ波集積回路
装置を示す横断面図（ａ）と、上面図（ｂ）である。
装置を示す横断面図（ａ）と、上面図（ｂ）である。
【図２】この発明の他の実施例によるマイクロ波集積回
路装置を示す構成図である。
路装置を示す構成図である。
【図３】この発明の他の実施例によるマイクロ波集積回
路装置を示す構成図である。
路装置を示す構成図である。
【図４】従来のマイクロ波集積回路を示す構成図であ
る。
る。
１ 半導体（回路部品の一例） ２、３ 入出力リード ４、５ リード用パターン ６ 半田 ７ アースパターン ８、９ スルホール １０、１１ 入出力パターン １２、１３ 整合回路（付属回路の一例） １４、１５ 基板 １６ パターン １７ アース用リボン １８ 溝
Claims (3)
- 【請求項１】 以下の要素を有する回路装置 （ａ）入出力リードを有するパッケージタイプの回路部
品、 （ｂ）第１と第２の面を有し、第１の面の所定部分に上
記回路部品を配置する基板、 （ｃ）上記基板の第１の面で上記回路部品の入力リード
と出力リードとに接続され、第１の面の入力リードと出
力リードの接続部の間隔よりも小さい間隔で入力リード
と出力リードを、基板の第２の面に導出する導出パター
ン、 （ｄ）上記導出パターンと基板第２の面で接続された入
出力用の回路パターン及びその入出力用の回路パターン
に形成された付属回路。 - 【請求項２】 以下の要素を有する回路装置 （ａ）入出力リードを有するパッケージタイプの回路部
品、 （ｂ）第１の面と第２の面を有し、上記回路部品を第１
の面の所定部分に配置するとともに、回路部品の入出力
リードの少なくとも一方を上記回路部品が配置された所
定部分に対応する第２の面の対応部分の任意の位置に導
出する導出パターンと、その導出パターンに接続される
回路パターンを第２の面に備えた基板、 （ｃ）上記基板の第２の面の回路パターンに接続され、
少なくともその一部が上記対応部分に設けられた付属回
路。 - 【請求項３】 以下の要素を有する回路製造方法 （ａ）基板の一方の面の所定部分にマイクロ波等の信号
を処理する回路部品を配置する部品配置工程、 （ｂ）基板の他方の面の、上記所定部分に対応する部分
に、少なくとも上記回路部品に付属した付属回路の一部
を形成する付属回路形成工程、 （ｃ）上記回路部品と付属回路を接続する接続工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213356A JP2626331B2 (ja) | 1991-08-26 | 1991-08-26 | 回路装置及び回路製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213356A JP2626331B2 (ja) | 1991-08-26 | 1991-08-26 | 回路装置及び回路製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555722A true JPH0555722A (ja) | 1993-03-05 |
| JP2626331B2 JP2626331B2 (ja) | 1997-07-02 |
Family
ID=16637820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213356A Expired - Fee Related JP2626331B2 (ja) | 1991-08-26 | 1991-08-26 | 回路装置及び回路製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626331B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044847A (ja) * | 2009-08-20 | 2011-03-03 | Oki Electric Industry Co Ltd | 多層回路及びパッケージ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014521A (ja) * | 1983-07-05 | 1985-01-25 | Toshiba Corp | カウンタ回路 |
-
1991
- 1991-08-26 JP JP3213356A patent/JP2626331B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014521A (ja) * | 1983-07-05 | 1985-01-25 | Toshiba Corp | カウンタ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044847A (ja) * | 2009-08-20 | 2011-03-03 | Oki Electric Industry Co Ltd | 多層回路及びパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626331B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04180401A (ja) | 高周波伝送線路 | |
| US5455384A (en) | High frequency module and method of producing the same | |
| JPH0555722A (ja) | 回路装置及び回路製造方法 | |
| JPH0567911A (ja) | 電子回路一体形平面アンテナ | |
| US4949057A (en) | Distributed constant type delay line device and a manufacturing method thereof | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JPH053402A (ja) | 混成集積回路装置 | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JPH0936667A (ja) | ダブルバランス型ミキサ回路 | |
| JPH1098150A (ja) | モールド型半導体装置 | |
| JP2001168235A (ja) | 高周波回路用パッケージ | |
| JP2778357B2 (ja) | マルチチップモジュール | |
| JPH05218102A (ja) | 内部整合回路を有する電界効果トランジスタ | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS6380543A (ja) | 集積回路装置 | |
| JPH04109701A (ja) | マイクロ波半導体装置 | |
| JPS63285001A (ja) | モノリジックマイクロ波装置 | |
| JP3752290B2 (ja) | 高周波パッケージ | |
| JPS63224249A (ja) | 高周波集積回路 | |
| JPH08340059A (ja) | 半導体デバイスパッケージングシステム | |
| JPH0778902A (ja) | 回路素子の実装構造 | |
| JPH09213751A (ja) | 半導体集積回路装置 | |
| JPH01215048A (ja) | 半導体装置 | |
| JPS63133701A (ja) | マイクロ波半導体装置 | |
| JPH05160613A (ja) | 高周波基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |