JPH07135327A - 受光ユニット - Google Patents

受光ユニット

Info

Publication number
JPH07135327A
JPH07135327A JP5282443A JP28244393A JPH07135327A JP H07135327 A JPH07135327 A JP H07135327A JP 5282443 A JP5282443 A JP 5282443A JP 28244393 A JP28244393 A JP 28244393A JP H07135327 A JPH07135327 A JP H07135327A
Authority
JP
Japan
Prior art keywords
light receiving
light
electric signal
processing
receiving chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5282443A
Other languages
English (en)
Other versions
JP3066236B2 (ja
Inventor
Susumu Fujiwara
享 藤原
Hideyuki Imanaka
秀行 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5282443A priority Critical patent/JP3066236B2/ja
Publication of JPH07135327A publication Critical patent/JPH07135327A/ja
Application granted granted Critical
Publication of JP3066236B2 publication Critical patent/JP3066236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【目的】 受光ユニットにおいて、実装面積および作業
工数の低減を図る。 【構成】 リードフレーム１上に、受光チップ２と信号
処理・制御用素子５とが搭載され、これらが透光性樹脂
４にて封止されてなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は受光ユニットに関し、特
にリモコン受光ユニットに関する。
【０００２】
【従来の技術】一般に、従来の受光素子は、図９に示す
ように、リードフレーム１上に受光チップ２が搭載さ
れ、該受光チップ２は金線３にて電気的に接続され、こ
れらが透光性樹脂４にて封止されてなるものである。
【０００３】ここで、上述した受光素子をリモコン受光
ユニット（以下、単に「受光ユニット」と称す。）に使
用する場合には、前記透光性樹脂４が受光目的とする波
長光のみを透過する樹脂、例えば赤外光を受光する場合
には、可視光カット樹脂からなり、具体的にはエポキシ
樹脂等が用いられる。
【０００４】そして、受光チップ２にて受光された光信
号は、該受光チップ２にて電気信号に変換され、該電気
信号を処理回路にて処理し、前記電気信号を基に制御回
路にて制御が行われる。
【０００５】
【発明が解決しようとする課題】ところで、従来の受光
素子は、一般には上述したようにリードフレーム１上に
搭載された受光チップ２が透光性樹脂４にて封止された
ものであって、リモコン受光ユニットに使用する場合に
は、前記受光チップ２からの電気信号を処理又は制御す
る前記処理回路又は制御回路が別途、外付されていた。
尚、前記処理回路及び制御回路は外光により動作しては
ならないため、遮光性樹脂等によりモールドされてい
る。
【０００６】このため、前記処理回路および制御回路は
別途、例えば基板上に組み込まれて、前記受光チップ２
と電気的に接続されており、使用上実装面積が広く、ま
た作業工数が多く必要とされていた。
【０００７】本発明は、上記課題に鑑み、受光チップ、
処理手段および制御手段を内蔵することにより、実装面
積および作業工数の低減が図れる高機能の受光ユニット
の提供を目的とするものである。
【０００８】
【課題を解決するための手段】本発明の請求項１記載の
受光ユニットは、リードフレーム上に、光信号を電気信
号に変換する受光チップと、該受光チップからの電気信
号を処理する処理手段と、前記電気信号を基に制御を行
う制御手段とを搭載し、少なくとも受光チップが透光性
樹脂にて封止されてなることを特徴とするものである。
【０００９】また、請求項２記載の受光ユニットは、上
記処理手段および制御手段が、あらかじめ遮光された処
理手段および制御手段からなることを特徴とするもので
ある。
【００１０】さらに、請求項３記載の受光ユニットは、
上記処理手段および制御手段は、あらかじめ遮光されお
らず、前記処理手段と制御手段とが遮光性樹脂にて遮光
されてなることを特徴とするものである。
【００１１】
【作用】上記構成によれば、本発明の請求項１乃至３記
載の受光ユニットは、受光チップからの電気信号を処理
する処理手段および電気信号を基に制御を行う制御手段
が受光チップと同一のリードフレームに搭載され、少な
くとも受光チップ透光性樹脂にて封止されてなる構成な
ので、従来のように処理手段および制御手段を別途、外
付することがなくなり、実装面積および作業工数の低減
が図れる高機能の受光ユニットを提供できる。
【００１２】また、本発明の請求項２又は３記載の受光
ユニットは、上記処理手段と制御手段とが遮光されてな
る構成なので、外光の入射による誤動作が防止され、安
定した処理・制御を行なうことが可能である。
【００１３】
【実施例】本発明の受光ユニットについて、図１乃至図
７に従って説明する。図１乃至図６において、（ａ）は
縦断面図であり、（ｂ）は側面断面図である。図７は、
回路構成図である。
【００１４】まず、図１の如く、本実施例の受光ユニッ
トは、リードフレーム１上に、例えば発光素子（図示せ
ず）からの光信号を受光し、電気信号に変換する受光チ
ップ２と、前記電気信号を処理するとともに電気信号を
基に制御を行なう信号処理・制御用素子５とが搭載さ
れ、これらが金線３等にて電気的に接続され、リード端
子となる部分を除く全ての部分が透光性樹脂（例えばエ
ポキシ樹脂）４にて封止されてなるものである。
【００１５】前記信号処理・制御用素子５は、予め遮光
性樹脂によりモールドされてなるものであり、外光の入
射により誤動作を生じないよう遮光されている。
【００１６】上記では、信号の処理および制御手段とし
て信号処理・制御用素子５を用いたが、図２に示すよう
に、予め遮光された処理回路および制御回路を組み込ん
でなる回路基板６を用いても良い。
【００１７】図３は、他の実施例を示す図であり、図１
に示す実施例と相違する点のみ説明する。
【００１８】本実施例の受光ユニットは、図３に示すよ
うに、信号の処理手段および制御手段が信号処理・制御
用ＩＣチップ７からなり、該ＩＣチップ７が遮光性樹脂
８にて被覆されてなる構成である。これは、前記ＩＣチ
ップ７がベアチップであるため、外光の入射により誤動
作が生じないよう遮光性樹脂８にて遮光している。
【００１９】上述した受光ユニットでは、ＩＣチップ７
近域のみを遮光性樹脂８にて被覆してなる構成である
が、図４に示すように、受光チップ２側とＩＣチップ７
側とがそれぞれ透光性樹脂４と遮光性樹脂８にて封止さ
れた２層構造としても良い。
【００２０】尚、本発明の受光ユニットは、上記実施例
に限るものではなく、例えば、図５および図６に示すよ
うに、封止樹脂外周が外装ケース９にて覆われてなる構
成でも良い。図中、１０はスリットであり、１１は遮光
片である。前記外装ケース９は遮光性樹脂にて形成され
てなるものであり、受光チップ２が外乱光により誤動作
するのを防止するためのものである。
【００２１】図６に示す受光ユニットでは、前記外装ケ
ース９がＩＣチップ７の遮光を兼ねており、遮光片１１
により受光チップ側からの外光の入射を防止している。
【００２２】また、図７に示すように、複数の受光チッ
プ２からの電気信号を１つの処理手段および制御手段
（例えば、ＩＣチップ５）にて処理・制御する構成とし
ても良い。
【００２３】図８は、上記実施例の製造方法の一例を示
す図であり、図４に示す実施例の製造工程を説明する。
【００２４】まず、図８（ａ）の如く、多連状リードフ
レーム１上に受光チップ２およびＩＣチップ７をそれぞ
れ搭載し、金線３にて結線し、図８（ｂ）に示すよう
に、ケース部材１２に挿入して受光チップ２が覆われる
程度に液状透光性樹脂４を注入し、該透光性樹脂４が硬
化後、図８（ｃ）に示すように、該樹脂４上にＩＣチッ
プ７が覆われる程度に液状遮光性樹脂８を注入・硬化さ
せ、前記ケース部材１２より抜き出した後に不要リード
タイバー部を切断してなるものである。尚、前記ケース
部材１２内壁には予め離型剤等が塗布されている。
【００２５】このように、本発明の受光ユニットは、受
光チップと、該受光チップからの電気信号を処理する処
理手段と、前記電気信号を基に制御を行なう制御手段と
が同一リードフレームに搭載され、少なくとも受光チッ
プが透光性樹脂にて封止されてなる構成なので、従来の
ように処理手段および制御手段を別途、外付することが
なくなり、実装面積および作業工数の低減が図れる高機
能の受光ユニットを提供することができる。
【００２６】また、上記処理手段と制御手段とが遮光さ
れてなる構成なので、外光の入射による誤動作が防止さ
れ、安定した処理・制御を行なうことが可能である。
【００２７】
【発明の効果】以上のように、本発明の受光ユニットに
よれば、受光チップ、処理手段および制御手段を同一リ
ードフレームに搭載し、１デバイスに内蔵したことによ
り、実装面積および作業工数の低減が図れる。
【００２８】また、上記処理手段および制御手段が遮光
された構成なので、誤動作することなく、安定した処理
・制御が行なえる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す図であり、（ａ）及び
（ｂ）はそれぞれ縦断面図および側面断面図である。
【図２】本発明の他の実施例を示す図であり、（ａ）及
び（ｂ）はそれぞれ縦断面図および側面断面図である。
【図３】本発明の更に他の実施例を示す図であり、
（ａ）及び（ｂ）はそれぞれ縦断面図および側面断面図
である。
【図４】本発明の更に他の実施例を示す図であり、
（ａ）及び（ｂ）はそれぞれ縦断面図および側面断面図
である。
【図５】本発明の更に他の実施例を示す図であり、
（ａ）及び（ｂ）はそれぞれ縦断面図および側面断面図
である。
【図６】本発明の更に他の実施例を示す図であり、
（ａ）及び（ｂ）はそれぞれ縦断面図および側面断面図
である。
【図７】本発明の更に他の実施例を示す回路構成図であ
る。
【図８】図４に示す実施例の製造工程図である。
【図９】従来の受光素子を示す図であり、（ａ）及び
（ｂ）はそれぞれ縦断面図及び側面断面図である。
【符号の説明】
１ リードフレーム ２ 受光チップ ４ 透光性樹脂 ５ 信号処理・制御用素子（処理手段および制御手段） ６ 回路基板（処理手段および制御手段） ７ ＩＣチップ（処理手段および制御手段） ８ 遮光性樹脂 ９ 外装ケース
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｓ 31/10 Ｈ０１Ｌ 31/10 Ｚ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム上に、光信号を電気信号
    に変換する受光チップと、該受光チップからの電気信号
    を処理する処理手段と、前記電気信号を基に制御を行な
    う制御手段とを搭載し、少なくとも受光チップが透光性
    樹脂にて封止されてなることを特徴とする受光ユニッ
    ト。
  2. 【請求項２】 上記処理手段および制御手段が、あらか
    じめ遮光された処理手段および制御手段からなることを
    特徴とする請求項１記載の受光ユニット。
  3. 【請求項３】 上記処理手段および制御手段は、あらか
    じめ遮光されおらず、前記処理手段と制御手段とが遮光
    性樹脂にて遮光されてなることを特徴とする請求項１記
    載の受光ユニット。
JP5282443A 1993-11-11 1993-11-11 受光ユニットの製造方法 Expired - Fee Related JP3066236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5282443A JP3066236B2 (ja) 1993-11-11 1993-11-11 受光ユニットの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5282443A JP3066236B2 (ja) 1993-11-11 1993-11-11 受光ユニットの製造方法

Publications (2)

Publication Number Publication Date
JPH07135327A true JPH07135327A (ja) 1995-05-23
JP3066236B2 JP3066236B2 (ja) 2000-07-17

Family

ID=17652491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5282443A Expired - Fee Related JP3066236B2 (ja) 1993-11-11 1993-11-11 受光ユニットの製造方法

Country Status (1)

Country Link
JP (1) JP3066236B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006574A1 (ja) * 2004-07-12 2006-01-19 Hamamatsu Photonics K.K. 光半導体集積回路装置
JP2006261302A (ja) * 2005-03-16 2006-09-28 Rohm Co Ltd 光通信モジュール
JP2007087991A (ja) * 2005-09-20 2007-04-05 Rohm Co Ltd 受光モジュール
JP2007088026A (ja) * 2005-09-20 2007-04-05 Rohm Co Ltd 光通信モジュールおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006574A1 (ja) * 2004-07-12 2006-01-19 Hamamatsu Photonics K.K. 光半導体集積回路装置
JP2006032438A (ja) * 2004-07-12 2006-02-02 Hamamatsu Photonics Kk 光半導体集積回路装置
JP4664017B2 (ja) * 2004-07-12 2011-04-06 浜松ホトニクス株式会社 光半導体集積回路装置
JP2006261302A (ja) * 2005-03-16 2006-09-28 Rohm Co Ltd 光通信モジュール
JP2007087991A (ja) * 2005-09-20 2007-04-05 Rohm Co Ltd 受光モジュール
JP2007088026A (ja) * 2005-09-20 2007-04-05 Rohm Co Ltd 光通信モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP3066236B2 (ja) 2000-07-17

Similar Documents

Publication Publication Date Title
US6870238B2 (en) Shielded housing for optical semiconductor component
US7348551B2 (en) Remote-control light receiving unit and electronic apparatus using the same
JPH07135327A (ja) 受光ユニット
CN219286421U (zh) 光学传感器的封装结构和传感器
JPH0984162A (ja) リモコン受光ユニット
JP3393013B2 (ja) 赤外線送受信モジュールの構造
JP3266806B2 (ja) 赤外線リモコン受光ユニット及びその製造方法
JPH05267629A (ja) 固体撮像装置
US6118165A (en) Photodiode and optical transmitter-receiver
JP3415369B2 (ja) 光結合型リレー装置
JPS6027196B2 (ja) 半導体集積回路装置
JP3418664B2 (ja) 複数型光結合素子及びその製造方法
JP2576400Y2 (ja) 光結合装置
JPH02137275A (ja) ホトカプラ
JP3121078B2 (ja) 光結合装置の製造方法
JPH05259483A (ja) 光電変換用半導体パッケージ
JPH06132423A (ja) 半導体装置の製造方法
JP2000307131A (ja) 光透過型半導体装置
JPH04354386A (ja) 光電変換装置
JPH01152664A (ja) 受光素子内蔵集積回路
JPS63202794A (ja) 集合表示体
JPS60177685A (ja) 半導体装置
US20020066937A1 (en) Structure of a semiconductor module and method of manufacturing the same
JPH11177125A (ja) 光通信用デバイスとその製造方法
JPH0918025A (ja) 光受信装置及び光空間伝送装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees