WO2006006574A1 - 光半導体集積回路装置 - Google Patents

光半導体集積回路装置 Download PDF

Info

Publication number
WO2006006574A1
WO2006006574A1 PCT/JP2005/012793 JP2005012793W WO2006006574A1 WO 2006006574 A1 WO2006006574 A1 WO 2006006574A1 JP 2005012793 W JP2005012793 W JP 2005012793W WO 2006006574 A1 WO2006006574 A1 WO 2006006574A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
output
optical semiconductor
integrated circuit
semiconductor integrated
Prior art date
Application number
PCT/JP2005/012793
Other languages
English (en)
French (fr)
Inventor
Takashi Suzuki
Itsushi Tadamasa
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Publication of WO2006006574A1 publication Critical patent/WO2006006574A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation

Definitions

  • the present invention relates to an optical semiconductor integrated circuit device.
  • Patent Document 1 JP-A-6-189204
  • the present invention has been made in view of such a problem, and provides an optical semiconductor integrated circuit device that can change the sensitivity with a simple configuration, and thereby can easily widen the dynamic range.
  • the purpose is to provide.
  • a first optical semiconductor integrated circuit device includes a light detection element, charge voltage conversion means for generating a voltage corresponding to the amount of charge output from the light detection element, and the voltage , A time measuring means for measuring the time from the reference time until the output of the comparator switches, a conversion coefficient control means for controlling the conversion coefficient of the charge voltage conversion means, and a conversion coefficient control means An input / output terminal for inputting an input signal from the outside and taking out an output signal from the time measuring means to the outside is provided.
  • a current is output from the light detection element in accordance with the amount of light incident on the light detection element.
  • the amount of charge output from the photodetecting element is converted into a voltage.
  • the output of the comparator is switched.
  • the time measuring means measures the time from the reference time to the switching time, and therefore the output pulse width of the time measuring means is
  • the light amount incident on the light detection element that is, the amount of electric charge output from the light detection element, is anti-iterated.
  • the output of this time measuring means can be used to detect the amount of light incident on the photodetecting element by taking out the output of the input / output terminal.
  • the input signal of external force is input to this input / output terminal. Is done.
  • This input signal is input to the conversion coefficient control means, and changes the conversion coefficient of the charge voltage conversion means. That is, the conversion coefficient of the charge amount to voltage changes.
  • the magnitude of the input signal to the comparator can be controlled by adjusting the conversion coefficient.
  • the input to the comparator can be reduced by reducing the conversion coefficient (however, the voltage change amount is also small with respect to the change amount of the charge amount).
  • Low accuracy Low sensitivity: Corresponds to the high light quantity region
  • the charge amount is small, but in some cases, the input to the comparator can be increased by increasing the conversion coefficient (however, the charge amount
  • High accuracy High sensitivity: Corresponds to the low light intensity range).
  • this device can change the sensitivity from the outside and also take out the output of the light quantity measurement with the input / output terminal force, so that the sensitivity can be changed with a simple configuration. Thereby, the dynamic range can be easily expanded.
  • the second optical semiconductor integrated circuit device is a resin that, in the first optical semiconductor integrated circuit device, molds the light detection element, the charge-voltage conversion unit, the comparator, the time measurement unit, and the conversion coefficient control unit.
  • a package is further provided, and the input / output terminal is characterized in that the internal force of the resin package extends to the outside.
  • the input / output terminal extending from the inside of the resin package to the outside is electrically connected to the control computer so that an input signal having a computer power can be received through the input / output terminal.
  • the output signal can be input to a computer.
  • the resin package protects each molded element and is transparent in the wavelength band from ultraviolet to infrared, so that light can be incident on the photodetecting element via the resin package.
  • the resin package has the advantage of being lightweight.
  • a third optical semiconductor integrated circuit device includes a time meter in the first optical semiconductor integrated circuit device.
  • a tristate buffer for connecting the measuring means and the input / output terminal, and the time measuring means and the input / output terminal are substantially connected in accordance with the input of the enable signal to the tristate buffer.
  • the time measuring means and the input / output terminal can be separated, and the input signal to which the input / output terminal force is also input is input to the conversion factor control circuit at the time of separation. can do.
  • An optical semiconductor integrated circuit device is the first optical semiconductor integrated circuit device, further comprising a connection switch for connecting the time measuring means and the input / output terminal, and providing an image to the connection switch.
  • the time measuring means and the input / output terminal are substantially connected and disconnected in accordance with the input of the bull signal.
  • the time measuring means and the input / output terminal can be separated by using the connection switch, and the input signal input / output terminal force is input to the conversion coefficient control circuit at the time of separation. be able to.
  • a fourth optical semiconductor integrated circuit device according to the third optical semiconductor integrated circuit device further includes a reset terminal for inputting an enable signal. That is, an enable signal can be input through the reset terminal.
  • a fifth optical semiconductor integrated circuit device is the third optical semiconductor integrated circuit device according to (A): a disconnection period between the time measuring means and the input / output terminal through the input / output terminal; An input signal is input to the conversion coefficient control means, and (B) the time measurement means measures the time within a connection period between the time measurement means and the input / output terminal.
  • the time measuring means and the input / output terminal are connected and disconnected. However, during the disconnection period, the input signal is input to the conversion coefficient control means via the input / output terminal. However, the time measuring means is not affected, and the signal obtained by measuring the time by the time measuring means can be taken outside the input / output terminal force within the connection period.
  • a sixth optical semiconductor integrated circuit device is the same as the fourth optical semiconductor integrated circuit device, except that an enable signal input to a reset terminal is used as a reset signal that gives a reference time of time measuring means. It is characterized in that the reset terminal and the time measuring means are connected so as to serve as a signal.
  • the reset terminal is a reset signal shared input terminal that also functions as an enable signal.
  • a reference time of time measurement by the time measurement means can be given, and the time measurement means By disconnecting the output shared terminal, the influence of the external force input signal to the input / output shared terminal on the time measurement means can be eliminated.
  • a seventh optical semiconductor integrated circuit device is the fourth optical semiconductor integrated circuit device, wherein the charge voltage conversion means includes a current mirror circuit in which one line is connected to the photodetecting element, and a current mirror circuit. And a variable capacitor connected to the other line.
  • a current force proportional to the current output from the photodetecting element flows in the other line of the current mirror circuit, and a charge proportional to the time integral value of this current is accumulated in the capacitor, between both ends of the capacitor.
  • Generates a time integral value of the current output from the photodetecting element that is, a voltage proportional to the charge. Since this voltage is input to the comparator, when the voltage corresponding to the amount of charge exceeds the reference voltage, the output of the comparator is switched. The time from the reference time to the comparator switching time is inversely proportional to the amount of charge output from the photodetecting element.
  • the eighth optical semiconductor integrated circuit device is the seventh optical semiconductor integrated circuit device, wherein the conversion coefficient control means controls the capacitance of the capacitor according to the input signal, and the conversion coefficient depends on the capacitance. It is characterized by doing.
  • the conversion factor can also be determined by controlling the capacitance of the force capacitor that defines the conversion factor of charge to voltage. The conversion factor can be controlled.
  • the ninth optical semiconductor integrated circuit device is the same as the seventh or eighth optical semiconductor integrated circuit device, wherein the ratio of the current flowing through the input side line and the output side line of the current mirror circuit is variable. And the other line is the output line, and the conversion coefficient control means controls this current ratio according to the input signal, and the conversion coefficient depends on this current ratio. .
  • the conversion coefficient may be determined by the amount of charge flowing into the capacitor per unit time.
  • the current flowing into the capacitor can be controlled by the ratio of the current flowing through the input side line and the output side line of the current mirror.
  • the tenth optical semiconductor integrated circuit device is the same as the first optical semiconductor integrated circuit device, wherein the conversion coefficient control means corresponds to a counter for counting the number of input pulses of the input / output terminal force and an output of the force counter. And a decoder for determining the transform coefficient.
  • the conversion coefficient is determined in association with the output of the counter, for example, it is possible to control the combined capacity of the capacitor to be the conversion coefficient, so that the detection sensitivity can be adjusted according to the input signal of the external force. it can.
  • An eleventh optical semiconductor integrated circuit device is the sixth optical semiconductor integrated circuit device, wherein the time measuring means includes a first one-shot circuit that generates a one-shot pulse in response to an input of a reset signal, and a comparator The second one-shot circuit that generates a one-shot pulse in response to the switching of the output and the flip-flop that switches the output in accordance with the outputs of the first and second one-shot circuits.
  • the output of the flip-flop is a reset signal (pulse of the first one-shot circuit) that gives the reference time of time measurement, and an output of the comparator that gives the end time of time measurement (pulse of the second one-shot circuit) Therefore, it is possible to output a time measurement signal, that is, a square wave having a pulse width proportional to the amount of light incident on the light detection element.
  • a twelfth optical semiconductor integrated circuit device is the eleventh optical semiconductor integrated circuit device, wherein the charge voltage conversion means includes a current mirror circuit in which one line is connected to the photodetecting element, a current mirror circuit A capacitor having a variable capacitance connected to the other line and a connection switch for connecting the other line to the capacitor are provided. The output of the flip-flop generated in synchronization with the input of the reset signal is used to charge the capacitor. The connection switch is connected so that is stored.
  • a reference time for time measurement is given in synchronization with the input of the reset signal, the connection switch is connected, and charge accumulation in the capacitor starts.
  • the charge voltage conversion means further includes a discharge switch for connecting the capacitor and a fixed potential, and the second one-shot circuit A discharge switch is connected so that the charge accumulated in the capacitor is discharged by the output of the flip-flop generated in synchronization with the output.
  • a discharge switch is connected to discharge the charge accumulated in the capacitor to a fixed potential. Since charge accumulation and discharge depend on the polarity of the charge, if a fixed potential is connected to a positive power supply, etc., positive charge will flow in when the discharge switch is connected. It can be understood that negative charge is stored in the capacitor during storage, and that negative charge is discharged during discharge. In addition, a configuration in which the difference between the charge amounts during storage and discharge is used as the output voltage of the capacitor is also conceivable.
  • a fourteenth optical semiconductor integrated circuit device is the seventh optical semiconductor integrated circuit device, wherein a dummy photodetecting element connected in parallel to the photodetecting element via a current mirror circuit, and a dummy photodetecting device And a light-shielding body provided on the element. Since the light incident on the dummy light detection element is blocked by the light shield, a dark current flows through the line on the dummy light detection element side of the current mirror circuit. Since this dark current can be estimated to be equal to the dark current flowing through the light detection element for light detection, the current from which the dark current has been removed flows through the other line of the current mirror circuit connected to the capacitor side. It becomes.
  • the invention's effect [0036] According to the optical semiconductor integrated circuit device of the present invention, the sensitivity can be changed with a simple configuration, and the dynamic range can be widened.
  • FIG. 1 is a plan view of an optical semiconductor integrated circuit device (optical IC).
  • FIG. 2 is a circuit diagram for explaining a circuit formed on a monolithic semiconductor chip of an optical IC.
  • FIG. 3 is a circuit diagram of a charge-voltage conversion circuit.
  • FIG. 4 is a graph showing a temporal change in the voltage V across the capacitor.
  • FIG. 5 is a circuit diagram of a time measurement circuit.
  • FIG. 6 is an input / output correspondence table of SR flip-flops.
  • FIG. 7 is a circuit diagram of a conversion coefficient control circuit.
  • FIG. 8 is an input / output correspondence table showing an example of decoder output.
  • FIG. 9 is a timing chart of various signals.
  • FIG. 10 is a graph showing the relationship of the pulse width (s) to the incident light quantity (a.u.).
  • FIG. 11 is a graph showing the relationship of relative sensitivity (a.u.) to wavelength (nm).
  • FIG. 12 is a partial circuit diagram of an optical IC provided with a dummy photodetecting element and a light shielding body.
  • FIG. 1 is a plan view of an optical semiconductor integrated circuit device (optical IC) 100.
  • the optical IC 100 includes a monolithic semiconductor chip 10 molded in a resin package 11, and four lead pins 1, 2, 3, 4 are electrically connected to the semiconductor chip 10. Each extends from the inside of the resin package 11 to the outside.
  • Lead pin 1 is a reset terminal
  • lead pin 2 is a GND (ground) terminal
  • lead pin 3 is a power supply terminal
  • lead pin 4 is an input / output terminal.
  • FIG. 2 is a circuit diagram for explaining a circuit formed on the monolithic semiconductor chip 10 of the optical IC.
  • the optical IC 100 is connected to the computer CP via the lead pins 1 to 4. From reset terminal 1, reset signal RESET is input from computer CP, input / output terminal 4 receives computer CP force input signal INPUT, and output signal OUTPUT is output from the inside.
  • the ground terminal 2 is grounded, the power terminal 3 is grounded via the power source 31, and a capacitor 32 is inserted in parallel with the power source 31.
  • the semiconductor chip 10 of the optical IC 100 includes a light detection element (photodiode in this example) 10a and a charge-voltage conversion circuit (means) 10b that generates a voltage V corresponding to the amount of charge output from the light detection element 10a. And the comparator 10c to which this voltage V is input, and the reference time t force is also the comparator 10c.
  • Time measurement circuit (means) 10d that measures the time T until the output of the switch changes, and the charge voltage
  • a conversion coefficient of the conversion circuit 10b (conversion coefficient control circuit (means) 10f for controlling X) and an AND gate 10g for preventing the output from the time measurement circuit from entering the conversion coefficient control circuit are provided.
  • the optical IC 100 inputs the input signal INPUT to the conversion coefficient control circuit 1 Of from the outside and inputs the output signal OUTPUT from the time measurement circuit 10d to the outside. It is equipped with an output shared terminal 4.
  • the semiconductor chip 10 of the optical IC 100 further includes a tri-state buffer 10e for connecting the time measurement circuit 10d and the input / output terminal 4 to the tri-state buffer, and the 10d enable signal (control signal: reset) In response to the input of the signal (RESET), the time measuring circuit 1 Od and the input / output terminal 4 are substantially connected and disconnected.
  • the tri-state buffer (inverter) 10e is a type of buffer that can set the output of a normal buffer or inverter to high impedance according to the level of the enable signal. High impeder The state is the same as when the output terminal is disconnected from the internal circuit force.
  • the time measurement circuit 10d and the input / output terminal 4 are separated as necessary by the tristate buffer 10e, and the input signal INPUT input from the input / output terminal 4 is converted into the conversion coefficient control circuit 10f at the time of separation. Is input.
  • the enable signal is also input to the reset terminal.
  • the tri-state buffer 10e can be replaced with a connection switch, or a signal may be amplified by placing a buffer before or after the connection switch.
  • the photodetection element 10a, the charge voltage conversion circuit 10b, the comparator 10c, the time measurement circuit 10d, the conversion coefficient control circuit 1 Of, the tristate buffer 10e, and the AND gate 10g are the resin package 11 (See Fig. 1).
  • the input / output terminal 4 extending from the inside of the resin package 11 to the outside is electrically connected to the control computer CP, the input signal INPUT from the computer CP can be received via the input / output terminal 4.
  • the output signal OUTPUT can be input to the computer CP.
  • the resin package 11 protects each molded element and is transparent in the wavelength band from ultraviolet to infrared, so that light can enter the light detection element 10a through the resin package 11. Yes (see Figure 1).
  • the resin package 11 has the advantage of being lightweight.
  • the pulse width is inversely proportional to the amount of light incident on the light detection element 10a, that is, the amount of charge q output from the light detection element 10a.
  • the input signal from the input / output terminal 4 is input to the conversion coefficient control circuit 10f, and changes the conversion coefficient a of the charge voltage conversion circuit 10b.
  • K is the multiplication factor of the current mirror circuit
  • Cx is the combined capacity, each of which can be changed.
  • the magnitude of the input signal V to the comparator 10c can be controlled by adjusting the conversion coefficient a. That is, even when the charge amount q is large, the input to the comparator 10c can be reduced by reducing the conversion coefficient a. In this case, the voltage change amount is also small with respect to the change amount of the charge amount. Low accuracy, low sensitivity, and high light intensity.
  • the sensitivity can be changed from the outside and the output of the light quantity measurement can be taken out from the input / output terminal 4. Therefore, the sensitivity can be changed with a simple configuration. Thereby, the dynamic range can be easily expanded.
  • the conversion coefficient ⁇ is switched when the reset signal RESET that cuts off the tristate buffer 10e is input.
  • the input signal INPUT is input as follows.
  • (A) Time Measurement Circuit An input signal is input to the conversion coefficient control circuit 10 f via the input / output terminal 4 during the disconnection period between the lOd and the input / output terminal 4. That is, when the enable signal (RESET) is input, the time measurement circuit 10d and the input / output terminal 4 are connected / disconnected, but during the disconnection period, the conversion coefficient control circuit is connected via the input / output terminal 4 1 Input signal INPUT input to Of does not affect the time measurement circuit 1 Od. At this time, since the enable signal (RESET) is H level, the signal input to the input / output terminal 4 is input to the conversion coefficient control circuit by the AND gate 10g.
  • the time measurement circuit 10 d measures the time T within the connection period between the time measurement circuit 10 d and the input / output terminal 4. During the connection period, the time measuring circuit 10d
  • a signal obtained by measuring 0 0 can be taken out from the input / output terminal 4.
  • the enable signal (RESET) power level since the enable signal (RESET) power level, the output of the time measuring circuit is not input to the conversion coefficient control circuit by the AND gate.
  • the enable signal (RESET) input to the reset terminal 1 is also used as the reset signal RESET that gives the reference time t of the time measurement circuit 10d.
  • the time measurement circuit 10d is connected in this way.
  • the reset terminal 1 is a dual-purpose input terminal for the reset signal RESET that also functions as an enable signal (RESET).
  • RESET enable signal
  • the input of the reset signal RESET gives a reference time t for time measurement by the time measurement circuit 10d.
  • connection between the time measuring circuit 10d and the input / output terminal 4 can be disconnected to eliminate the influence of the external input signal INPUT to the input / output terminal 4 on the time measuring circuit 10d.
  • FIG. 3 is a circuit diagram of the charge-voltage conversion circuit.
  • the charge-voltage conversion circuit 10b includes a current mirror circuit CM in which one line is connected to the photodetecting element 10a, and a variable capacitor capacitor connected to the other line in the current mirror circuit CM. .
  • the charge that is proportional to the time integral value of this current is accumulated in the capacitor Cx (for convenience, the combined capacitance is indicated by Cx), and between the two ends of the capacitor Cx, there is a photodetection element 10a.
  • the ratio of the current flowing through the input side line and the output side line of the current mirror circuit CM is variable, and one line connected to the photodetecting element 10a is used as an input side line, and the other line is used as an output side line.
  • a transistor TO is interposed in series on the input side line, and transistors Tl, ⁇ 2 and ⁇ 3 are arranged in parallel on the output side line with a common gate.
  • the ONZOFF of the current flowing through each transistor T1, ⁇ 2, ⁇ 3 is the switch SW, SW, SW
  • the conversion coefficient control circuit 10f controls this current ratio according to the input signal INPUT.
  • the conversion coefficient ⁇ is determined by the amount of charge flowing into the capacitor Cx per unit time.
  • the current flowing into the capacitor Cx is controlled by the ratio of the current flowing through the input side line and output side line of the current mirror CM.
  • a connection switch SW is provided between the output side line of the current mirror circuit CM and the variable capacitor Cx. Reset signal Synchronized with RESET input
  • Q H level: switch connection
  • the reference time t for time measurement is given in synchronization with the power, and the connection switch SW is connected.
  • the charge-voltage conversion circuit 10b further includes a discharge switch SW for connecting the capacitor Cx and a fixed potential (in this example, the ground potential), and a second specific output when the comparator 10c is switched (
  • connection switch S in synchronization with the falling time of the reset signal (reference time t), the connection switch S
  • FIG. 4 is a graph showing a temporal change in the voltage V across the capacitor.
  • FIG. 5 is a circuit diagram of the time measuring circuit 10d.
  • the time measurement circuit 10d responds to the input of the reset signal RESET (voltage is V).
  • the one-shot pulse generator (the comparator output voltage is V) according to the switching of the output of the first one-shot circuit OS1 that generates the one-shot pulse and the comparator 10c (in this example, the falling time)
  • FIG. 6 is an input / output correspondence table of the SR flip-flop.
  • the SR (set reset) flip-flop FF is the most basic flip-flop FF, and has a set input terminal S, a reset input terminal R, an output terminal Q, and Q bar (Q NOT). .
  • output terminal Q retains the previous state. If terminal S is 0 and terminal R is 1, terminal Q is 0. If terminal S is 1 and terminal R is 0, terminal Q is 1. It is forbidden for both terminals S and R to be 1.
  • the H level is “0” (switch connection), and the L level is “1” (switch disconnection).
  • the output of the flip-flop FF is a reset signal (first output) that gives a reference time t for time measurement.
  • One-shot circuit OS1 noise input to S pin at L level
  • time measurement end time t Output of comparator 10c second one-shot circuit OS2 pulse: L level at R pin
  • the flip-flop FF can output a time measurement signal, that is, a square wave having a pulse width proportional to the amount of light incident on the photodetecting element 10a.
  • the time measurement end time t is given by the output of the second one-shot circuit OS2 (L level at the R terminal), so Q becomes L level (switch disconnection), and Q
  • the charge stored in the capacitor Cx is discharged to a fixed potential.
  • FIG. 7 is a circuit diagram of the conversion coefficient control circuit.
  • the conversion coefficient control circuit 10f includes a power counter 10f that counts the number of input pulses from the input / output terminal 4 and a decoder 10f that determines the conversion coefficient ⁇ according to the output of the counter 10f.
  • the conversion coefficient ⁇ is determined in association with the output of the counter 10f, for example, the composite capacity Cx of the capacitor can be controlled so as to become the conversion coefficient ⁇ , so the dynamic range and detection sensitivity can be adjusted according to the external input signal INPUT Can be adjusted.
  • the conversion coefficient a is proportional to the current ratio K
  • the current ratio K can be changed in correspondence with the output of the counter 10f.
  • Capacitor Cx has a plurality of capacitors Cl, C2, C3 connected in parallel between the input terminal of comparator 10c and the ground potential, and each capacitor Cl, C2, C3 is effectively used.
  • a plurality of switches SW 1, SW 2, SW that connect the input terminal (inverted input terminal) of the comparator 10 c and the capacitors Cl, C 2, C 3 are connected. This connection
  • the larger the number, the larger the combined capacitance Cx, the lower the sensitivity, and the ability to handle even high light intensity. [0085] Also, the larger the number of switches SW, SW, SW on the current mirror side, the larger the current The ratio K increases, sensitivity increases, and the amount of light that can be accommodated decreases. Note that the conversion coefficient ⁇ KZCx. The number of transistors can be adjusted on both the input and output sides.
  • FIG. 8 is an input / output correspondence table showing an example of the output of the decoder.
  • a bit indicating connection of each switch is “0”, and a bit indicating disconnection is “1”.
  • the number of input pulses is 0 to 8
  • counter output and decoder output are shown.
  • the number of pulses of the input signal INPUT is 0 to 2
  • the sensitivity ranges indicate low (L), medium (M), and high (H), respectively. The greater the number of input pulses, the lower the sensitivity.
  • FIG. 9 is a timing chart of various signals.
  • the tri-state buffer 10e is disconnected, the input / output terminal 4 functions as an input pin, and the conversion coefficient ⁇ is adjusted. For example, when the sensitivity range is L, two pulses are input and the capacitors C1 to C3 are all connected, resulting in low sensitivity.
  • the level is input, the output Q of the time measurement circuit 10d (flip-flop FF) becomes L level, and charge discharge is performed. Until the next reset signal is input, the tri-state buffer 10e is connected, and the input / output terminal 4 functions as an output pin. From the time measurement circuit 10d, a square wave having a pulse width T proportional to the amount of light is output.
  • FIG. 10 is a graph showing the relationship of the pulse width (s) to the incident light amount (a.u.).
  • the pulse width can be changed according to the sensitivity range L, M, H.
  • the graph is a graph when the power supply potential is 3 V, the wavelength of incident light is 650 nm, and the temperature is 25 ° C.
  • FIG. 11 is a graph showing the relationship of relative sensitivity (a.u.) to wavelength (nm).
  • the photodetecting element 10a in this example is a silicon photodiode and has sensitivity to light from ultraviolet rays to infrared rays. Since the above-described resin package 11 is transparent, it transmits these lights.
  • FIG. 12 is a partial circuit diagram of an optical IC provided with a dummy photodetecting element and a light shield.
  • a dummy photodetecting element 10a ′ connected in parallel to the photodetecting element 10a via a current mirror circuit CM, and a light shield SLD provided on the dummy photodetecting element 10a ′. are further provided. Since the light incident on the dummy photodetector 10a 'is blocked by the light shield SLD, the dummy photodetector of this current mirror circuit CM
  • this dark current can be estimated to be equal to the dark current flowing in the photodetecting element 10a for photodetection, the dark current is present in the other line of the current mirror circuit CM connected to the capacitor Cx side. The removed current flows.
  • the present invention can be used for an optical semiconductor integrated circuit device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本装置では、キャパシタＣｘに蓄積される電荷量が大きい場合においても、キャパシタ容量を大きくすることで比較器１０ｃへの入力を小さくすることができ、低感度化を実現できる。また、キャパシタＣｘに蓄積される電荷量が小さい場合においても、キャパシタ容量を小さくすることで比較器１０ｃへの入力を大きくすることができ、高感度化を実現できる。本装置では、これら感度の外部からの変更と、光量計測の出力の取出を入出力兼用端子４から行うことができるため、簡易な構成で感度を変化することができることとなり、それによってダイナミックレンジを広げることができる。

Description

明 細 書
光半導体集積回路装置
技術分野
[0001] 本発明は、光半導体集積回路装置に関する。
背景技術
[0002] 従来、 CdS等を用いた光検出素子が知られている。また、シリコンフォトダイオード を光検出素子として用いた光集積回路も知られている（例えば、下記特許文献 1)。 特許文献 1 :特開平 6— 189204号公報
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、広いダイナミックレンジを実現するために単純な構成で感度を変化す ることができるものが望まれており、特に、 CdSに代わって車載用光半導体に用いる ことができる小型の光半導体集積回路装置が望まれていた。
[0004] 本発明は、このような課題に鑑みてなされたものであり、簡易な構成で感度を変化 することができ、それによつてダイナミックレンジを広げることが容易にできる光半導体 集積回路装置を提供することを目的とする。
課題を解決するための手段
[0005] 上述の課題を解決するため、第 1の光半導体集積回路装置は、光検出素子と、光 検出素子から出力される電荷量に応じた電圧を発生する電荷電圧変換手段と、この 電圧が入力される比較器と、基準時刻から比較器の出力が切り替わるまでの時間を 計測する時間計測手段と、電荷電圧変換手段の変換係数を制御する変換係数制御 手段と、変換係数制御手段への入力信号を外部から入力し、且つ、時間計測手段か らの出力信号を外部に取り出すための入出力兼用端子とを備えることを特徴とする。
[0006] 光検出素子に入射した光の光量に応じて光検出素子から電流が出力される。この 光検出素子から出力される電荷量を電圧に変換し、この電圧が比較器の基準電圧を 超えた場合には比較器の出力が切り替わる。時間計測手段は、基準時刻から切り替 わり時刻までの時間を計測しており、したがって、時間計測手段の出力パルス幅は、 光検出素子に入射した光の光量、すなわち光検出素子から出力される電荷量に反 it ί列することとなる。
[0007] この時間計測手段の出力を入出力兼用端子力 外部に取り出すことで、光検出素 子に入射した光量を検出することができる力 この入出力兼用端子には外部力 の 入力信号が入力される。この入力信号は、変換係数制御手段に入力され、電荷電圧 変換手段の変換係数を変化させる。すなわち、電荷量の電圧への変換係数が変化 する。比較器への入力信号の大きさは、変換係数を調整することで制御することがで きる。
[0008] 換言すれば、電荷量が大きい場合においても変換係数を小さくすることで比較器 への入力を小さくすることができ (但し、電荷量の変化量に対しては電圧変化量も小 さくなる:低精度：低感度：高光量領域に対応）、電荷量が小さ 、場合にぉ 、ても変換 係数を大きくすることで比較器への入力を大きくすることができる（但し、電荷量の変 化量に対しては電圧変化量は大きくなる：高精度 ·高感度：低光量領域に対応)。
[0009] 特に、本装置では、これら感度の外部からの変更と、光量計測の出力の取出を入 出力兼用端子力も行うことができるため、簡易な構成で感度を変化することができるこ ととなり、それによりダイナミックレンジを容易に広げることができる。
[0010] 第 2の光半導体集積回路装置は、第 1の光半導体集積回路装置において、光検出 素子、電荷電圧変換手段、比較器、時間計測手段、及び変換係数制御手段をモー ルドする榭脂パッケージを更に備え、入出力兼用端子は、榭脂パッケージ内力も外 部に延びて 、ることを特徴とする。
[0011] この場合、榭脂パッケージ内から外部に延びた入出力兼用端子を制御用のコンビ ユータに電気的に接続することで、コンピュータ力もの入力信号を入出力兼用端子を 介して受信することができると共に、その出力信号をコンピュータに入力することがで きる。また、榭脂パッケージは、モールドされた各素子を保護すると共に、紫外線〜 赤外線に至る波長帯域において透明であるため、光検出素子に榭脂パッケージを 介して光を入射させることができる。また、榭脂パッケージは軽量であるという利点を 有する。
[0012] 第 3の光半導体集積回路装置は、第 1の光半導体集積回路装置において、時間計 測手段と入出力兼用端子とを接続するトライステートバッファを更に備え、トライステ ートバッファへのィネーブル信号の入力に応じて、時間計測手段と入出力兼用端子 とが実質的に接続 Z切断されることを特徴とする。
[0013] すなわち、トライステートバッファを用いて、時間計測手段と入出力兼用端子とを分 離することができ、入出力兼用端子力も入力された入力信号は、分離時には変換係 数制御回路に入力することができる。
[0014] 第 3の変形の光半導体集積回路装置は、第 1の光半導体集積回路装置において、 時間計測手段と入出力兼用端子とを接続する接続スィッチを更に備え、接続スイツ チへのイネ一ブル信号の入力に応じて、時間計測手段と入出力兼用端子とが実質 的に接続,切断されることを特徴とする。
[0015] すなわち、接続スィッチを用いて、時間計測手段と入出力兼用端子とを分離するこ とができ、入出力兼用端子力 入力された入力信号は、分離時には変換係数制御回 路に入力することができる。
[0016] 第 4の光半導体集積回路装置は、第 3の光半導体集積回路装置において、イネ一 ブル信号を入力するリセット端子を更に備えることを特徴とする。すなわち、リセット端 子を介してィネーブル信号を入力することができる。
[0017] 第 5の光半導体集積回路装置は、第 3の光半導体集積回路装置において、 (A)時 間計測手段と前記入出力兼用端子との切断期間内において、入出力兼用端子を介 して変換係数制御手段へ入力信号が入力され、 (B)時間計測手段と入出力兼用端 子との接続期間内において、時間計測手段が前記時間を計測することを特徴とする
[0018] すなわち、ィネーブル信号の入力によって、時間計測手段と入出力兼用端子とは 接続'切断されるが、切断期間においては、入出力兼用端子を介して変換係数制御 手段へ入力信号を入力しても時間計測手段には影響を与えず、また、接続期間内 においては、時間計測手段が時間を計測した信号を入出力兼用端子力 外部に取 り出すことができる。
[0019] 第 6の光半導体集積回路装置は、第 4の光半導体集積回路装置において、リセット 端子に入力されたィネーブル信号を、時間計測手段の基準時刻を与えるリセット信 号として兼用するように、リセット端子と時間計測手段とは接続されていることを特徴と する。
[0020] すなわち、リセット端子はィネーブル信号としても機能するリセット信号の兼用入力 端子であり、リセット信号の入力によって、時間計測手段による時間計測の基準時刻 を与えることができると共に、時間計測手段と入出力兼用端子の接続を切断して入 出力兼用端子への外部力 の入力信号の時間計測手段への影響を除去することが できる。
[0021] 第 7の光半導体集積回路装置は、第 4の光半導体集積回路装置において、電荷電 圧変換手段は、光検出素子に一方のラインが接続されたカレントミラー回路と、カレ ントミラー回路の他方のラインに接続された可変容量のキャパシタとを備えることを特 徴とする。
[0022] 光検出素子から出力される電流に比例した電流力 カレントミラー回路の他方のラ インに流れ、この電流の時間積分値に比例した電荷がキャパシタ内に蓄積され、キヤ パシタの両端間には、光検出素子から出力される電流の時間積分値、すなわち、電 荷に比例した電圧が発生する。この電圧は、比較器に入力されるため、電荷量に対 応する電圧が基準電圧を超えると、比較器の出力が切り替わる。基準時刻から比較 器の切り替わり時刻までの時間は、光検出素子から出力される電荷量に逆比例する
[0023] 第 8の光半導体集積回路装置は、第 7の光半導体集積回路装置において、変換係 数制御手段は、その入力信号に応じてキャパシタの容量を制御し、変換係数はこの 容量に依存することを特徴とする。
[0024] すなわち、キャパシタの容量が大きい場合には、比較器への入力電圧は小さくなる ため（電圧 =電荷 Z容量)、比較器の出力切り替わり時刻は遅くなり、この装置の感 度が低くなり、高い光量に対応できる。キャパシタの容量が小さい場合には、比較器 への入力電圧は大きくなるため（電圧 =電荷 Z容量)、比較器の出力切り替わり時刻 は早くなり、この装置の対応できる光量は低くなるが、電荷量変化に対する比較器へ の入力電圧変動は大きくなるため、検出感度は増加する。変換係数は、電圧に対す る電荷の変換係数を規定する力 キャパシタの容量を制御することによつても、この 変換係数を制御することができる。
[0025] 第 9の光半導体集積回路装置は、第 7又は第 8の光半導体集積回路装置において 、カレントミラー回路の入力側ラインと出力側ラインを流れる電流比は可変であって、 一方のラインを前記入力側ラインとし、他方のラインを出力側ラインとし、変換係数制 御手段は、その入力信号に応じてこの電流比を制御し、変換係数はこの電流比に依 存することを特徴とする。
[0026] すなわち、変換係数を決定するのは、キャパシタに単位時間当たりに流れ込む電 荷量であってもよい。キャパシタに流れ込む電流は、カレントミラーの入力側ラインと 出力側ラインを流れる電流比によって制御することができる。この装置では、電流比 が可変であるので、変換係数を制御し、検出感度を制御することができる。なお、電 圧 =電荷 Z容量の関係から、キャパシタへ流れ込む電荷量の増減は、容量の増減と は逆の効果を奏する。
[0027] 第 10の光半導体集積回路装置は、第 1の光半導体集積回路装置において、変換 係数制御手段は、入出力兼用端子力 の入力パルス数をカウントするカウンタと、力 ゥンタの出力に応じて前記変換係数を決定するデコーダとを備えることを特徴とする
[0028] カウンタの出力に対応づけて変換係数を決定すると、例えば、キャパシタの合成容 量が当該変換係数になるように制御できるので、外部力 の入力信号に応じて検出 感度を調整することができる。
[0029] 第 11の光半導体集積回路装置は、第 6の光半導体集積回路装置において、時間 計測手段は、リセット信号の入力に応じてワンショットパルスを発生する第 1ワンショッ ト回路と、比較器の出力の切り替わりに応じてワンショットパルスを発生する第 2ワンシ ヨット回路と、第 1及び第 2のワンショット回路の出力に応じて出力が切り替わるフリツ プフロップとを備えることを特徴とする。
[0030] フリップフロップの出力は、時間計測の基準時刻を与えるリセット信号 (第 1ワンショ ット回路のパルス）と、時間計測の終了時刻を与える比較器の出力（第 2ワンショット 回路のパルス）に応じて切り替わるので、時間計測信号、すなわち、光検出素子に入 射した光量に比例したパルス幅の方形波を出力することができる。 [0031] 第 12の光半導体集積回路装置は、第 11の光半導体集積回路装置において、電 荷電圧変換手段は、光検出素子に一方のラインが接続されたカレントミラー回路と、 カレントミラー回路の他方のラインに接続された可変容量のキャパシタと、他方のライ ンとキャパシタとを接続する接続スィッチとを備え、リセット信号の入力に同期して発 生したフリップフロップの出力によって、キャパシタへの電荷が蓄積されるように接続 スィッチが接続されることを特徴とする。
[0032] この場合、リセット信号の入力に同期して、時間計測の基準時刻が与えられ、接続 スィッチは接続され、キャパシタへの電荷の蓄積が開始する。
[0033] 第 13の光半導体集積回路装置は、第 12の光半導体集積回路装置において、電 荷電圧変換手段は、キャパシタと固定電位とを接続する放電スィッチを更に備え、第 2ワンショット回路の出力に同期して発生したフリップフロップの出力によって、キャパ シタに蓄積された電荷が放電されるように放電スィッチが接続されることを特徴とする
[0034] この場合、第 2ワンショット回路の出力によって、時間計測の終了時刻が与えられる ので、この場合には、放電スィッチを接続してキャパシタ内に蓄積された電荷を固定 電位に放電する。なお、電荷の蓄積と放電は電荷の極性によるため、固定電位が正 の電源などに接続されている場合には放電スィッチの接続時には正の電荷が流入 することとなるが、この場合には、蓄積時にはキャパシタに負の電荷を蓄積するものと し、放電時には負の電荷が放電されたことと解すればよい。また、蓄積時と放電時の 電荷量の差分をキャパシタの出力電圧とする構成も考えられる。
[0035] 第 14の光半導体集積回路装置は、第 7の光半導体集積回路装置において、光検 出素子に対してカレントミラー回路を介して並列に接続されたダミー光検出素子と、 ダミー光検出素子上に設けられた遮光体とを備えることを特徴とする。ダミー光検出 素子への光の入射は遮光体によって遮られて 、るので、このカレントミラー回路のダ ミー光検出素子側のラインには暗電流が流れる。この暗電流は、光検出用の光検出 素子に流れる暗電流と等しいものと推定できるので、キャパシタ側に接続されるカレ ントミラー回路の他方のラインには、暗電流が除去された電流が流れることとなる。 発明の効果 [0036] 本発明の光半導体集積回路装置によれば、簡易な構成で感度を変化することがで き、それによりダイナミックレンジを広げることができる。
図面の簡単な説明
[0037] [図 1]図 1は光半導体集積回路装置 (光 IC)の平面図である。
[図 2]図 2は光 ICのモノシリック半導体チップ上に形成された回路を説明するための 回路図である。
[図 3]図 3は電荷電圧変換回路の回路図である。
[図 4]図 4はキャパシタの両端電圧 Vの時間的変化を示すグラフである。
[図 5]図 5は時間計測回路の回路図である。
[図 6]図 6は SRフリップフロップの入出力対応表である。
[図 7]図 7は変換係数制御回路の回路図である。
[図 8]図 8はデコーダの出力の一例を示す入出力対応表である。
[図 9]図 9は各種信号のタイミングチャートである。
[図 10]図 10は入射光量 (a. u. )に対するパルス幅（s)の関係を示すグラフである。
[図 11]図 11は波長 (nm)に対する相対感度 (a. u. )の関係を示すグラフである。
[図 12]図 12はダミー光検出素子と遮光体を備えた光 ICの部分回路図である。
符号の説明
[0038] 10a 光検出素子
10b 電荷電圧変換回路
10c 比較器
10d 時間計測回路
10f 変換係数制御回路
10g ANDゲート
4 入出力兼用端子。
発明を実施するための最良の形態
[0039] 以下、実施の形態に係る光半導体集積回路装置について説明する。なお、同一要 素には同一符号を用い、重複する説明は省略する。
[0040] 図 1は光半導体集積回路装置 (光 IC) 100の平面図である。 [0041] 光 IC100は、榭脂パッケージ 11内にモールドされたモノシリック半導体チップ 10を 備えており、この半導体チップ 10には、 4本のリードピン 1, 2, 3, 4が電気的に接続 されており、それぞれ榭脂パッケージ 11内から外部に延びている。リードピン 1は、リ セット端子、リードピン 2は GND (グランド)端子、リードピン 3は電源端子、リードピン 4 は入出力兼用端子である。
[0042] 図 2は光 ICのモノシリック半導体チップ 10上に形成された回路を説明するための回 路図である。
[0043] 光 IC100は、各リードピン 1〜4を介してコンピュータ CPに接続される。リセット端子 1からは、コンピュータ CPからリセット信号 RESETが入力され、入出力兼用端子 4に はコンピュータ CP力 入力信号 INPUTが入力され、内部から出力信号 OUTPUT が出力される。グランド端子 2は接地されており、電源端子 3は電源 31を介して接地 され、電源 31に並列にキャパシタ 32が挿入してある。
[0044] 光 IC100の半導体チップ 10は、光検出素子 (本例ではフォトダイオード） 10aと、光 検出素子 10aから出力される電荷量に応じた電圧 Vを発生する電荷電圧変換回路（ 手段） 10bと、この電圧 Vが入力される比較器 10cと、基準時刻 t 力も比較器 10c
RESET
の出力が切り替わるまでの時間 Tを計測する時間計測回路 (手段） 10dと、電荷電圧
0
変換回路 10bの変換係数 (Xを制御する変換係数制御回路 (手段） 10fと、時間計測 回路からの出力が変換係数制御回路に入らないようにする ANDゲート 10gを備えて いる。
[0045] また、光 IC100は、上述のように、変換係数制御回路 1 Ofへの入力信号 INPUTを 外部から入力し、且つ、時間計測回路 10dからの出力信号 OUTPUTを外部に取り 出すための入出力兼用端子 4とを備えて 、る。
[0046] さらに、光 IC100の半導体チップ 10は、時間計測回路 10dと入出力兼用端子 4とを 接続するトライステートバッファ 10eを更に備えており、トライステートバッファへ 10dの ィネーブル信号 (制御信号：リセット信号 RESET)の入力に応じて、時間計測回路 1 Odと入出力兼用端子 4とが実質的に接続 Z切断される。トライステートバッファ (イン バータ） 10eは、通常のバッファやインバータの出力をィネーブル信号のレベルにより 、ハイインピーダンスにする事ができるタイプのバッファである。なお、ハイインピーダ ンスとは、出力端子が内部回路力も切り離されたのと同じ状態である。
[0047] トライステートバッファ 10eによって、時間計測回路 10dと入出力兼用端子 4とは必 要に応じて分離され、入出力兼用端子 4から入力された入力信号 INPUTは、分離 時には変換係数制御回路 10fに入力される。なお、ィネーブル信号はリセット端子 1 力も入力される。トライステートバッファ 10eは、接続スィッチで置き換えることも可能で あるし、接続スィッチの前または後ろにバッファをおいて信号を増幅しても良い。
[0048] なお、上述の光検出素子 10a、電荷電圧変換回路 10b、比較器 10c、時間計測回 路 10d、及び変換係数制御回路 1 Of、トライステートバッファ 10e、 ANDゲート 10gは 、榭脂パッケージ 11 (図 1参照）内にモールドされている。榭脂パッケージ 11内から 外部に延びた入出力兼用端子 4を制御用のコンピュータ CPに電気的に接続すると、 コンピュータ CPからの入力信号 INPUTを入出力兼用端子 4を介して受信することが できる。出力信号 OUTPUTはコンピュータ CPに入力することができる。榭脂パッケ ージ 11は、モールドされた各素子を保護すると共に、紫外線〜赤外線に至る波長帯 域において透明であるため、光検出素子 10aに榭脂パッケージ 11を介して光を入射 させることができる（図 1参照)。また、榭脂パッケージ 11は軽量であるという利点を有 する。
[0049] 光が榭脂パッケージ 11を透過して、光検出素子 10aに入射すると、光検出素子 10 aに入射した光の光量に応じて光検出素子 10aから電流が出力される。この光検出 素子 10aから出力された電荷量 (q)は、電荷電圧変換回路 10bによって電圧 Vに変 換され、この電圧 Vが比較器 10cへ入力される基準電圧 Vrefを超えた場合には、比 較器 10cの出力が切り替わる。時間計測回路 10dは、基準時刻 t から切り替わる
RESET
時刻 t までの時間 Tを計測しており、したがって、時間計測回路 10dの出力のパ
COM 0
ルス幅は、光検出素子 10aに入射した光の光量、すなわち光検出素子 10aから出力 された電荷量 qに反比例することとなる。
[0050] 時間計測回路 10dの出力を入出力兼用端子 4から外部に取り出すことで、光検出 素子 10aに入射した光量を検出することができる。
[0051] 入出力兼用端子 4からの入力信号は、変換係数制御回路 10fに入力され、電荷電 圧変換回路 10bの変換係数 aを変化させる。 [0052] 変換係数 αは、 V = a X q = (K/Cx) X qで与えられる。後述するが、 Kはカレント ミラー回路の増倍係数、 Cxは合成容量であり、それぞれ変化可能な物理量である。
[0053] 電荷量 qの電圧 Vへの変換係数 aは可変であるが、比較器 10cへの入力信号 Vの 大きさは、変換係数 aを調整することで制御することができる。すなわち、電荷量 qが 大きい場合においても、変換係数 aを小さくすることで比較器 10cへの入力を小さく することができ、この場合、電荷量の変化量に対しては電圧変化量も小さくなり、低精 度である力 低感度とすることができ、高い光量まで対応できる。
[0054] また、電荷量 qが小さい場合においても、変換係数 cxを大きくすることで比較器 10c への入力を大きくすることができ、電荷量の変化量に対しては電圧変化量は大きくな り、高精度、高感度であるが、対応できる光量は低くなる。
[0055] 本装置では、これら感度の外部からの変更と、光量計測の出力の取出を入出力兼 用端子 4から行うことができるため、簡易な構成で感度を変化することができることとな り、それによりダイナミックレンジを容易に広げることができる。
[0056] この変換係数 αは、トライステートバッファ 10eを切断したリセット信号 RESETの入 力時に切り替えられる。トライステートバッファ 10eの切断時の期間を (A)、接続時の 期間を (B)とすると、以下のように入力信号 INPUTは入力される。
[0057] (A)時間計測回路 lOdと入出力兼用端子 4との切断期間内において、入出力兼用 端子 4を介して変換係数制御回路 10fへ入力信号が入力される。すなわち、イネ一 ブル信号 (RESET)の入力によって、時間計測回路 10dと入出力兼用端子 4とは接 続 ·切断されるが、切断期間においては、入出力兼用端子 4を介して変換係数制御 回路 1 Ofへ入力信号 INPUTを入力しても、時間計測回路 1 Odには影響を与えな ヽ 。この際、ィネーブル信号 (RESET)が Hレベルなので、 ANDゲート 10gにより、入 出力兼用端子 4に入力された信号は変換係数制御回路へ入力される。
[0058] (B)時間計測回路 10dと入出力兼用端子 4との接続期間内において、時間計測回 路 10dが時間 Tを計測する。接続期間内においては、時間計測回路 10dが時間 T
0 0 を計測した信号を入出力兼用端子 4から外部に取り出すことができる。この際、イネ 一ブル信号 (RESET)力 レベルなので ANDゲートにより時間計測回路の出力は 変換係数制御回路に入力されることがない。 [0059] なお、リセット端子 1に入力されたィネーブル信号 (RESET)は、時間計測回路 10d の基準時刻 t を与えるリセット信号 RESETとして兼用されており、リセット端子 1と
RESET
時間計測回路 10dとは、このように接続されている。リセット端子 1はィネーブル信号（ RESET)としても機能するリセット信号 RESETの兼用入力端子であり、リセット信号 RESETの入力によって、時間計測回路 10dによる時間計測の基準時刻 t を与
RESET
えることができると共に、時間計測回路 10dと入出力兼用端子 4の接続を切断して入 出力兼用端子 4への外部からの入力信号 INPUTの時間計測回路 10dへの影響を 除去することができる。
[0060] 図 3は電荷電圧変換回路の回路図である。
[0061] 電荷電圧変換回路 10bは、光検出素子 10aに一方のラインが接続されたカレントミ ラー回路 CMと、カレントミラー回路 CMの他方のラインに接続された可変容量のキヤ パシタとを備えている。
[0062] 光検出素子 10aを流れる電流 I に比例した電流 Κ·Ι 力 カレントミラー回路 CM
PD PD
の他方のラインに流れ、この電流の時間積分値に比例した電荷がキャパシタ Cx (便 宜上、合成容量を Cxで示す）内に蓄積され、キャパシタ Cxの両端間には、光検出素 子 10aに流れた電流の時間積分値、すなわち、電荷 qに比例した電圧 V= a X q= ( K/Cx) X qが発生する。
[0063] この電圧 Vは、基準電圧 Vrefと共に比較器 10cに入力されるため、電荷量に対応 する電圧 Vが基準電圧 Vrefを超えると、比較器 10cの出力 V が切り替わる。基準
COM
時刻 t 力も比較器 10cの切り替わり時刻 t までの時間 Tは、光検出素子 10a
RESET COM 0
に流れた電荷量 qに逆比例する。
[0064] カレントミラー回路 CMの入力側ラインと出力側ラインを流れる電流比は可変であつ て、光検出素子 10aが接続された一方のラインを入力側ラインとし、他方のラインを出 力側ラインとする。入力側ラインにはトランジスタ TOが直列に介在し、出力側ライン上 にはゲートを共通としてトランジスタ Tl、 Τ2、 Τ3が並列に介在している。各トランジス タ T1, Τ2, Τ3を流れる電流の ONZOFFは、それぞれスィッチ SW 、 SW 、 SW
Tl T2 T の開閉によって制御される。
3
[0065] スィッチ SW 、sw 、sw の内、接続状態のスィッチの数が多い場合には電流 比の比例定数 Kは大きくなる。変換係数制御回路 10fは、その入力信号 INPUTに 応じて、この電流比を制御する。なお、変換係数 aはこの電流比に依存する（ a =K ZCx)。この場合、変換係数 αを決定するのは、キャパシタ Cxに単位時間当たりに 流れ込む電荷量である。キャパシタ Cxに流れ込む電流は、カレントミラー CMの入力 側ラインと出力側ラインを流れる電流比によって制御される。本例では、電流比が可 変であるので、変換係数 αを制御し、検出感度を制御することができる。なお、電圧 =電荷 Ζ容量の関係から、キャパシタ Cxへ流れ込む電荷量の増減は、容量の増減 とは逆の効果を奏する。
[0066] 容量 Cxの増減の効果について説明する。
[0067] 変換係数制御回路 10fは、その入力信号 INPUTに応じてキャパシタ Cxの容量 (C X)を制御する。上述のように、変換係数 aはこの容量に依存する（ a =KZCx)。キ ャパシタの容量 Cxが大きい場合には、比較器 10cへの入力電圧 Vは小さくなるため（ 電圧 =電荷 Z容量）、比較器 10cの出力切り替わり時刻 t COMは遅くなり、この装置の 感度が低くなり高い光量に対応できる。キャパシタ Cxの容量 (Cx)が小さい場合には 、比較器 10cへの入力電圧 Vは大きくなるため（電圧 =電荷 Z容量）、比較器 10cの 出力切り替わり時刻 t は早くなり、この装置の対応できる光量は低くなるが、電荷
COM
量変化に対する比較器 10cへの入力電圧変動は大きくなるため、検出感度は増加 する。このように、キャパシタ Cxの容量 (Cx)を制御すると、この変換係数 αを制御す ることがでさる。
[0068] カレントミラー回路 CMの出力側ラインと可変容量のキャパシタ Cxとの間には、これ らを接続する接続スィッチ SWが介在している。リセット信号 RESETの入力に同期し
B
て発生した第 1特定出力（Q=Hレベル:スィッチ接続）によって、キャパシタ Cxへの 電荷が蓄積されるように接続スィッチ SWが接続される。この場合、リセット信号の入
B
力に同期して、時間計測の基準時刻 t が与えられ、接続スィッチ SWは接続さ
RESET B
れ、キャパシタ Cxへの電荷の蓄積が開始する。
[0069] 電荷電圧変換回路 10bは、キャパシタ Cxと固定電位 (本例ではグランド電位）とを 接続する放電スィッチ SW を更に備え、比較器 10cの切り替わり時の第 2特定出力（
R2
Q =Lレベル:スィッチ切断）によって、キャパシタ Cxに蓄積された電荷が放電される ように放電スィッチ SW が接続される（Qバー：スィッチ接続)。
R2
[0070] なお、第 1特定出力 Q = Hレベルは、後述のフリップフロップ FFの出力であり、第 2 特定出力 Q=Lレベルは、後述の第 2ワンショット回路 OS2の出力に同期して発生し たフリップフロップ FFの出力である。なお、 Q=Lレベルの場合には、出力側ラインを 固定電位 (グランド電位）に接続するリセットスィッチ SW も接続される。
R1
[0071] すなわち、リセット信号の立下り時刻（基準時刻 t )に同期して、接続スィッチ S
RESET
Wが接続されて電荷蓄積がなされ、リセットスィッチ SW 及び放電スィッチ SW は
B Rl R2 切断され、比較器 10cの出力の切り替わり時刻 t に同期して、リセットスィッチ SW
COM R
及び放電スィッチ SW は接続され、接続スィッチ SWは切断される。
1 R2 B
[0072] 図 4はキャパシタの両端電圧 Vの時間的変化を示すグラフである。
[0073] 基準時刻 t カゝら電圧 Vは上昇し、電圧が Vrefに到達したとき、すなわち、時刻 t
RESET
になったときに電圧 Vは 0となる。これらの基準時刻 t と時刻 t の間の時刻
COM RESET COM
が計測時間 Tとなる c
0
[0074] 図 5は時間計測回路 10dの回路図である。
[0075] 時間計測回路 10dは、リセット信号 RESET (電圧を V とする）の入力に応じて
RESET
ワンショットパルスを発生する第 1ワンショット回路 OS1と、比較器 10cの出力の切り替 わり（本例では立下り時刻）に応じて (比較器出力電圧を V とする）ワンショットパル
COM
スを発生する第 2ワンショット回路 OS2と、第 1及び第 2のワンショット回路 OS1, OS2 の出力に応じて出力が切り替わるフリップフロップ FFとを備えて 、る。
[0076] 図 6は SRフリップフロップの入出力対応表である。
[0077] SR (セットリセット）フリップフロップ FFは、もっとも基本的なフリップフロップ FFであり 、セット入力端子 Sと、リセット入力端子 R、出力端子 Q, Qバー (Qの NOT)を有して いる。 SRフリップフロップ FFは、端子 S, Rをともに 0とすると、出力端子 Qは以前の状 態を保持する。端子 Sを 0、端子 Rを 1とすると、端子 Qは 0となる。端子 Sを 1、端子 R を 0とすると、端子 Qは 1となる。端子 S, Rがともに 1となるのは禁止されている。なお、 ここでは、 Hレベルを「0」（スィッチ接続）、 Lレベルを「1」（スィッチ切断）とする。
[0078] フリップフロップ FFの出力は、時間計測の基準時刻 t を与えるリセット信号 (第
RESET
1ワンショット回路 OS1のノ ルス: Lレベルで S端子に入力）と、時間計測の終了時刻 t を与える比較器 10cの出力（第 2ワンショット回路 OS2のパルス： Lレベルで R端子
COM
に入力）に応じて切り替わる。したがって、フリップフロップ FFは、時間計測信号、す なわち、光検出素子 10aに入射した光量に比例したパルス幅の方形波を出力するこ とがでさる。
[0079] 図 5においては、第 2ワンショット回路 OS2の出力（R端子に Lレベル）によって、時 間計測の終了時刻 t が与えられるので、 Qは Lレベル (スィッチ切断)となり、 Qバ
COM
一は Hレベル (スィッチ接続）となり、この場合には、放電スィッチ SW を接続してキ
R2
ャパシタ Cx内に蓄積された電荷を固定電位に放電する。
[0080] なお、電荷の蓄積と放電は電荷の極性によるため、固定電位が正の電源などに接 続されて!ヽる場合には放電スィッチ SW の接続時には正の電荷が流入することとな
R2
る力 この場合には、蓄積時にはキャパシタに負の電荷を蓄積するものとし、放電時 には負の電荷が放電されたことと解すればよい。また、蓄積時と放電時の電荷量の 差分をキャパシタの出力電圧とする構成も考えられる。
[0081] 図 7は変換係数制御回路の回路図である。
[0082] 変換係数制御回路 10fは、入出力兼用端子 4からの入力パルス数をカウントする力 ゥンタ 10f と、カウンタ 10f の出力に応じて変換係数 αを決定するデコーダ 10f とを
1 1 2 備えている。カウンタ 10f の出力に対応づけて変換係数 αを決定すると、例えば、キ ャパシタの合成容量 Cxが変換係数 αになるように制御できるので、外部からの入力 信号 INPUTに応じてダイナミックレンジ及び検出感度を調整することができる。
[0083] また、変換係数 aは、電流比 Kにも比例するため、カウンタ 10f の出力に対応づけ て、電流比 Kを変えることもできる。
[0084] キャパシタ Cxは、比較器 10cの入力端子とグランド電位との間に並列に接続された 複数のキャパシタ Cl、 C2, C3を有しており、各キャパシタ Cl、 C2, C3を有効に機 能させるためには、比較器 10cの入力端子 (反転入力端子）と各キャパシタ Cl、 C2, C3間をそれぞれ接続する複数のスィッチ SW 、SW 、SW を接続する。この接続
CI C2 C3
数が多いほど、合成容量 Cxは大きくなり、感度は低くなり、高い光量まで対応できる [0085] また、カレントミラー側のスィッチ SW 、SW , SW の接続数が大きいほど、電流 比 Kは大きくなり、感度は高くなり、対応できる光量は低くなる。なお、変換係数 α = KZCxである。また、トランジスタの数は入力側及び出力側とも調整することができる
[0086] 図 8はデコーダの出力の一例を示す入出力対応表である。
[0087] 各スィッチの接続を示すビットを「0」、切断を示すビットを「1」とする。入力されたパ ルス数が 0〜8の場合、カウンタ出力、デコーダ出力が示される。入力信号 INPUTの パルス数が 0〜2である場合、電流比 Kが大の場合において、感度レンジがそれぞれ 、低 (L)、中（M)、高 (H)を示す。入力パルス数が多いほど、感度は低くなる。
[0088] 図 9は各種信号のタイミングチャートである。
[0089] リセット信号 RESETが Hレベルの期間 tにおいては、トライステートバッファ 10eは 切断されており、入出力兼用端子 4は入力ピンとして機能し、変換係数 αの調整が行 われる。例えば、感度レンジが Lのときには、 2つのパルスが入力され、キャパシタ C1 〜C3が全て接続され、感度が低くなる。
[0090] リセット信号の立下り時において、フリップフロップ FFの S端子に Lレベルが入力さ れることで、時間計測回路 10d (フリップフロップ FF)の出力 Qは Hレベルとなり、電荷 蓄積が開始される。トライステートバッファ 10eは接続される。電荷に比例した電圧 V 力 比較器 10cの基準電圧 V を超えた場合には、フリップフロップ FFの R端子に L ref
レベルが入力され、時間計測回路 10d (フリップフロップ FF)の出力 Qは Lレベルとな り、電荷放電が行われる。次のリセット信号が入力されるまでは、トライステートバッフ ァ 10eは接続されており、入出力兼用端子 4は出力ピンとして機能する。時間計測回 路 10dからは、光量に比例したパルス幅 Tを有する方形波が出力されることとなる。
0
[0091] 図 10は入射光量 (a. u. )に対するパルス幅（s)の関係を示すグラフである。感度レ ンジ L, M, Hに応じて、パルス幅を変えることができる。なお、同図は、電源電位を 3 Vとし、入射光の波長は 650nm、温度は 25°Cのときのグラフである。
[0092] 図 11は波長 (nm)に対する相対感度 (a. u. )の関係を示すグラフである。
[0093] この例の光検出素子 10aは、シリコンフォトダイオードであり、紫外線〜赤外線まで の光に対して感度を有する。なお、上述の榭脂パッケージ 11は、透明であるため、こ れらの光を透過する。 [0094] 図 12はダミー光検出素子と遮光体を備えた光 ICの部分回路図である。
[0095] 本例では、光検出素子 10aに対してカレントミラー回路 CM，を介して並列に接続さ れたダミー光検出素子 10a'と、ダミー光検出素子 10a'上に設けられた遮光体 SLD とを更に備えたものが開示されている。ダミー光検出素子 10a'への光の入射は遮光 体 SLDによって遮られているので、このカレントミラー回路 CM，のダミー光検出素子
10a'側のラインには暗電流が流れる。
[0096] この暗電流は、光検出用の光検出素子 10aに流れる暗電流と等しいものと推定で きるので、キャパシタ Cx側に接続されるカレントミラー回路 CMの他方のラインには、 暗電流が除去された電流が流れることとなる。
産業上の利用可能性
[0097] 本発明は、光半導体集積回路装置に利用できる。

Claims

請求の範囲
[1] 光半導体集積回路装置において、
光検出素子と、
前記光検出素子から出力される電荷量に応じた電圧を発生する電荷電圧変換手 段と、
この電圧が入力される比較器と、
基準時刻から前記比較器の出力が切り替わるまでの時間を計測する時間計測手 段と、
前記電荷電圧変換手段の変換係数を制御する変換係数制御手段と、 前記変換係数制御手段への入力信号を外部から入力し、且つ、前記時間計測手 段からの出力信号を外部に取り出すための入出力兼用端子と、
を備えることを特徴とする光半導体集積回路装置。
[2] 前記光検出素子、前記電荷電圧変換手段、前記比較器、前記時間計測手段、及 び前記変換係数制御手段をモールドする樹脂パッケージを更に備え、
前記入出力兼用端子は、前記榭脂パッケージ内力 外部に延びている、 ことを特徴とする請求項 1に記載の光半導体集積回路装置。
[3] 前記時間計測手段と前記入出力兼用端子とを接続するトライステートバッファを更 に備え、
前記トライステートバッファへのィネーブル信号の入力に応じて、前記時間計測手 段と前記入出力兼用端子とが実質的に接続 Z切断される、
ことを特徴とする請求項 1に記載の光半導体集積回路装置。
[4] 前記時間計測手段と前記入出力兼用端子とを接続する接続スィッチを更に備え、 前記接続スィッチへのィネーブル信号の入力に応じて、前記時間計測手段と前記 入出力兼用端子とが実質的に接続 z切断される、
ことを特徴とする請求項 1に記載の光半導体集積回路装置。
[5] 前記イネ一ブル信号を入力するリセット端子を更に備える、
ことを特徴とする請求項 3に記載の光半導体集積回路装置。
[6] 前記時間計測手段と前記入出力兼用端子との切断期間内において、 前記入出力兼用端子を介して前記変換係数制御手段へ入力信号が入力され、 前記時間計測手段と前記入出力兼用端子との接続期間内において、
前記時間計測手段が前記時間を計測する、
ことを特徴とする請求項 3に記載の光半導体集積回路装置。
[7] 前記リセット端子に入力されたィネーブル信号を、前記時間計測手段の前記基準 時刻を与えるリセット信号として兼用するように、前記リセット端子と前記時間計測手 段とは接続されている、
ことを特徴とする請求項 5に記載の光半導体集積回路装置。
[8] 前記電荷電圧変換手段は、
前記光検出素子に一方のラインが接続されたカレントミラー回路と、
前記カレントミラー回路の他方のラインに接続された可変容量のキャパシタと、 を備えることを特徴とする請求項 5に記載の光半導体集積回路装置。
[9] 前記変換係数制御手段は、その入力信号に応じて前記キャパシタの容量を制御し 前記変換係数はこの容量に依存する、
ことを特徴とする請求項 8に記載の光半導体集積回路装置。
[10] 前記カレントミラー回路の入力側ラインと出力側ラインを流れる電流比は可変であつ て、
前記一方のラインを前記入力側ラインとし、
前記他方のラインを前記出力側ラインとし、
前記変換係数制御手段は、その入力信号に応じて前記電流比を制御し、 前記変換係数はこの電流比に依存する、
ことを特徴とする請求項 8又は 9に記載の光半導体集積回路装置。
[11] 前記変換係数制御手段は、
前記入出力兼用端子力 の入力パルス数をカウントするカウンタと、
前記カウンタの出力に応じて前記変換係数を決定するデコーダと、
を備えることを特徴とする請求項 1に記載の光半導体集積回路装置。
[12] 前記時間計測手段は、 前記リセット信号の入力に応じてワンショットパルスを発生する第 1ワンショット回路と 前記比較器の出力の切り替わりに応じてワンショットパルスを発生する第 2ワンショッ ト回路と、
前記第 1及び第 2のワンショット回路の出力に応じて出力が切り替わるフリップフロッ プと、
を備えることを特徴とする請求項 7に記載の光半導体集積回路装置。
[13] 前記電荷電圧変換手段は、
前記光検出素子に一方のラインが接続されたカレントミラー回路と、
前記カレントミラー回路の他方のラインに接続された可変容量のキャパシタと、 前記他方のラインと前記キャパシタとを接続する接続スィッチと、
を備え、
前記リセット信号の入力に同期して発生した前記フリップフロップの出力によって、 前記キャパシタへの電荷が蓄積されるように前記接続スィッチが接続されることを特 徴とする請求項 12に記載の光半導体集積回路装置。
[14] 前記電荷電圧変換手段は、
前記キャパシタと固定電位とを接続する放電スィッチを更に備え、
前記第 2ワンショット回路の出力に同期して発生した前記フリップフロップの出力に よって、前記キャパシタに蓄積された電荷が放電されるように前記放電スィッチが接 続されることを特徴とする請求項 13に記載の光半導体集積回路装置。
[15] 前記光検出素子に対してカレントミラー回路を介して並列に接続されたダミー光検 出素子と、
前記ダミー光検出素子上に設けられた遮光体と、
を備えることを特徴とする請求項 8に記載の光半導体集積回路装置。
PCT/JP2005/012793 2004-07-12 2005-07-11 光半導体集積回路装置 WO2006006574A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004205243A JP4664017B2 (ja) 2004-07-12 2004-07-12 光半導体集積回路装置
JP2004-205243 2004-07-12

Publications (1)

Publication Number Publication Date
WO2006006574A1 true WO2006006574A1 (ja) 2006-01-19

Family

ID=35783915

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012793 WO2006006574A1 (ja) 2004-07-12 2005-07-11 光半導体集積回路装置

Country Status (3)

Country Link
JP (1) JP4664017B2 (ja)
TW (1) TW200616213A (ja)
WO (1) WO2006006574A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014153260A (ja) * 2013-02-12 2014-08-25 Seiko Epson Corp 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786422B2 (en) * 2005-09-21 2010-08-31 Rjs Technology, Inc. System and method for a high dynamic range sensitive sensor element or array
JP5292689B2 (ja) * 2006-10-31 2013-09-18 日本電気株式会社 熱型赤外線撮像装置及びその動作方法
US8124922B2 (en) * 2008-05-21 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including photoelectric conversion element and amplifier circuit having a thin film transistor
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
US9207116B2 (en) 2013-02-12 2015-12-08 Gentex Corporation Light sensor
US9870753B2 (en) 2013-02-12 2018-01-16 Gentex Corporation Light sensor having partially opaque optic
JP6219517B2 (ja) * 2013-07-26 2017-10-25 ジェンテックス コーポレイション 部分的に不透明なオプティックを持つ光センサー
JP2016092661A (ja) * 2014-11-07 2016-05-23 ソニー株式会社 撮像素子および駆動方法、並びに電子機器
JP6747774B2 (ja) * 2015-03-19 2020-08-26 キヤノンメディカルシステムズ株式会社 集積回路、光子検出装置、及び放射線分析装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135327A (ja) * 1993-11-11 1995-05-23 Sharp Corp 受光ユニット
JPH11108992A (ja) * 1997-10-01 1999-04-23 Denso Corp 半導体集積回路及び電子装置
JP2001257593A (ja) * 2000-03-10 2001-09-21 Hamamatsu Photonics Kk 信号処理回路
JP2002286504A (ja) * 2001-03-27 2002-10-03 Citizen Watch Co Ltd 光センサ回路およびこれを用いた光学式変位測長器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4473425B2 (ja) * 2000-07-31 2010-06-02 浜松ホトニクス株式会社 光検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135327A (ja) * 1993-11-11 1995-05-23 Sharp Corp 受光ユニット
JPH11108992A (ja) * 1997-10-01 1999-04-23 Denso Corp 半導体集積回路及び電子装置
JP2001257593A (ja) * 2000-03-10 2001-09-21 Hamamatsu Photonics Kk 信号処理回路
JP2002286504A (ja) * 2001-03-27 2002-10-03 Citizen Watch Co Ltd 光センサ回路およびこれを用いた光学式変位測長器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014153260A (ja) * 2013-02-12 2014-08-25 Seiko Epson Corp 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法

Also Published As

Publication number Publication date
JP2006032438A (ja) 2006-02-02
JP4664017B2 (ja) 2011-04-06
TW200616213A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
WO2006006574A1 (ja) 光半導体集積回路装置
US7884621B2 (en) Successive approximate capacitance measurement circuit
TWI381173B (zh) 電容量測電路及其電容量測方法
US7554480B2 (en) Analog/digital converter, illuminance sensor, illumination device, and electronic device
JP4463428B2 (ja) 受光装置
JP4463457B2 (ja) 固体撮像装置及び測距装置
JP6072978B2 (ja) 受光器及び携帯型電子機器
EP2787331B1 (en) Sensor arrangement for light sensing and temperature sensing and method for light sensing and temperature sensing
CN101911315A (zh) 光检测装置以及图像显示装置
JP4550957B2 (ja) 光検出装置
JP7326572B2 (ja) 光センサ及び電子機器
JP2000310561A (ja) 光検出装置
TW201838280A (zh) 電池組、二次電池保護積體電路、電池監視模組以及資料讀出方法
KR101928581B1 (ko) 광검출 장치
WO2020126336A1 (en) Sensor arrangement and method for dark count cancellation
EP3296709B1 (en) Temperature-to-digital converter
KR100906958B1 (ko) Ａｄｃ의 신호 변환 방법과 이를 이용한 조도 측정 방법 및조도 센서
JP2719086B2 (ja) 光検出装置
US6370331B1 (en) Photometry/distance measuring unit
JP2007081599A (ja) バースト信号受信装置及びバースト信号検出方法
JP7187260B2 (ja) 光センサ及び電子機器
JPH0726872B2 (ja) 測光装置
JPH08152478A (ja) 放射線検出器
JP4499442B2 (ja) 積分回路および光検出装置
JPH03262932A (ja) 電荷蓄積形光センサ回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase