JPH05259483A - 光電変換用半導体パッケージ - Google Patents
光電変換用半導体パッケージInfo
- Publication number
- JPH05259483A JPH05259483A JP4313696A JP31369692A JPH05259483A JP H05259483 A JPH05259483 A JP H05259483A JP 4313696 A JP4313696 A JP 4313696A JP 31369692 A JP31369692 A JP 31369692A JP H05259483 A JPH05259483 A JP H05259483A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- photoelectric conversion
- semiconductor package
- glass lid
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】 光素子前方の透過率を阻害しないながら、従
来技術により製作された半導体パッケージに比べて各構
成要素の組立製作が容易でパッケージの全体的な製作工
程が単純化され、また生産費用の低下を図ることのでき
る光電変換用半導体パッケージを提供すること。 【構成】 金属配線が形成された印刷回路基板と、この
印刷回路基板上の所定領域に取り付けられる半導体チッ
プと、前記半導体チップ上部に付着され受光ないし発光
作用を行う光素子と、前記半導体チップを側面から保護
できるように前記印刷回路基板上の両側に取り付けられ
るウインドフレームと、このウインドフレーム上部に付
着されて外部に対して前記半導体チップを保護するガラ
スリッドと、を具備する。
来技術により製作された半導体パッケージに比べて各構
成要素の組立製作が容易でパッケージの全体的な製作工
程が単純化され、また生産費用の低下を図ることのでき
る光電変換用半導体パッケージを提供すること。 【構成】 金属配線が形成された印刷回路基板と、この
印刷回路基板上の所定領域に取り付けられる半導体チッ
プと、前記半導体チップ上部に付着され受光ないし発光
作用を行う光素子と、前記半導体チップを側面から保護
できるように前記印刷回路基板上の両側に取り付けられ
るウインドフレームと、このウインドフレーム上部に付
着されて外部に対して前記半導体チップを保護するガラ
スリッドと、を具備する。
Description
【０００１】
【産業上の利用分野】本発明は光電変換用半導体パッケ
ージに関し、特に光素子、例えばフォトダイオードの前
方の光透過率を阻害することなく表面実装パッケージ
（Surface Mounting Package; 以下ＳＭＰという）化す
ることのできる光電変換用半導体パッケージに関する。
ージに関し、特に光素子、例えばフォトダイオードの前
方の光透過率を阻害することなく表面実装パッケージ
（Surface Mounting Package; 以下ＳＭＰという）化す
ることのできる光電変換用半導体パッケージに関する。
【０００２】
【従来の技術】一般に、ビデオカメラ及びファクシミリ
の核心部品として使用される２次元感光アレー、あるい
は線状感光アレーなどのイメージセンサは光信号を電気
的エネルギに変換する機能を遂行しなければならないの
で、この光をデバイスに透過させるため、他のデバイス
とは異なって、パッケージ上端部は透過率が９０％以上
の透明板であるガラスリッドで構成されなければならな
い。また、前記ガラスリッドに傷が生じるとか異物質が
付着すると、光がデバイスに十分に伝達されないので、
正確な被写体の像を得ることができない。また、このよ
うにイメージを撮像するイメージセンサの特徴は受光素
子にある。この受光素子はフォトダイオードで構成され
ており、高感度を得るためには、フォトダイオードをア
レー集合体に構成させる。このため、一定の大きさのチ
ップを用いて高感度を実現しようとすると、多数のフォ
トダイオードが必要になる。また、フォトダイオードの
受光量は光源からの透過率に左右され、この透過率はフ
ォトダイオードの上あるいは周辺に存在する粒子などの
影響を受ける。このため、従来のイメージセンサのパッ
ケージ技術においては、前記チップとガラスリッドとの
間を空間で残すとかあるいは透明樹脂封止することによ
り、フォトダイオードの受光量が低下することを防止す
る点に主案点を置いてきた。このような従来技術は大き
く二つに分類することができる。
の核心部品として使用される２次元感光アレー、あるい
は線状感光アレーなどのイメージセンサは光信号を電気
的エネルギに変換する機能を遂行しなければならないの
で、この光をデバイスに透過させるため、他のデバイス
とは異なって、パッケージ上端部は透過率が９０％以上
の透明板であるガラスリッドで構成されなければならな
い。また、前記ガラスリッドに傷が生じるとか異物質が
付着すると、光がデバイスに十分に伝達されないので、
正確な被写体の像を得ることができない。また、このよ
うにイメージを撮像するイメージセンサの特徴は受光素
子にある。この受光素子はフォトダイオードで構成され
ており、高感度を得るためには、フォトダイオードをア
レー集合体に構成させる。このため、一定の大きさのチ
ップを用いて高感度を実現しようとすると、多数のフォ
トダイオードが必要になる。また、フォトダイオードの
受光量は光源からの透過率に左右され、この透過率はフ
ォトダイオードの上あるいは周辺に存在する粒子などの
影響を受ける。このため、従来のイメージセンサのパッ
ケージ技術においては、前記チップとガラスリッドとの
間を空間で残すとかあるいは透明樹脂封止することによ
り、フォトダイオードの受光量が低下することを防止す
る点に主案点を置いてきた。このような従来技術は大き
く二つに分類することができる。
【０００３】一番目は図４に示したように、セラミック
パッケージ１０とガラスリッド１２で構成されたパッケ
ージにおいて、撮像素子であるチップ１８の受光部を成
すフォトダイオード１４とガラスリッド１２との間に空
間部１６を形成させた構造である。このようなパッケー
ジは現在まで最も広く使われている形態で、セラミック
パッケージ１０とガラスリッド１２との組合工程が簡単
な利点があるが、一方、製造原価が高い欠点がある。
パッケージ１０とガラスリッド１２で構成されたパッケ
ージにおいて、撮像素子であるチップ１８の受光部を成
すフォトダイオード１４とガラスリッド１２との間に空
間部１６を形成させた構造である。このようなパッケー
ジは現在まで最も広く使われている形態で、セラミック
パッケージ１０とガラスリッド１２との組合工程が簡単
な利点があるが、一方、製造原価が高い欠点がある。
【０００４】また、二番目のパッケージ形態は図５に示
したように、図４に示す一番目のパッケージの問題点を
解決するためのもので、既存のセラミックパッケージと
その構造及び形態は同一であるが、材質をプラスチック
化したものである。
したように、図４に示す一番目のパッケージの問題点を
解決するためのもので、既存のセラミックパッケージと
その構造及び形態は同一であるが、材質をプラスチック
化したものである。
【０００５】このようなプラスチックパッケージは再び
二つに区分することができ、その一つは透明モールド樹
脂２２で封止したものである。しかし、このように透明
モールド樹脂２２を利用する場合、樹脂封止のとき作業
温度（モールディング温度）を１５０℃以下にしなけれ
ばならず、既存の一般のプラスチックパッケージに使わ
れる封止用樹脂とはその構成、材料成分及び製法が相異
するので樹脂製造工程が難しい問題点がある。また、原
価面でも既存の一般樹脂より高く、透明性維持のため充
填材を含んでいないので封止作業時溶液洩れが発生して
製品不良が多くなり、工程管理が難しいという問題点が
ある。
二つに区分することができ、その一つは透明モールド樹
脂２２で封止したものである。しかし、このように透明
モールド樹脂２２を利用する場合、樹脂封止のとき作業
温度（モールディング温度）を１５０℃以下にしなけれ
ばならず、既存の一般のプラスチックパッケージに使わ
れる封止用樹脂とはその構成、材料成分及び製法が相異
するので樹脂製造工程が難しい問題点がある。また、原
価面でも既存の一般樹脂より高く、透明性維持のため充
填材を含んでいないので封止作業時溶液洩れが発生して
製品不良が多くなり、工程管理が難しいという問題点が
ある。
【０００６】残りの種類のプラスチックパッケージは１
９８９年３月１４日付で、マツダ氏などにより出願され
て登録された米国特許第4,812,420 号に開示されてい
る。図６に示したようにこの方式によれば、図４と同様
な構造を有するが、材質としてプラスチックとガラスリ
ッドとを組合せた形態のパッケージである。ここではチ
ップ１８の受光部であるフォトダイオード１４を保護す
るため、シリコンラバーでチップ１８上のフォトダイオ
ード１４周囲に保護壁２４を形成させ、この保護壁２４
により、樹脂封止時に樹脂２６がフォトダイオード１４
へ侵入すること防止する。このようなパッケージは樹脂
２６がガラスリッド１２の上部へ侵入することを防止し
なければならないのでモールド金型の設計及び工程技術
上の難しさを生じる問題点がある。更に、シリコンラバ
ーを利用したフォトダイオード１４周囲に樹脂がフォト
ダイオードへ侵入することを防止させるための保護壁を
形成せしめなければならないので、特殊工程が要求され
るという問題点を持つ。
９８９年３月１４日付で、マツダ氏などにより出願され
て登録された米国特許第4,812,420 号に開示されてい
る。図６に示したようにこの方式によれば、図４と同様
な構造を有するが、材質としてプラスチックとガラスリ
ッドとを組合せた形態のパッケージである。ここではチ
ップ１８の受光部であるフォトダイオード１４を保護す
るため、シリコンラバーでチップ１８上のフォトダイオ
ード１４周囲に保護壁２４を形成させ、この保護壁２４
により、樹脂封止時に樹脂２６がフォトダイオード１４
へ侵入すること防止する。このようなパッケージは樹脂
２６がガラスリッド１２の上部へ侵入することを防止し
なければならないのでモールド金型の設計及び工程技術
上の難しさを生じる問題点がある。更に、シリコンラバ
ーを利用したフォトダイオード１４周囲に樹脂がフォト
ダイオードへ侵入することを防止させるための保護壁を
形成せしめなければならないので、特殊工程が要求され
るという問題点を持つ。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、従来技術の不安定な要素を除去し、光素子前方の透
過率を阻害しないながら、従来技術により製作された半
導体パッケージに比べて各構成要素の組立製作が容易で
パッケージの全体的な製作工程が単純化され、また生産
費用の低下を図ることのできる光電変換用半導体パッケ
ージを提供することにある。
は、従来技術の不安定な要素を除去し、光素子前方の透
過率を阻害しないながら、従来技術により製作された半
導体パッケージに比べて各構成要素の組立製作が容易で
パッケージの全体的な製作工程が単純化され、また生産
費用の低下を図ることのできる光電変換用半導体パッケ
ージを提供することにある。
【０００８】また、本発明の別の目的は、セットの実装
面積を減らすことのできる表面実装形パッケージである
光電変換用半導体パッケージを提供することにある。
面積を減らすことのできる表面実装形パッケージである
光電変換用半導体パッケージを提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る光電変換用半導体パッケージは、金属配
線が形成された印刷回路基板と、この印刷回路基板上の
所定領域に取り付けられる半導体チップと、前記半導体
チップ上部に付着され受光ないし発光作用を行う光素子
と、前記半導体チップを側面から保護できるように前記
印刷回路基板上の両側に取り付けられるウインドフレー
ムと、このウインドフレーム上部に付着されて外部に対
して前記半導体チップを保護するガラスリッドと、を具
備することを特徴とする。
に本発明に係る光電変換用半導体パッケージは、金属配
線が形成された印刷回路基板と、この印刷回路基板上の
所定領域に取り付けられる半導体チップと、前記半導体
チップ上部に付着され受光ないし発光作用を行う光素子
と、前記半導体チップを側面から保護できるように前記
印刷回路基板上の両側に取り付けられるウインドフレー
ムと、このウインドフレーム上部に付着されて外部に対
して前記半導体チップを保護するガラスリッドと、を具
備することを特徴とする。
【００１０】また、前記印刷回路基板は、金属配線に対
応して両側面に多数個の溝が形成されたことを特徴とす
る。
応して両側面に多数個の溝が形成されたことを特徴とす
る。
【００１１】また、前記溝部位に金がめっきされたこと
を特徴とする。
を特徴とする。
【００１２】また、前記光素子はフォトダイオードまた
は発光ダイオードであることができる。
は発光ダイオードであることができる。
【００１３】また、前記印刷回路基板とウインドフレー
ムとの付着及びウインドフレームとガラスリッドとの付
着のとき使用される接着剤は、非伝導性低温硬化剤を使
用するとよい。
ムとの付着及びウインドフレームとガラスリッドとの付
着のとき使用される接着剤は、非伝導性低温硬化剤を使
用するとよい。
【００１４】また、前記ガラスリッドは半導体チップと
同一な大きさまたは半導体チップを完全に保護できる程
度の大きさを有するものである。
同一な大きさまたは半導体チップを完全に保護できる程
度の大きさを有するものである。
【００１５】また、前記ガラスリッドと半導体チップと
の間には、空間が設けられる。
の間には、空間が設けられる。
【００１６】
【実施例】以下、本発明の実施例を添付した図面を参照
して詳細に説明する。
して詳細に説明する。
【００１７】図１に示すように、先ずチップ４２のボン
ディングパッドに対応させてＰＣＢ上に金属配線４４が
形成されている。そして、図１に示した半導体パッケー
ジの平面図及び側面図である図２及び図３に示すよう
に、電気信号の入力及び出力を行うための入出力端子
（Input/Output）を形成するために、ＰＣＢ４０の長手
方向両側面に、セット実装に合わせて溝６０を形成した
後、接触抵抗を減らすため、溝６０が形成された部位に
金めっきを施し、めっき端子４６を形成する。その後、
このめっき端子４６が形成されたＰＣＢ４０のチップ接
着部位６２に、接着剤によりチップ４２を直接接着さ
せ、金（Au）などから構成された微細金属線４８を利用
してチップのボンディングパッド（図示せず）とＰＣＢ
４０に配置された金属配線４４とを連結する。このよう
に電気的に連結させるためのワイヤボンディング工程が
完了したＰＣＢ４０の外側部位に、非伝導性接着剤５０
により全体的にパッケージの大きさに合うように別に製
作されたプラスチックウインドフレーム５２を付ける。
このように製作された状態から、チップ４２の受光部で
あるフォトダイオード５４に合うように、チップ４２を
完全に保護することのできる程度の大きさに製作された
ガラスリッド５６を、プラスチックウインドフレーム５
２上に付着する。このとき接着剤５０は予めガラスリッ
ド５６に付着される。また、この接着剤５０は、フォト
ダイオード５４の熱特性を考慮して１５０℃以下で完全
な接着を得ることができ、かつ耐湿性に優れ非伝導性材
質である低温硬化性エポキシ接着剤を使用する。また、
ガラスリッド５６の光透過率はチップ４２の受光量に大
きく影響を及ぼすため、透過率は少なくとも９２％以上
になるようにしなければならない。従って、フォトダイ
オード５４の受光量が低下することを防止するために、
フォトダイオード５４とガラスリッド５６との間を空間
５８とするパッケージを製作する。そして、外部へ電気
信号を伝達するための別のリッドが半田貫通ピンを通っ
てＰＣＢ４０に接続されることができる。従って、上述
したごとく、本発明の半導体パッケージは図４〜図６に
示したようなリードフレーム２０を使用しなくても表面
実装形パッケージを容易に製作することができる。
ディングパッドに対応させてＰＣＢ上に金属配線４４が
形成されている。そして、図１に示した半導体パッケー
ジの平面図及び側面図である図２及び図３に示すよう
に、電気信号の入力及び出力を行うための入出力端子
（Input/Output）を形成するために、ＰＣＢ４０の長手
方向両側面に、セット実装に合わせて溝６０を形成した
後、接触抵抗を減らすため、溝６０が形成された部位に
金めっきを施し、めっき端子４６を形成する。その後、
このめっき端子４６が形成されたＰＣＢ４０のチップ接
着部位６２に、接着剤によりチップ４２を直接接着さ
せ、金（Au）などから構成された微細金属線４８を利用
してチップのボンディングパッド（図示せず）とＰＣＢ
４０に配置された金属配線４４とを連結する。このよう
に電気的に連結させるためのワイヤボンディング工程が
完了したＰＣＢ４０の外側部位に、非伝導性接着剤５０
により全体的にパッケージの大きさに合うように別に製
作されたプラスチックウインドフレーム５２を付ける。
このように製作された状態から、チップ４２の受光部で
あるフォトダイオード５４に合うように、チップ４２を
完全に保護することのできる程度の大きさに製作された
ガラスリッド５６を、プラスチックウインドフレーム５
２上に付着する。このとき接着剤５０は予めガラスリッ
ド５６に付着される。また、この接着剤５０は、フォト
ダイオード５４の熱特性を考慮して１５０℃以下で完全
な接着を得ることができ、かつ耐湿性に優れ非伝導性材
質である低温硬化性エポキシ接着剤を使用する。また、
ガラスリッド５６の光透過率はチップ４２の受光量に大
きく影響を及ぼすため、透過率は少なくとも９２％以上
になるようにしなければならない。従って、フォトダイ
オード５４の受光量が低下することを防止するために、
フォトダイオード５４とガラスリッド５６との間を空間
５８とするパッケージを製作する。そして、外部へ電気
信号を伝達するための別のリッドが半田貫通ピンを通っ
てＰＣＢ４０に接続されることができる。従って、上述
したごとく、本発明の半導体パッケージは図４〜図６に
示したようなリードフレーム２０を使用しなくても表面
実装形パッケージを容易に製作することができる。
【００１８】
【発明の効果】従って、本発明による半導体パッケージ
によれば、フォトダイオード等の光素子の光透過率を阻
害しないで、従来技術により製作された半導体パッケー
ジに比べて各構成要素であるＰＣＢ、プラスチックウイ
ンドフレーム及びガラスリッドの製作が容易でパッケー
ジの全体的な製作工程が単純化され、生産費用を低下す
るので原価節減を図ることのできる効果がある。また、
セットの実装面積を減らすことのできるという効果もあ
る。
によれば、フォトダイオード等の光素子の光透過率を阻
害しないで、従来技術により製作された半導体パッケー
ジに比べて各構成要素であるＰＣＢ、プラスチックウイ
ンドフレーム及びガラスリッドの製作が容易でパッケー
ジの全体的な製作工程が単純化され、生産費用を低下す
るので原価節減を図ることのできる効果がある。また、
セットの実装面積を減らすことのできるという効果もあ
る。
【図１】本発明による光電変換用半導体パッケージの実
施例を示す断面図である。
施例を示す断面図である。
【図２】図１に示した半導体パッケージが印刷回路基板
に適用される状態を示す平面図である。
に適用される状態を示す平面図である。
【図３】図１に示した半導体パッケージの長手方向の側
面図である。
面図である。
【図４】従来の光電変換用半導体パッケージを示す断面
図である。
図である。
【図５】従来の光電変換用半導体パッケージを示す断面
図である。
図である。
【図６】従来の光電変換用半導体パッケージを示す断面
図である。
図である。
４０ ＰＣＢ ４２ チップ ４４ 金属配線 ４６ めっき端子 ５０ 接着剤 ５２ プラスチックウインドフレーム ５４ フォトダイオード ５６ ガラスリッド ５８ 空間 ６０ 溝
Claims (7)
- 【請求項１】 金属配線が形成された印刷回路基板と、
この印刷回路基板上の所定領域に取り付けられる半導体
チップと、前記半導体チップ上部に付着され受光ないし
発光作用を行う光素子と、前記半導体チップを側面から
保護できるように前記印刷回路基板上の両側に取り付け
られるウインドフレームと、このウインドフレーム上部
に付着されて外部に対して前記半導体チップを保護する
ガラスリッドと、を具備することを特徴とする光電変換
用半導体パッケージ。 - 【請求項２】 前記印刷回路基板は、金属配線に対応し
て両側面に多数個の溝が形成されたことを特徴とする請
求項１記載の光電変換用半導体パッケージ。 - 【請求項３】 前記溝部位に金がめっきされたことを特
徴とする請求項２記載の光電変換用半導体パッケージ。 - 【請求項４】 前記光素子はフォトダイオードまたは発
光ダイオードであることを特徴とする請求項１記載の光
電変換用半導体パッケージ。 - 【請求項５】 前記印刷回路基板とウインドフレームと
の付着及びウインドフレームとガラスリッドとの付着の
とき使用される接着剤は、非伝導性低温硬化剤からなる
ことを特徴とする請求項１記載の光電変換用半導体パッ
ケージ。 - 【請求項６】 前記ガラスリッドは半導体チップと同一
な大きさまたは半導体チップを完全に保護できる程度の
大きさを有することを特徴とする光電変換用半導体パッ
ケージ。 - 【請求項７】 前記ガラスリッドと半導体チップとの間
に空間が設けられていることを特徴とする請求項１記載
の光電変換用半導体パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000379A KR930017158A (ko) | 1992-01-14 | 1992-01-14 | 반도체 패키지 |
| KR1992-379 | 1992-01-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259483A true JPH05259483A (ja) | 1993-10-08 |
Family
ID=19327818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4313696A Pending JPH05259483A (ja) | 1992-01-14 | 1992-11-24 | 光電変換用半導体パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05259483A (ja) |
| KR (1) | KR930017158A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359699C (zh) * | 2004-12-30 | 2008-01-02 | 南亚电路板股份有限公司 | 互补式金属氧化物半导体影像传感器的制作方法 |
| JP2013254914A (ja) * | 2012-06-08 | 2013-12-19 | Hamamatsu Photonics Kk | 位置検出装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058590A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015490A (ja) * | 1973-06-08 | 1975-02-18 | ||
| JPS5139466B2 (ja) * | 1971-12-23 | 1976-10-28 | ||
| JPS5734375A (en) * | 1980-08-08 | 1982-02-24 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| JPH02126685A (ja) * | 1988-11-07 | 1990-05-15 | Seiko Epson Corp | 固体イメージセンサー |
-
1992
- 1992-01-14 KR KR1019920000379A patent/KR930017158A/ko not_active IP Right Cessation
- 1992-11-24 JP JP4313696A patent/JPH05259483A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5139466B2 (ja) * | 1971-12-23 | 1976-10-28 | ||
| JPS5015490A (ja) * | 1973-06-08 | 1975-02-18 | ||
| JPS5734375A (en) * | 1980-08-08 | 1982-02-24 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| JPH02126685A (ja) * | 1988-11-07 | 1990-05-15 | Seiko Epson Corp | 固体イメージセンサー |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359699C (zh) * | 2004-12-30 | 2008-01-02 | 南亚电路板股份有限公司 | 互补式金属氧化物半导体影像传感器的制作方法 |
| JP2013254914A (ja) * | 2012-06-08 | 2013-12-19 | Hamamatsu Photonics Kk | 位置検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930017158A (ko) | 1993-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5149958A (en) | Optoelectronic device component package | |
| US7274094B2 (en) | Leadless packaging for image sensor devices | |
| US6603183B1 (en) | Quick sealing glass-lidded package | |
| US6933493B2 (en) | Image sensor having a photosensitive chip mounted to a metal sheet | |
| US20030124773A1 (en) | Optical module, circuit board and electronic device | |
| US20070108561A1 (en) | Image sensor chip package | |
| US7554184B2 (en) | Image sensor chip package | |
| KR101579623B1 (ko) | 이미지 센서용 반도체 패키지 및 그 제조 방법 | |
| US20090096048A1 (en) | Optical device and manufacturing method thereof and semiconductor device | |
| US6693364B2 (en) | Optical integrated circuit element package and process for making the same | |
| US20070034772A1 (en) | Image sensor chip package | |
| JP2005317745A (ja) | 固体撮像装置およびその製造方法 | |
| CN111477693A (zh) | 光学芯片封装结构及其封装方法、光电装置 | |
| US7342215B2 (en) | Digital camera module package fabrication method | |
| CN107611147B (zh) | 多芯片塑胶球状数组封装结构 | |
| US7592197B2 (en) | Image sensor chip package fabrication method | |
| US20080203512A1 (en) | Image sensor chip package | |
| US5216805A (en) | Method of manufacturing an optoelectronic device package | |
| US6897485B2 (en) | Device for optical and/or electrical data transmission and/or processing | |
| JP2000150924A (ja) | 赤外線通信デバイス | |
| JPH05259483A (ja) | 光電変換用半導体パッケージ | |
| JPS62273768A (ja) | 固体撮像装置 | |
| CN212434647U (zh) | 光学芯片封装结构及光电装置 | |
| JPH02126685A (ja) | 固体イメージセンサー | |
| JPS62190776A (ja) | 光電変換装置 |