KR20010058590A - 리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조 - Google Patents

리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조 Download PDF

Info

Publication number
KR20010058590A
KR20010058590A KR1019990065940A KR19990065940A KR20010058590A KR 20010058590 A KR20010058590 A KR 20010058590A KR 1019990065940 A KR1019990065940 A KR 1019990065940A KR 19990065940 A KR19990065940 A KR 19990065940A KR 20010058590 A KR20010058590 A KR 20010058590A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
dam
leads
mounting plate
Prior art date
Application number
KR1019990065940A
Other languages
English (en)
Inventor
최영남
박영국
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019990065940A priority Critical patent/KR20010058590A/ko
Publication of KR20010058590A publication Critical patent/KR20010058590A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이 발명은 리드 프레임을 이용한 전하결합소자용 반도체칩을 탑재한 강화된 구조의 패키지 및, 외부 입출력 단자를 외주연쪽으로 노출시키는 것에 의하여 동일 또는 상이한 유형의 패키지를 당접하여 실장 가능케 함으로써 실장 면적을 최소화할 수 있도록 한 패키지 구조에 관한 것으로서,
일면에 다수의 입출력패드가 형성된 전하결합소자용 반도체칩과; 접착층을 개재하여 상기한 반도체칩이 실장되는 반도체칩 탑재판과; 상기한 반도체칩 탑재판의 외주연으로부터 이격하여 방사상으로 연장되며 그 외측 단부가 하향으로 연장된 노출된 리드 단부를 갖는 다수의 리드와; 상기한 다수의 리드 및 상기한 반도체칩 탑재판의 상면과 상기한 리드 단부의 내측면과 상기한 리드 단부의 외측단에 의해 한정되는 영역을 봉지하는 수지 봉지부와; 상기한 수지 봉지부와 일체적으로 형성되며 상기한 리드 단부에 인접한 리드 상면에 형성되는 사각 고리상의 댐과; 상기한 입출력패드와 상기한 리드를 전기적으로 연결하는 본딩 와이어와; 상기한 댐의 상면에 위치하는 투광창으로 구성되는 리드 프레임을 이용한 전하결합소자용 패키지가 제공되고,
이에 의해 강화된 구조의 패키지를 얻을 수 있음과 아울러, 실장 면적의 최소화가 가능한 장점이 있다.

Description

리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연 리드 구조{Package for Charge Coupled Device Using Lead Frame And The Structure of Peripheral Leads Thereof}
본 발명은 리드 프레임을 이용한 전하결합소자(CCD:Charge Coupled Device)용 패키지 및 그 주연 리드 구조에 관한 것이며, 더욱 상세하게는, 리드 프레임을 이용한 전하결합소자용 반도체칩을 탑재한 강화된 구조의 패키지 및, 외부 입출력 단자를 외주연쪽으로 노출키는 것에 의하여 동일 또는 상이한 유형의 패키지를 당접하여 실장 가능케 함으로써 실장 면적을 최소화할 수 있도록 한 패키지 구조에 관한 것이다.
전하결합소자(CCD:Charge Coupled Devices)란 반도체 표면의 임의의 한정된 개소의 공핍 영역(空乏領域)에 소수의 전하를 축적하고 표면을 통하여 인접한 유사한 공핍 영역으로 상기한 전하를 전달하는 동작을 하는 반도체 소자를 이른다. 텔레비전 카메라 등과 같은 영상신호 계통에 있어서, 피사체의 빛은 렌즈를 통과한 후 색분해 광학계에 의해 3원색으로 분해돼 각각 촬상 디바이스의 수광면에 결상되며, 여기서 상기한 상을 소자내에서 전자적으로 주사해 전기신호로 변환시켜 출력하는 소자가 고체촬상소자이다. 이러한 전하결합소자의 응용분야는 촬상디바이스, 대용량메모리, 아날로그 신호처리의 세가지이며, 구조적으로는 금속산화물 반도체(MOS:Metal Oxide Semiconductor)이기 때문에 MOS 프로세스 기술을 사용해 고집적회로(LSI)화도 용이하다. 전하결합소자는 특히 자기주사 기능과 광전변환 기능을 함께 갖추고 있기 때문에 촬상디바이스에 주로 응용되며 일차원의 라인센서와 이차원의 에이리어 센서가 있으며 그 화소수는 일반적으로 라인센서는 1,500 화소, 에이리어센서는 512×320 화소이다.
상기한 전하결합소자가 다수 형성된 전하결합소자용 반도체칩을 탑재한 반도체 패키지는 통상 그 반도체칩이 외부의 빛을 수광할 수 있도록 반도체칩의 상방에 글래스판이 위치한다.
종래의 리드 프레임을 이용한 전하결합소자용 반도체 패키지(1')를 도 4a 및 도 4b를 참조하여 설명하기로 한다.
다수의 입출력패드(2a)가 형성된 전하결합소자용 반도체칩(2)은 접착층(미도시)을 개재하여 반도체칩 탑재판(4)상에 실장되어 있으며, 상기한 반도체칩 탑재판(4)의 외주연으로부터 일정 거리 이격하여 다수의 리드(3)가 방사상으로 연장되어 있다. 한편, 상기한 반도체칩 탑재판(4)의 모서리에는 타이바(14)가 연장되어 있다. 상기한 다수의 리드(3)의 내측단부에는 반도체칩(2)의 입출력패드(2a)와 본딩 와이어(10)에 의하여 전기적으로 연결되는 은도금 영역인 본드핑거(13)가 형성되어 있으며, 상기한 다수의 리드(3) 사이의 영역 및 상기한 본드핑거(13)와 상기한 반도체 칩 탑재판(4) 사이의 영역에는 수지 봉지부(7)가 형성되어 패키지(1')의 밀폐된 저면을 형성한다. 여기서, 사각 고리상의 댐(8)은 수지 봉지부(7)의 외주연으로부터 내측으로 약간 이격한 위치에서 상방을 향하여 상기한 수지 봉지부(7)와 일체적으로 연장 형성되어 있다. 상기한 댐(8)의 높이는 반도체 칩(2)의 입출력패드(2a)와 본드핑거(13)를 전기적으로 연결하는 와이어(10)의 루프 높이 보다 약간 높게 형성되며, 상기한 댐(8)에 의해 한정되는 영역은 투시창인 글래스판(9)이 위치하고 있다. 상기한 투명한 글래스판(9)은 상기한 반도체칩(2) 및 도전성 와이어(10) 등을 유해한 외부 환경으로부터 보호함과 아울러, 외부로부터 입사되는 광선을 상기 반도체칩(2)이 용이하게 수광할 수 있도록 댐(8)의 상면에 접착되어 있다. 한편, 상기한 다수의 리드(3)의 외측 단부로부터 중앙으로 일정 거리 이격한 저면에는 마더보드(미도시) 등에의 실장을 위한 외부입출력 단자로서의 솔더볼(11)이 형성되어 있다.
상기한 종래의 전하결합소자용 패키지(1')에 있어서는, 외부의 물체로부터 반사된 광선이 상기한 글래스판(9)을 투과하여 전하결합소자용 반도체칩(2)의 표면에 입사되고 입사된 광선은 광선의 세기 및 파장에 따른 소정의 전기적 신호로 변환되어 도전성 와이어(10), 리드(3) 및 솔더볼(11)을 경유하여 마더보드(미도시)로 전달된다. 상기한 변환된 소정의 전기적 신호는 적당한 변환 장치에 의하여 다시 영상으로 재현될 수 있게 된다.
그러나, 상기한 바와 같은 종래의 리드 프레임을 이용한 전하결합소자용 패키지(1')는, 반도체칩 탑재판(4) 및 다수의 리드(3)와 이들 사이의 공간에 상기한탑재판(4) 및 리드(3)의 두께와 동일한 두께를 갖는 매우 얇은 수지 봉지부(7)가 형성되어 있을 뿐이므로, 제작된 패키지(1')의 베이스(저면)가 대단히 취약한 구조가 되며, 따라서 댐(8)에 약간의 외력이 가해지는 경우 패키지(1')가 쉽게 부서지거나 또는 기능 상실이나 기능 장애가 발생하는 등의 심각한 문제점이 있다.
또한, 상기한 종래의 패키지(1') 구조를 포함하는 종래의 패키지에 있어서는, 외부 입출력 단자로서의 솔더볼(11)이 리드(3)의 외측 단부로부터 내측으로 상당한 거리 만큼 이격된 위치의 저면에 형성되어 있음과 아울러, 리드(3)의 외측 단부가 패키지(1')의 외주연으로부터 약간 돌출되어 있으므로 2개 이상의 패키지(1')를 연이어 마더 보드(미도시) 등에 실장시 돌출부 만큼 더 실장 면적을 차지하게 됨과 동시에, 각각의 패키지(1')에 형성된 외부입출력 단자 모두에 대해 각각 별도로 솔더링하여야 하는 문제가 있다.
따라서, 본 발명의 첫 번째 목적은, 강화된 구조를 가지면서도 제작이 간편하여 공정 효율성이 높으며, 또한 박형(薄型)인 리드 프레임을 이용한 전하결합소자용 패키지를 제공하는 것이다.
본 발명의 두 번째 목적은, 적어도 둘 이상의 패키지를 마더 보드 등에 실장시 실장 면적을 최소화할 수 있음과 아울러, 마더 보드 등에의 실장시 외부 입출력 단자의 솔더링 수를 최소화할 수 있는 구조의 리드 프레임을 이용한 패키지를 제공하는 것이다.
상기한 본 발명의 첫 번째 목적을 달성하기 위한 본 발명의 바람직한 일 양태(樣態)에 의하면, 일면에 다수의 입출력패드가 형성된 전하결합소자용 반도체칩과; 접착층을 개재하여 상기한 반도체칩이 실장되는 반도체칩 탑재판과; 상기한 반도체칩 탑재판의 외주연으로부터 이격하여 방사상으로 연장되며 그 외측 단부가 하향으로 연장된 노출된 리드 단부를 갖는 다수의 리드와; 상기한 다수의 리드 및 상기한 반도체칩 탑재판의 상면과 상기한 리드 단부의 내측면과 상기한 리드 단부의 외측단에 의해 한정되는 영역을 봉지하는 수지 봉지부와; 상기한 수지 봉지부상에 형성되며 상기한 리드 단부에 인접한 리드 상면에 형성되는 사각 고리상의 댐과; 상기한 입출력패드와 상기한 리드를 전기적으로 연결하는 본딩 와이어와; 상기한 댐의 상면에 위치하는 투광창으로 구성되는 리드 프레임을 이용한 전하결합소자용 패키지가 제공된다.
상기한 본 발명의 두 번째 목적을 달성하기 위한 본 발명의 바람직한 일 양태(樣態)에 의하면, 일면에 다수의 입출력패드가 형성된 반도체칩과; 접착층을 개재하여 상기한 반도체칩이 실장되는 반도체칩 탑재판과; 상기한 반도체칩 탑재판의 외주연으로부터 이격하여 방사상으로 연장되며 그 외측 단부가 하향으로 연장된 노출된 리드 단부를 갖는 다수의 리드와; 상기한 입출력패드와 상기한 리드를 전기적으로 연결하는 본딩 와이어와; 상기한 다수의 리드 및 상기한 반도체칩 탑재판의 상면과 상기한 리드 단부의 내측면과 상기한 리드 단부의 외측단에 의해 한정되는 영역을 포함하는 영역을 봉지하는 수지 봉지부로 구성되는 반도체 패키지가 제공된다.
도 1a 및 도 1b는, 각각, 본 발명의 바람직한 일구체예에 따른 리드 프레임을 이용한 전하결합소자용 패키지의 측단면도로서, 도 1b는 도 1a의 구체예에 있어서 외부입출력 단자로서 솔더볼이 융착된 구체예를 도시하고 있다.
도 2a 및 도 2b는, 각각, 본 발명의 바람직한 다른 일구체예에 따른 리드 프레임을 이용한 전하결합소자용 패키지의 측단면도로서, 도 2b는 도 2a의 구체예에 있어서 외부입출력 단자로서 솔더볼이 융착된 구체예를 도시하고 있다.
도 3은 도 1b에 도시한 본 발명의 복수의 패키지를 실장 면적을 최소화할 수있도록 당접(當接)하여 마더 보드상에 실장하는 일례를 도시한 실장 예시도이다.
도 4a 및 도 4b는, 각각, 종래의 리드 프레임을 이용한 전하결합소자용 패키지의 측단면도 및 평면도이다.
- 도면중 주요 부호에 대한 설명 -
1a,1b,1c,1d : 본 발명의 전하결합소자용 패키지
2 : 반도체칩 2a : 입출력패드
3 : 리드 13 : 본드핑거
4 : 반도체 칩 탑재판 5 : 리드 단부
6 : 리드 외측단 7 : 수지 봉지부
8 : 댐 9 : 투광창
10 : 도전성 와이어 11 : 솔더볼
12 : 리드 절곡부 14 : 댐바
20 : 마더 보드 21 : 회로
이하, 본 발명을 첨부 도면을 참조하여 더욱 상세히 설명하기로 한다.
도 1a는 본 발명의 바람직한 일구체예에 따른 리드 프레임을 이용한 전하결합소자용 패키지(1a)의 측단면도로서, 반도체칩 탑재판(4)과 그 외주연으로부터 일정 거리 이격하여 방사상으로 연장되며 그 외측 단부가 약간 하향으로 연장되어 그 외측면이 노출된 리드 단부(5)를 형성하는 다수의 리드(3)의 상면과 상기한 리드 단부(5)의 내측면과 상기한 리드 단부(5)의 외측단(6)에 의해 한정되는 영역이 수지 봉지부(7)로 봉지되어 있다. 상기한 리드(3)의 내측 단부 상면에는 와이어(10) 본딩을 용이하게 하고 본딩 강도를 향상시키기 위한 은 도금 영역인 본드 핑거(13)가 형성될 수 있으며, 외측 단부를 이루는 하향으로 연장된 리드 단부(5)의 하방으로 노출된 리드 외측단(6)의 표면은 솔더 도금될 수 있다. 리드(3)는 통상적으로 구리, 구리 합금, 합금 42 등으로 만들어진다. 하향으로 연장되는 리드 단부(5)는 스탬핑 등에 의한 기계적 절곡 또는 엣칭에 의한 화학적 방법에 의해 형성될 수 있다.
상기한 수지 봉지부(7)의 외주연부로부터는, 이에 한정되는 것은 아니지만, 대략 사각 고리상의 형태로 상방으로 연장된 댐(8)이 형성된다. 상기한 댐(8)은 수지 봉지부(7)와 동일한 수지재로 일체적으로 형성되는 것이 강도 증대, 공정수 축소를 통한 제조 비용 절감 등의 차원에서 바람직하나, 본 발명은 이에 한정되는 것은 아니며, 세라믹, 금속 또는 다른 종류의 수지 등으로 비일체적으로 형성될 수도 있으며, 이 경우 열전도성이 우수한 소재로 형성하는 것이 바람직할 수 있다.
본 발명에 있어서의 수지 봉지부(7)는 종래와 같이 리드 두께와 동일한 두께로 얇게 형성되는 것이 아니라, 리드(3)의 외측 단부가 하향 연장되어 형성되는 리드 단부(5)의 길이와 동일하거나 또는 그 길이 보다 약간 작은 두께로 형성되므로, 상기한 리드(3) 및 반도체칩 탑재판(4)을 위치 이동없게 더욱 견고히 유지시킬 수 있는 동시에, 상기한 댐(8)을 더욱 견고히 지지할 수가 있고, 따라서 패키지(1a)의 전체적인 구조 강도를 증대시키게 된다.
상기한 수지 봉지부(7)에 의해 지지되는 댐(8)의 내부 영역 중앙에 위치하는반도체칩 탑재판(4) 상면에는 다수의 입출력패드(2a)가 상면에 형성된 전하결합소자용 반도체칩(2)이 접착층(미도시)을 개재하여 실장된다.
상기한 반도체칩(2)의 입출력패드(2')와 상기한 리드(3)의 본드 핑거(13)는 본딩 와이어(10)에 의하여 전기적으로 연결된다. 상기한 본딩 와이어(10)는 골드 또는 알루미늄, 또는 이들의 합금으로 만들어질 수 있다. 따라서, 반도체칩(2)의 신호는 도전성 와이어(10), 본드핑거(13), 리드(3), 리드 단부(5), 리드 외측단(6)을 경유하여 외부의 마더보드(미도시)로 전달된다.
또한, 상기한 수지 봉지부(7)상에 상방으로 연장되는 댐(8)의 높이는 상기 한 와이어(10)의 루프(loop) 높이보다 약간 높게 형성된다.
상기한 댐(8)의 상면에 위치하는 투광창(9)은 상기한 반도체칩(2) 및 도전성 와이어(10) 등을 유해한 외부 환경으로부터 보호함과 아울러, 외부로부터 입사되는 광선을 상기 반도체칩(2)이 용이하게 수광할 수 있도록 투명도가 높은 소재, 즉 유리, 수정 또는 아크릴로 형성될 수 있으며 댐(8)의 상면에 접착층(미도시)을 개재하여 부착된다.
도 1b는 본 발명의 바람직한 일구체예에 따른 리드 프레임을 이용한 전하결합소자용 패키지(1b)의 다른 측단면도로서, 외부입출력 단자로서 솔더볼(11)이 리드 단부(5)의 리드 외측단(6)에 융착되어 있는 것을 제외하고는 도 1a의 패키지(1a)와 본질적으로 동일하므로 전술한 도 1에 대한 설명을 참조하기 바란다.
도 2a는 본 발명의 바람직한 다른 일구체예에 따른 리드 프레임을 이용한 전하결합소자용 패키지(1c)의 측단면도로서, 그 기본 구조는 도 1a의 패키지(1a)와 기본적으로 동일하므로 그 차이점에 대해서만 설명하기로 한다.
도 2a에 도시한 패키지(1c)에 있어서는, 리드(3)가 그 내측 일단에 은이 도금된 영역인 본드 핑거(13)와 경사 절곡부(12)와 하향 연장된 리드 단부(5)로 구성되며, 상기한 경사 절곡부(12)는 도 2a에서는 하나만이 형성되어 있는 예를 나타내고 있지만, 본 발명은 이에 한정되는 것은 아니며, 필요에 따라서는 적어도 하나 이상 형성될 수도 있으며 이는 본 발명에 있어서 임의적이다. 또한 도 2a에는 상기한 경사 절곡부(12)가 하향 절곡 경사되어 있는 예를 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 상기한 경사 절곡부(12)가 상향 절곡되어 수지 봉지부(7)의 중앙부 두께보다 주연부의 두께를 더 크게 형성할 수도 있고, 이는 본 발명에 있어서 임의적이다.
따라서, 상기한 패키지(1c)에 있어서는 수지 봉지부(7)가 반도체칩 탑재판(4)과 그 외주연으로부터 일정 거리 이격하여 방사상으로 연장되며 경사 절곡부(12)를 경유하여 그 외측 단부가 약간 하향으로 연장되어 그 외측면이 노출된 리드 단부(5)를 형성하는 다수의 리드(3)의 상면과 상기한 리드 단부(5)의 내측면과 상기한 리드 단부(5)의 외측단(6)에 의해 한정되는 영역이 수지 봉지부(7)로 봉지된다. 이에 의하여, 상기한 수지 봉지부(7)의 중앙부 두께는 그 주연부의 두께 보다 경사 절곡부(12)의 높이 만큼 더 두껍게 형성되며, 따라서 패키지(1c) 전체의 구조적 강도가 더욱 증대될 수 있게 된다.
도 2b는 본 발명의 바람직한 일구체예에 따른 리드 프레임을 이용한 전하결합소자용 패키지(1d)의 다른 측단면도로서, 외부입출력 단자로서 솔더볼(11)이 리드 단부(5)의 리드 외측단(6)에 융착되어 있는 것을 제외하고는 도 2a의 패키지(1c)와 본질적으로 동일하므로 전술한 도 2a에 대한 설명을 참조하기 바란다.
도 3은 도 1b에 도시한 본 발명의 복수의 패키지(1a)를 실장 면적을 최소화할 수 있도록 당접(當接)하여 마더 보드(20)상에 실장하는 일례를 도시한 실장 예시도로서, 본 발명에 따른 패키지(1b)에 있어서는 리드 구조가 수지 봉지부(7)의 외주연에 리드(3)의 리드 단부(5)가 노출되게 돌출 형성되어 있으므로, 2개 이상의 패키지(1b)를 마더 보드(20)상에 실장시 패키지(1b)의 외주연에 돌출되어 노출된 리드 단부(5)를 상호 당접(當接)시켜 마더 보드(20)의 회로(21)상에 동시에 접속시킬 수가 있으므로, 마더 보드(20)상에 실장시 실장 공정을 간단하고도 용이하게 할 수가 있을 뿐만 아니라 실장 면적의 최소화를 이룰 수가 있다.
도 3에 도시한 실장 예시도는 도 1b에 도시한 패키지(1b)에만 한정되는 것이 아니라, 도 1a, 도 2a 및 도 2b에 도시한 패키지(1a,1c,1d)에도 동일하게 적용될 수 있으며, 상기한 본 발명에 따른 패키지(1a,1b,1c,1d)중 어느 한 종류 또는 다양한 종류의 조합을 마더 보드(20)상에 실장하는 것도 가능함은 물론이다.
또한, 본 발명에 따른 패키지(1a,1b,1c,1d)와 동일한 리드 구조, 즉 리드의 외측 단부(5)가 수지 봉지부(7)의 외주연 외부로 노출되게 하향 연장되어 있는 구조를 갖게 만든 다른 유형의 패키지, 예컨대, 메모리 패키지, 플래쉬 메모리 패키지, S-램 등도 본 발명의 영역에 포함되는 것임은 물론이며, 도 3에 도시한 실장 예시도와 본질적으로 동일한 방법에 의해 실장할 수 있고, 이에 의해 마더 보드(20)상에 실장시 실장 공정을 간단하고도 용이하게 할 수가 있을 뿐만 아니라 실장 면적의 최소화를 이룰 수가 있다.
상술한 바와 같이, 본 발명에 따른 리드 프레임을 이용한 전하결합소자용 반도체 패키지는 수지 봉지부(베이스 부분)가 강화되어 있는 구조로 되어 있으므로 전체적인 구조 강도도 향상되며 리드 단부가 수지 봉지부의 외주연 외측으로 노출되어 있는 구조를 가지고 있으므로 이러한 구조를 가지고 있는 동일 또는 상이한 유형의 패키지를 당접하여 실장 가능하며, 따라서 실장 면적의 최소화를 도모할 수가 있는 장점이 있다.

Claims (8)

  1. 하기로 구성되는 리드 프레임을 이용한 전하결합소자(CCD:Charge Coupled Device)용 반도체 패키지:
    일면에 다수의 입출력패드가 형성된 전하결합소자용 반도체칩;
    접착층을 개재하여 상기한 반도체칩이 실장되는 반도체칩 탑재판;
    상기한 반도체칩 탑재판의 외주연으로부터 이격하여 방사상으로 연장되며 그 외측 단부가 하향으로 연장된 노출된 리드 단부를 갖는 다수의 리드;
    상기한 다수의 리드 및 상기한 반도체칩 탑재판의 상면과 상기한 리드 단부의 내측면과 상기한 리드 단부의 외측단에 의해 한정되는 영역을 봉지하는 수지 봉지부;
    상기한 수지 봉지부상에 형성되며 상기한 리드 단부에 인접한 리드 상면에 형성되는 사각 고리상의 댐;
    상기한 입출력패드와 상기한 리드를 전기적으로 연결하는 본딩 와이어; 및
    상기한 댐의 상면에 위치하는 투광창.
  2. 하기로 구성되는 리드 프레임을 이용한 반도체 패키지:
    일면에 다수의 입출력패드가 형성된 반도체칩;
    접착층을 개재하여 상기한 반도체칩이 실장되는 반도체칩 탑재판;
    상기한 반도체칩 탑재판의 외주연으로부터 이격하여 방사상으로 연장되며 그외측 단부가 하향으로 연장된 노출된 리드 단부를 갖는 다수의 리드;
    상기한 입출력패드와 상기한 리드를 전기적으로 연결하는 본딩 와이어; 및
    상기한 다수의 리드 및 상기한 반도체칩 탑재판의 상면과 상기한 리드 단부의 내측면과 상기한 리드 단부의 외측단에 의해 한정되는 영역을 포함하는 영역을 봉지하는 수지 봉지부.
  3. 제 1 항 또는 제 2 항에 있어서, 상기한 리드의 리드 단부가 스탬핑에 의한 기계적 절곡 또는 엣칭에 의한 화학적 방법에 의하여 형성된 반도체 패키지.
  4. 제 1 항 또는 제 2 항에 있어서, 상기한 리드가 적어도 하나 이상의 경사 절곡부를 갖는 반도체 패키지.
  5. 제 4 항에 있어서, 상기한 경사 절곡부가 하향 또는 상향 경사 절곡부인 반도체 패키지.
  6. 제 1 항 또는 제 2 항에 있어서, 상기한 리드 단부의 외측단에 외부 입출력 단자로서의 솔더볼을 또한 포함하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기한 댐이 상기한 수지 봉지부와 일체적으로 형성되어 있는 반도체 패키지.
  8. 제 1 항에 있어서, 상기한 댐이 세라믹, 금속 및 수지로 이루어지는 군으로부터 선택되는 어느 하나의 소재로 형성되어 있고, 상기한 투광창이 유리, 석영 및 아크릴로 이루어지는 군으로부터 선택되는 어느 하나의 소재로 형성되어 있는 반도체 패키지.
KR1019990065940A 1999-12-30 1999-12-30 리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조 KR20010058590A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065940A KR20010058590A (ko) 1999-12-30 1999-12-30 리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065940A KR20010058590A (ko) 1999-12-30 1999-12-30 리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조

Publications (1)

Publication Number Publication Date
KR20010058590A true KR20010058590A (ko) 2001-07-06

Family

ID=19633095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065940A KR20010058590A (ko) 1999-12-30 1999-12-30 리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조

Country Status (1)

Country Link
KR (1) KR20010058590A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090986A (ko) * 2002-05-24 2003-12-01 킹팍 테크놀로지 인코포레이티드 이미지 센서
KR101363392B1 (ko) * 2012-10-17 2014-02-17 (주)엘이디팩 고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0195553A (ja) * 1987-10-08 1989-04-13 Sony Corp 固体撮像装置
JPH0590548A (ja) * 1991-09-27 1993-04-09 Kyocera Corp 固体撮像素子収納用パツケージ
JPH05206427A (ja) * 1992-01-09 1993-08-13 Nec Corp 固体撮像装置
KR930017158A (ko) * 1992-01-14 1993-08-30 김광호 반도체 패키지
JPH065726A (ja) * 1992-06-23 1994-01-14 Sony Corp 樹脂製中空パッケージを用いた半導体装置
JPH0685097A (ja) * 1992-09-02 1994-03-25 Sony Corp 固体撮像装置の製造方法
JPH10144898A (ja) * 1996-11-15 1998-05-29 Sony Corp 固体撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0195553A (ja) * 1987-10-08 1989-04-13 Sony Corp 固体撮像装置
JPH0590548A (ja) * 1991-09-27 1993-04-09 Kyocera Corp 固体撮像素子収納用パツケージ
JPH05206427A (ja) * 1992-01-09 1993-08-13 Nec Corp 固体撮像装置
KR930017158A (ko) * 1992-01-14 1993-08-30 김광호 반도체 패키지
JPH065726A (ja) * 1992-06-23 1994-01-14 Sony Corp 樹脂製中空パッケージを用いた半導体装置
JPH0685097A (ja) * 1992-09-02 1994-03-25 Sony Corp 固体撮像装置の製造方法
JPH10144898A (ja) * 1996-11-15 1998-05-29 Sony Corp 固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090986A (ko) * 2002-05-24 2003-12-01 킹팍 테크놀로지 인코포레이티드 이미지 센서
KR101363392B1 (ko) * 2012-10-17 2014-02-17 (주)엘이디팩 고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US20080108169A1 (en) Ultrathin module for semiconductor device and method of fabricating the same
US6727431B2 (en) Optical module, circuit board and electronic device
KR102467001B1 (ko) 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
JP3388824B2 (ja) ガラスリード載置型固体撮像素子のパッケージ
JP4673721B2 (ja) 撮像装置及びその製造方法
US7084474B2 (en) Photosensitive semiconductor package and method for fabricating the same
US7579583B2 (en) Solid-state imaging apparatus, wiring substrate and methods of manufacturing the same
US20070210246A1 (en) Stacked image sensor optical module and fabrication method
CN100444392C (zh) 固态成像方法及装置
KR20140028700A (ko) 반도체 패키지
JP2001185657A (ja) 半導体パッケージ及びその製造方法
JP2006294720A (ja) カメラモジュール
JP4172558B2 (ja) 赤外線通信デバイス
JPH03155671A (ja) 固体撮像装置
KR20010058590A (ko) 리드 프레임을 이용한 전하결합소자용 패키지 및 그 주연리드 구조
KR100370852B1 (ko) 반도체패키지
KR20040110294A (ko) 고체 촬상용 반도체 장치
KR102574875B1 (ko) 이미지 센서 패키지
KR20010058581A (ko) 반도체패키지 및 그 제조방법
KR100377470B1 (ko) 반도체패키지
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
KR100362505B1 (ko) 반도체패키지
KR100359790B1 (ko) 반도체 패키지 및 그 제조방법
JP4557676B2 (ja) 半導体装置の実装構造
JP2004228098A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application