JPH07135129A - Si転写マスク、及び、Si転写マスクの製造方法 - Google Patents

Si転写マスク、及び、Si転写マスクの製造方法

Info

Publication number
JPH07135129A
JPH07135129A JP15168493A JP15168493A JPH07135129A JP H07135129 A JPH07135129 A JP H07135129A JP 15168493 A JP15168493 A JP 15168493A JP 15168493 A JP15168493 A JP 15168493A JP H07135129 A JPH07135129 A JP H07135129A
Authority
JP
Japan
Prior art keywords
pattern
transfer mask
silicon
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15168493A
Other languages
English (en)
Other versions
JP3265718B2 (ja
Inventor
Teruyuki Kagami
照行 鏡味
Sakae Yaita
栄 矢板
Jiro Katane
二朗 片根
Mitsuo Tanabe
光男 田辺
Yoshinori Nakayama
義則 中山
Hidetoshi Sato
秀寿 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15168493A priority Critical patent/JP3265718B2/ja
Priority to US08/260,369 priority patent/US5520297A/en
Priority to KR1019940014404A priority patent/KR100300109B1/ko
Publication of JPH07135129A publication Critical patent/JPH07135129A/ja
Application granted granted Critical
Publication of JP3265718B2 publication Critical patent/JP3265718B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【目的】電子ビーム描画装置のマルチショット描画方式
などに用いるSi転写マスクをドライエッチングと異方
性エッチングの組合わせで、作製することでSi屑など
の異物を低減し、高信頼のSi転写マスクを提供する。 【構成】貼り合わせSi基板の一表面へ転写マスクパタ
ーン4とチップ化するためのパターン5をドライエッチ
ングで加工し、保護膜を形成後、もう一方の表面へ形成
した開口パターン7および8をシリコンのシール剤を用
いて保護しウェハ一括異方性エッチング加工することで
Si転写マスクをチップ化する。 【効果】帯電防止膜の剥離や、チャージアップの生じな
いSi転写マスクが得られ、高精度の描画ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セルプロジェクション
タイプの電子ビーム描画装置等に用いられるSi転写マ
スク、及び、Si転写マスクの製造方法に関する。
【0002】
【従来の技術】LSI等の半導体装置の製造において
は、超微細パターンの加工に電子ビーム描画装置が使用
されており、パターンを描く絞り(転写マスク)には従
来Mo板が使用されていた。スループットの向上を図る
には加工精度が高いSiを用いた転写マスクをマルチシ
ョット描画方式に用いる案が提案されている(特開昭60
−81750号公報,特開平2−76216号公報,特開平4−2431
18号公報)。
【0003】これらに知られたSi転写マスクの製造工
程図を説明する。シリコン単結晶基板の一方の表面上に
シリコン窒化膜を形成し、アパーチャ絞りの開口部に該
当する部分のシリコン窒化膜を蝕刻除去する。もう一方
の表面上にシリコン窒化膜を形成し、その上にTi薄膜
とAu薄膜を順次形成する。Au薄膜上にマスクと相補
の関係にあるパターンをレジストにより形成し、Auメ
ッキすることにより、電子線吸収層を形成し、レジスト
を除去する。イオンエッチング法により、電子線吸収層
の開口部分のAu薄膜及びTi薄膜をシリコン窒化膜が
露出するまで除去した後にシリコン窒化膜を保護マスク
としてシリコン単結晶基板の露出部を異方性エッチング
する。
【0004】さらに、シリコン貼り合わせ単結晶基板の
一方の表面に転写マスクパターンを形成し、その後、転
写マスクパターンに相対する関係にあるパターンを開口
し、ダイシングによりチップ化する。なお表面転写マス
クパターン保護と開口部のマスク材にはSi34膜を用
いている。つづいて、ガラス板へワックスで接着し、表
面の転写マスクパターン部を保護する。KOH水溶液
(75℃)へ入れ、所定の深さ(酸化膜の所)まで異方
性エッチングし、水洗後有機洗浄し、ガラスより剥離す
る。パターン表面へAu等の金属膜を形成し、作製す
る。
【0005】また、上記した特開平2−76216号公報に
は、Siを使った転写マスクに厚いリブを設ける構造が
記載されている。また、特開平4−243118 号公報には、
帯電防止膜を形成した構成が開示されている。
【0006】このようにして、シリコン単結晶基板に
は、同様の転写マスクが複数形成される。従来の技術で
は、各々の転写マスクを切離すために、ダイシング加工
していた(ダイシングソウで切断)。
【0007】
【発明が解決しようとする課題】従来のSi転写マスク
の生産方法においては、ダイシング加工して、チップ化
し、ワックスで保護加工し、転写マスクとする方法が用
いられていたので下記のような問題点が付随していた。
【0008】すなわち、ダイシングソウでSiを切断
し、チップ化するためSi切削屑が転写マスクへ付着す
る。洗浄しても、完全にこのSi屑は除去は困難であ
る。このため、転写マスクとして電子ビーム描画装置へ
搭載して使用した場合、この汚れがチャージアップなど
の原因となった。
【0009】また、帯電防止膜を転写マスク表面に形成
しても、高い加速電圧ではSi切削屑などの汚れが原因
で帯電防止膜が剥離するという大きな問題が発生してい
た。さらに、従来のワックスで保護して異方性エッチン
グする手法では、ワックスがKOH水溶液等70℃以上
の高温の異方性エッチング液に耐久性がなく、何度も塗
り返さなければならなく、そしてエッチング液より出し
入れするため、汚れが付着して完全に除去できなかった
り、Si転写マスクの外観形状に欠陥が発生し、製品歩
留まりが上がらない問題もあった。
【0010】本発明の第1の目的は、上記Si転写マス
クに汚れがなく、留まりの高い高信頼性のSi転写マス
クとSi転写マスクの製造方法を提供することにある。
【0011】また、従来の転写マスク構造では不活性化
絶縁膜のSi34膜やシリコン基板が露出しているた
め、ビームが膜を透過したり、チャージアップしたり、
そしてAu等の電子線吸収層とSi34などの支持染の
応力差で、使用時の照射ビームにより転写マスクが歪む
恐れがある。
【0012】本発明の第2の目的は、照射ビームによる
転写マスクの歪みを抑えることが可能なSi転写マスク
とSi転写マスクの製造方法を提供することにある。
【0013】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明では、シリコン膜に複数のパターンを
形成し、さらに、形成した各々のパターンの面積よりも
大きな開口を有するようにシリコン膜を脆弱部を形成す
るようにしてシリコン転写マスクを製造する。また、上
記第2の目的を達成するために、上記チップ化されたS
i転写マスクは、両面から、帯電防止膜を形成するか、
またはマスクホルダーへ組み立て後、両面へマスクホル
ダーごと帯電防止膜を形成するようにする。
【0014】
【作用】上記のように構成されると、脆弱部は、例えば
自重により、剪断力がかかりパターン部は切り離され、
チップ分離される。このように、Si転写マスクは、タ
イシング加工の工程を経なくても、チップ化され、クリ
ーンプロセスで作製でき、Si切削屑やワックス,薬品
等の汚れが付着しない。また、ウェハで一括エッチング
でチップ化されるため転写マスク1組を作るに要する時
間を低減できる。さらに、チップの両面と側壁へ帯電防
止膜を形成することにより、このSi転写マスクは電子
ビーム描画装置へ搭載し使用してもチャージアップや、
帯電防止膜の剥離が発生せず、外観形状の欠陥による歩
留まり低下も消減する。また、望ましくは、Siを電子
ビーム吸収体とし、極く薄い金属膜を帯電防止膜とした
構造とすることにより、放熱性に優れ、照射電子ビーム
により発生する熱による歪を回避できる。
【0015】
【実施例】
(実施例1)図1〜図7を用いて本発明によるSi転写
マスクとSi転写マスクの生産方法の一実施例を詳細に
説明する。まず、図1に示す製造工程に従い、なおか
つ、図5の工程フローを参照して説明する。
【0016】図1−a)は、面方位(100)の両面ミ
ラーの貼り合わせSi単結晶基板1の両側にシリコン酸
化膜2および貼り合わせ用のシリコン酸化膜2′を形成
する(S1:図5)。
【0017】図1−b)は、貼り合わせSi単結晶基板
1の一方の表面上へ、多層レジスト3を積層後、転写マ
スクパターン4とチップ分離するためのパターン5を形
成する(S2,S3:図5)。
【0018】図示されていない転写マスクパターンに
は、転写マスク合わせパターン,装置調整用パターン,
精度確認用パターン、そして、IC/LSI等で使用す
るプロセスパターンのFGパターンや、配線パターンそ
して、拡散パターン等が形成されている。Siをドライ
エッチングする加工幅としては、1μmから2mmまであ
る。
【0019】図1−c)は、多層レジスト3をマスクに
して、ドライエッチング装置で、転写マスクパターン4
とチップ分離するためのパターン5を所定の深さまで同
時にエッチング加工する。ドライエッチングはシリコン
酸化膜2′の所で停止する(S4:図5)。
【0020】その後、図1−d)に示すように、両面に
750℃でSi34膜6を300nm形成する。
【0021】図1−e)は、転写マスクパターン4とチ
ップ化するためのパターン5と相対する関係になるよう
に両面アライナでパターン合わせしパターンを形成す
る。そして、Si34膜6とシリコン酸化膜2を開口7
および8する(S5,S6:図5)。
【0022】図1−f)は、ガラス板9へ転写マスクパ
ターン部4とチップ分離するためのパターン5を保護す
るように、シリコンのシール剤10で転写マスク用Si
ウェハを接着する(S7:図5)。
【0023】なお、図2に、図1−f)のガラス板9へ
シリコンシール剤10でパターニングされた転写マスク
用Siウェハ11は接着シールされた状態を示す。
【0024】図1−g)は、図1−f)に示したガラス
板9へ接着されたSiウェハ11を異方性エッチング液
(KOH水溶液70℃)に入れ、転写マスクパターン4
とチップ分離するためのパターン5と相対する関係にあ
る開口部7および8のSiを所定時間エッチングし、S
i転写マスクパターン4の薄板化と同時にチップ分離す
るためのパターン5へ開口部8が、接近または到達した
ときを示している。もちろん転写マスクパターン4へも
開口部7が同時に到達している(S8:図5)。このと
き、転写マスクパターン4は図3に示すようになってい
る。一方、チップ分離するためのパターン5は図4に示
すようになっている。これから分かるように、転写マス
クパターン4の部分に、密に、パターンが形成されてい
るために、シリコン1′が比較的に密になっている。そ
のため、この部分の機械的強度はそれほど弱くない。一
方、チップ分離するためのパターン5では、Si34
6及びシリコン酸化膜2′のみで形成されており(これ
らの膜はきわめて薄い)、また、シリコン1′が全く含
まれていないので、この部分は機械的な強度がかなり弱
くなっている(脆弱部)。そのために、異方性エッチン
グが進み、シリコン1が除去されると、チップの重みに
耐えられなくなり、剪断破壊する(チップ分離するため
のパターン5が割れる。)。このようにして、各々の転
写マスクはチップ分離する。
【0025】すなわち、転写マスクパターン4は図1−
h)に示すような形状になってチップ分離される。
【0026】その後、酸エッチングにより図1−i)に
示したようにSi34膜6とシリコン酸化膜2,2′を
除去,洗浄・乾燥後(S9:図5)、転写マスクパター
ン4の両面から帯電防止膜のPd2%含有Pt膜12を
スパッタリングにより形成し(S10:図5)、図1−
j)に示したようにSi転写マスク13とする。このよ
うに作製されたSi転写マスク13は図6に示したよう
にマスクホルダー14へ組み込まれ(S11:図5)、
そして図7に示したように電子ビーム描画装置へ搭載さ
れる。このSi転写マスクは、Si34膜6,シリコン
酸化膜2の除去のときよく洗浄できるため、帯電防止膜
の上・下に0.1μm 以上の異物は全く観察されなく、
50kVの加速電圧で電子ビームの照射を連続3000
hr経過しても帯電防止膜の剥離やチャージアップによ
る劣化がない(取得率 従来30%→本実施98%)。
【0027】(実施例2)図8,図9は、本発明による
Si転写マスクとSi転写マスクの製造方法の実施例の
断面図である。
【0028】実施例1と同様の貼り合わせSi単結晶基
板1を用い、作製工程も図1−a)から図1−e)まで
は同じ工程で作製する。
【0029】その後、図8に示したようにガラス板9へ
転写マスクパターン4とチップ分離するためのパターン
5を保護するため、ワックス15で転写マスク用Siウ
ェハ11を接着し、シリコンのシール剤10でシールす
る。その後は実施例1と同様の工程で異方性エッチング
し、チップ分離される。そして洗浄・乾燥後、実施例1
と同様、帯電防止膜の金属膜を両面に形成し、Si転写
マスク100とする。なお、図9に示したように、帯電
防止膜の金属膜は、マスクホルダー14へ組み込んでか
ら、形成してもよく、図9の形状であってもSi転写マ
スクの信頼性には影響がない。
【0030】もちろん、帯電防止膜の表面および膜の下
には異物は観察されない。
【0031】また、50kVの加速電圧で、連続300
0hr以上のビーム照射に対しても帯電防止膜の剥離や
チャージアップの劣化はなく、信頼性の高いSi転写マ
スクが得られている。
【0032】(実施例3)図10は、本発明による他の
Si転写マスクとSi転写の製造方法を示す断面図であ
る。
【0033】図10−a)は、両方位(100)のSi
単結晶基板18であり、シリコン酸化膜2が両面に形成
されている。
【0034】図10−b)は、電子ビーム描画により転
写マスクパターン4とチップ分離するためのパターン5
をパターニングし、開口する。
【0035】図10−c)は、シリコン酸化膜2をマス
クにドライエッチング装置で転写マスクパターン4とチ
ップ化するためのパターン5を所定の深さまでエッチン
グ加工する。
【0036】その後、図10−d)に示すように、両面
に750℃でSi34膜6を350nm形成する。
【0037】さらに、転写マスクパターン4とチップ化
するためのパターン5と相対する関係になるように、パ
ターンを形成し、Si34膜6と、シリコン酸化膜2を
開口19および20とする。
【0038】さらに実施例2と同様に、ガラス板9へ転
写マスクパターン4とチップ化するパターン5を保護す
るためワックス15で転写マスク用Siウェハ21を接
着し、シリコンのシール剤10でシールする。
【0039】その後は異方性エッチング液へ入れ、開口
部19および20のSi部をエッチングし、転写マスク
パターン4およびチップ化するためのパターン部5へ接
近または到達する。
【0040】エッチング後ワックスをとかしチップをガ
ラス板9より剥離し、洗浄する。
【0041】つづいて、図10−e)に示すように、S
34膜6とシリコン酸化膜2をエッチング除去し、チ
ップをよく洗浄する。
【0042】このようにして作製されたSi転写マスク
は、ダイシングによるSi屑やワックスの塗り返しによ
る汚れが付着していない。
【0043】図10−f)は、マスクホルダー14へ組
み込んでから両面へ帯電防止膜であるタングステンシリ
サイド膜22を50nm形成した後の形状を示してい
る。
【0044】このSi転写マスクを電子ビーム描画装置
へ搭載し、50kVの電子ビームで照射されても連続3
000hr経過しても帯電防止膜の剥離やチャージアッ
プによる劣化がない。
【0045】(実施例4)図11は、本発明による他の
Si転写マスクとSi転写マスクの製造方法を示す断面
図である。
【0046】図11へ達するまでの作製工程のうち実施
例1に示した図1−a),図1−b),図1−c)の工程
は同じである。その後、図11に示すように、転写マス
クパターン4とチップ分離するパターン5を保護するた
め、従来のSi34膜だけでは応力が弱く、クラックが
入りやすく、歩留まり向上のため下地にCVDによりシ
リコン酸化膜23を200nm形成し、さらにSi34
膜6 250nm を形成する。転写マスクパターン4と
チップ化するパターン5と相対する関係になるようSi
34膜6とシリコン酸化膜2と23を開口7および8
し、そのSi部を同時に異方性エッチングする。さら
に、開口部7および8は、転写マスクパターン4および
チップ分離するパターン部5へ同時に接近または到達す
る。実施例1と同様チップ分離される。なお、図11
は、実施例1や実施例2と同じく、ガラス板へワックス
で接着し、シリコンのシール剤でシールして、異方性エ
ッチングしても同様に作製できる。
【0047】このような方法で作製されたSi転写マス
クは、マスクホルダーへ組み込まれ両面へ帯電防止膜で
あるAu膜を両面へ形成される。
【0048】(実施例5)図12は、本発明である他の
Si転写マスクとSi転写マスクの製造方法を示す断面
図である。
【0049】図12−a)は両方位(100)のSi単
結晶基板24であり、シリコン酸化膜2(1.0μm)と
Si34膜6(0.3μm)が両面に形成されている。
【0050】図12−b)のSi単結晶基板24は、電
子ビーム描画により転写マスクパターンとチップ化する
パターンと相対する関係になるように、一方の表面をパ
ターニングし開口25および26とする。
【0051】その後、開口部の25および26を異方性
エッチング後、Si34膜6およびシリコン酸化膜7を
除去し、洗浄する。図12−c)に示す形状のSi転写
マスク用チップ27が取得できる。
【0052】このままのチップを電子ビーム描画装置
や、電子ビーム走査形電子顕微鏡用の転写マスクおよび
アパーチャ絞りとして使用してもよく、さらに帯電防止
用Pd入りPt膜などを形成し用いても同様の効果が得
られる。
【0053】(実施例6)図13は、本発明である他の
Si転写マスクとSi転写マスクの製造方法を示す断面
図である。
【0054】実施例1と同様に両面ミラー貼り合わせS
i単結晶基板1を用い、図1−a)から図1−d)まで
同じ工程で作製される。
【0055】その後、図12に示すように、転写マスク
パターン4とチップ分離するためのパターン5が形成さ
れている一表面上へタングステン膜28をCVD法によ
り形成する。そして、転写マスクパターン4とチップ分
離するためのパターン5と相対する関係になるようにS
34膜6とシリコン酸化膜2を開口7および8とす
る。
【0056】実施例2と同様、ガラス板へ転写マスクパ
ターン部4とチップ分離するためのパターン5をワック
スで保護するように接着し、さらにシリコンシール剤で
シールする。そして、異法性エッチング液で所定時間エ
ッチングし、チップ分離する。
【0057】洗浄後チップ分離され、マスクホルダーへ
組み込まれ、2%Pd入りPt膜が形成されたSi転写
マスクとなる。
【0058】このSi転写マスクには異物は全く観察さ
れず、50kVの加速電圧で電子ビーム照射を連続30
00hr以上照射しても帯電防止膜の剥離やチャージア
ップの劣化はない。
【0059】(実施例7)図14は、本発明である他の
転写マスクとSi転写マスクの製造方法を示す断面図で
ある。
【0060】実施例1と同様に両面ミラーの貼り合わせ
Si単結晶基板1を用い、図1−a)から図1−c)まで
同じ工程で作製される。
【0061】その後Siドライエッチング用多層レジス
トマスクを除去後、図10−a)に示すように、両面に
CVD法によりタングステン膜28を200nm形成
し、転写マスクパターン4とチップ化するためのパター
ン5と相対する関係になるようにパターンを形成し、タ
ングステン膜28とシリコン酸化膜2を開口29および
30とする。その後、図1−f)と同様なシール剤10
で保護し、異方性エッチングし、チップ化する。
【0062】図14−b)は、マスクホルダー14へ組
み込み、2%Pd入りPt膜12を両面から形成し、S
i転写マスクとする。
【0063】このようにして作製されたSi転写マスク
には、異物は全く観察されず、電子ビーム描画装置へ搭
載し、マルチショット描画の転写マスクとして使用され
る。50kVの加速電圧で電子ビーム照射を連続300
0hr以上照射しても帯電防止膜の剥離やチャージアッ
プの劣化はない。
【0064】
【発明の効果】本発明により、異物を低減した半導体プ
ロセス生産方法で作製することにより、高信頼のSi転
写マスクを提供することができる。
【0065】すなわち本発明では、ドライエッチングで
転写マスクパターンとチップエリアを加工し、シリコン
酸化膜とSi34膜の2層構造をマスク材としてウェハ
一括により異方性エッチングすることで、チップ化し、
Si屑や異物のつかないSi転写マスクを提供すること
ができる。
【0066】実験によれば、異方性エッチングを用いな
いでチップ分離し、作製したSi転写マスクをセルプロ
ジェクション描画用として電子ビーム描画装置へ搭載
し、50kVの加速電圧でビーム照射した所、連続照射
70hrでチャージアップが生じたが、本発明による異
物のつかない、ウェハ一括による異方性エッチングでチ
ップ分離したSi転写マスクでは50kVの加速電圧で
連続ビーム照射3000hr以上たっても、帯電防止膜の剥離
やチャージアップは生じない。これにより本発明によれ
ば、40倍以上寿命が延びたことがわかる。
【0067】また、ウェハ一括でSi転写マスクのチッ
プを取得できるので、従来のダイシング後ワックスで保
護し、応力に弱いSi34膜だけのマスク材でチップで
の異方性エッチングではチップ取得は20個のうち、6
0%に外観不良が発生したのに対して、本発明では95
%以上の歩留まりで取得でき、また、取得に要する時間
も大幅に削減できる。
【0068】さらに本発明では、大容量のDRAMのよ
うな微細パターンを加工するには異物のないSi転写マ
スクの両面と側壁へ帯電防止膜の金属膜を形成しておく
ことで、帯電防止膜の剥離やチャージアップが生じない
Si転写マスクを提供できるので、高精度のセルプロジ
ェクション描画ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における、Si転写マス
クの製造工程を示す図である。
【図2】本発明の第1の実施例における、転写マスク用
Siウェハが接着シールされた状態を示す図である。
【図3】本発明の第1の実施例における、Si転写マス
クパターン部を示す図である。
【図4】本発明の第1の実施例における、チップ分離の
ためのパターンを示す図である。
【図5】本発明の第1の実施例における、Si転写マス
クの製造工程のフローを示す図である。
【図6】本発明の第1の実施例における、Si転写マス
クをマスクホルダーに組込んだ状態を示す図である。
【図7】本発明の第1の実施例における、Si転写マス
クをセルプロジェクション形電子ビーム描画装置に組込
んだ状態を示す図である。
【図8】本発明の第2の実施例における、Si転写マス
クの製造方法を示す図である。
【図9】本発明の第2の実施例における、Si転写マス
クの製造方法を示す図である。
【図10】本発明の第3の実施例における、Si転写マ
スクの製造方法を示す図である。
【図11】本発明の第4の実施例における、Si転写マ
スクの製造方法を示す図である。
【図12】本発明の第5の実施例における、Si転写マ
スクの製造方法を示す図である。
【図13】本発明の第6の実施例における、Si転写マ
スクの製造方法を示す図である。
【図14】本発明の第7の実施例における、Si転写マ
スクの製造方法を示す図である。
【符号の説明】
1…Si単結晶基板、2,2′…シリコン酸化膜、3…
多層レジスト、4…転写マスクパターン、5…チップ化
するためのパターン、6…Si34膜、7,8…開口
部、9…ガラス板、10…シリコン・シール剤、11…
転写マスク用Siウェハ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田辺 光男 茨城県勝田市大字市毛882番地 株式会社 日立製作所計測器事業部内 (72)発明者 中山 義則 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 佐藤 秀寿 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】シリコンを除去してパターンを形成する工
    程と、前記各々のパターンの面積よりも大きな開口を有
    するようにシリコンを除去して脆弱部を形成する工程を
    有することを特徴とするシリコン転写マスク製造方法。
  2. 【請求項2】請求項1において、複数のパターンを形成
    する工程を有することを特徴とするシリコン転写マスク
    製造方法。
  3. 【請求項3】請求項2において、前記脆弱部を、前記パ
    ターンの間に形成することを特徴とするシリコン転写マ
    スク製造方法。
  4. 【請求項4】請求項3において、前記シリコンに隣接し
    てシリコン酸化膜を形成する工程と、前記シリコンを前
    記シリコン酸化膜付近まで除去することにより前記脆弱
    部を形成することを特徴とするシリコン転写マスク製造
    方法。
  5. 【請求項5】請求項4において、前記シリコンと前記シ
    リコン酸化膜を挾んで反対側に形成された第2のシリコ
    ンを、異方性エッチングで除去する工程を有することを
    特徴とするシリコン転写マスク製造方法。
  6. 【請求項6】請求項5において、前記シリコン酸化膜を
    除去する工程を有することを特徴とするシリコン転写マ
    スク製造方法。
  7. 【請求項7】シリコンに形成されたパターンと、前記各
    々のパターンの面積よりも大きな開口を有する脆弱部を
    有することを特徴とするシリコン転写マスク。
  8. 【請求項8】シリコンに形成されたパターン部と、前記
    パターン部よりも強度が弱い脆弱部を有することを特徴
    とするシリコン転写マスク。
  9. 【請求項9】薄膜領域に荷電ビーム形成用の開口部を有
    したシリコン転写マスクの製造方法において、該開口部
    形成工程と該転写マスクのチップ分離工程が共通である
    ことを特徴とするシリコン転写マスク製造方法。
  10. 【請求項10】表面から加工開口しもう一方の表面から
    加工開口する加工で作製するSi転写マスクの製造方法
    において、両面両表面がミラー面である貼り合わせSi
    ウエハの一方にシリコン酸化膜が形成されたSi半導体
    基板の一方の表面上へ転写マスクパターンとチップ分離
    するためのパターンを同時に形成する工程と、前記Si
    転写マスクパターンとチップ分離するためのパターンを
    所定の深さまで加工する工程と、もう一方の表面上へ転
    写マスクパターンとチップ分離するためのパターンと相
    対する関係になるように両面アライナを用いてパターン
    を形成する工程と、前記Si転写マスクパターンとチッ
    プ分離するためのパターンと相対する関係にあるパター
    ン部を同時に加工し、前記Si転写マスクパターン部と
    チップ分離するためのパターン部へ前記Si転写マスク
    パターンとチップ分離するためのパターンと相対する関
    係にあるパターンの加工部が同時に到達または接近する
    まで加工する工程と、前記Si転写マスクパターン部と
    チップ分離するためのパターン部へ、前記Si転写マス
    クパターンとチップ分離するためのパターンと相対する
    関係にあるパターンの加工部が同時に到達または接近し
    た時、転写パターンと薄板化とチップ分離を同時にする
    工程を有することを特徴とするSi転写マスクの製造方
    法。
  11. 【請求項11】基板の一部を除去してパターンを形成す
    る工程と、前記各々のパターンの面積よりも大きな開口
    を有するように前記基板の一部を除去して脆弱部を形成
    する工程を有することを特徴とする基板製造方法。
  12. 【請求項12】パターンと、前記各々のパターンの面積
    よりも大きな開口を有する脆弱部を有することを特徴と
    する基板。
  13. 【請求項13】パターン部と、前記パターン部よりも強
    度が弱い脆弱部を有することを特徴とする基板。
  14. 【請求項14】シリコンを除去してパターンを形成する
    工程と、該シリコンの外側に帯電防止膜を形成する工程
    を有することを特徴とするシリコン転写マスク製造方
    法。
  15. 【請求項15】請求項14において、該パターンを形成
    したシリコンをマスクホルダーに設置する工程と、前記
    パターンを形成したシリコン及び前記マスクホルダーに
    共に帯電防止膜を形成する工程を有することを特徴とす
    るシリコン転写マスク製造方法。
  16. 【請求項16】シリコンに形成されたパターンと、前記
    パターンの外側に形成された帯電防止膜を有することを
    特徴とするシリコン転写マスク。
  17. 【請求項17】請求項16において、前記帯電防止膜は
    金属膜であることを特徴とする転写マスク。
JP15168493A 1993-06-23 1993-06-23 Si転写マスク、及び、Si転写マスクの製造方法 Expired - Fee Related JP3265718B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15168493A JP3265718B2 (ja) 1993-06-23 1993-06-23 Si転写マスク、及び、Si転写マスクの製造方法
US08/260,369 US5520297A (en) 1993-06-23 1994-06-14 Aperture plate and a method of manufacturing the same
KR1019940014404A KR100300109B1 (ko) 1993-06-23 1994-06-23 개구플레이트및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15168493A JP3265718B2 (ja) 1993-06-23 1993-06-23 Si転写マスク、及び、Si転写マスクの製造方法

Publications (2)

Publication Number Publication Date
JPH07135129A true JPH07135129A (ja) 1995-05-23
JP3265718B2 JP3265718B2 (ja) 2002-03-18

Family

ID=15524002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15168493A Expired - Fee Related JP3265718B2 (ja) 1993-06-23 1993-06-23 Si転写マスク、及び、Si転写マスクの製造方法

Country Status (3)

Country Link
US (1) US5520297A (ja)
JP (1) JP3265718B2 (ja)
KR (1) KR100300109B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326556A (ja) * 1994-06-02 1995-12-12 Nec Corp 電子ビーム描画装置用アパチャ
JPH0992604A (ja) * 1995-09-27 1997-04-04 Nikon Corp レチクル保持装置および保持方法
US5756237A (en) * 1996-01-31 1998-05-26 Hoya Corporation Production of projection mask
US5876881A (en) * 1996-10-25 1999-03-02 Nikon Corporation Manufacturing method for mask for charged-particle-beam transfer or mask for x-ray transfer
KR100379290B1 (ko) * 1999-05-28 2003-04-10 엔이씨 일렉트로닉스 코포레이션 전자빔 노광용 마스크와 이를 이용한 반도체 장치 제조 방법
JP2004320051A (ja) * 2004-07-09 2004-11-11 Toppan Printing Co Ltd ステンシルマスク
US7641806B2 (en) 2003-06-13 2010-01-05 Tokyo Electron Limited Manufacturing method for membrane member
JP2018116252A (ja) * 2016-10-06 2018-07-26 大日本印刷株式会社 荷電粒子線露光用マスクおよびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69525739T2 (de) * 1994-12-23 2002-10-02 Koninkl Philips Electronics Nv Verfahren zur herstellung von halbleiterbauteilen mit halbleiterelementen, die in einer halbleiterschicht gebildet wurden, welche auf einen trägerwafer geklebt sind
EP0723284A1 (en) * 1995-01-23 1996-07-24 International Business Machines Corporation Bulk removal, transport and storage fixture for small batch-fabricated devices
US5919364A (en) * 1996-06-24 1999-07-06 Regents Of The University Of California Microfabricated filter and shell constructed with a permeable membrane
US5858256A (en) * 1996-07-11 1999-01-12 The Board Of Trustees Of The Leland Stanford, Jr. University Method of forming small aperture
US5896079A (en) * 1996-07-25 1999-04-20 Fair-Rite Products Corporation High frequency common mode ferrite bead
KR100310541B1 (ko) * 1998-09-21 2001-11-15 박종섭 스텐실 마스크
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht
JP3793125B2 (ja) * 2002-07-18 2006-07-05 富士通株式会社 デバイスチップの製造方法
US20040104454A1 (en) * 2002-10-10 2004-06-03 Rohm Co., Ltd. Semiconductor device and method of producing the same
JP2004207572A (ja) * 2002-12-26 2004-07-22 Toshiba Corp ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法
JP4222035B2 (ja) * 2003-01-20 2009-02-12 セイコーエプソン株式会社 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器
JP2009034595A (ja) * 2007-08-01 2009-02-19 Shinko Electric Ind Co Ltd 球状体選別具およびこれを用いた球状体選別装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021276A (en) * 1975-12-29 1977-05-03 Western Electric Company, Inc. Method of making rib-structure shadow mask for ion implantation
DE2922416A1 (de) * 1979-06-01 1980-12-11 Ibm Deutschland Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
DE3275447D1 (en) * 1982-07-03 1987-03-19 Ibm Deutschland Process for the formation of grooves having essentially vertical lateral silicium walls by reactive ion etching
JPS6081875A (ja) * 1983-10-11 1985-05-09 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法
JPH0276216A (ja) * 1988-09-12 1990-03-15 Fujitsu Ltd 透過マスク及びそれを有する電子ビーム露光装置
JP2555225B2 (ja) * 1991-01-17 1996-11-20 富士通株式会社 荷電粒子露光用透過マスク

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326556A (ja) * 1994-06-02 1995-12-12 Nec Corp 電子ビーム描画装置用アパチャ
JP2606138B2 (ja) * 1994-06-02 1997-04-30 日本電気株式会社 電子ビーム描画装置用アパチャ
JPH0992604A (ja) * 1995-09-27 1997-04-04 Nikon Corp レチクル保持装置および保持方法
US5756237A (en) * 1996-01-31 1998-05-26 Hoya Corporation Production of projection mask
US5876881A (en) * 1996-10-25 1999-03-02 Nikon Corporation Manufacturing method for mask for charged-particle-beam transfer or mask for x-ray transfer
KR100379290B1 (ko) * 1999-05-28 2003-04-10 엔이씨 일렉트로닉스 코포레이션 전자빔 노광용 마스크와 이를 이용한 반도체 장치 제조 방법
US7641806B2 (en) 2003-06-13 2010-01-05 Tokyo Electron Limited Manufacturing method for membrane member
JP2004320051A (ja) * 2004-07-09 2004-11-11 Toppan Printing Co Ltd ステンシルマスク
JP4582299B2 (ja) * 2004-07-09 2010-11-17 凸版印刷株式会社 ステンシルマスクの製造方法
JP2018116252A (ja) * 2016-10-06 2018-07-26 大日本印刷株式会社 荷電粒子線露光用マスクおよびその製造方法

Also Published As

Publication number Publication date
KR100300109B1 (ko) 2001-11-30
JP3265718B2 (ja) 2002-03-18
US5520297A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
JPH07135129A (ja) Si転写マスク、及び、Si転写マスクの製造方法
CN110574151B (zh) 用于形成微电子系统或器具的方法
US6642127B2 (en) Method for dicing a semiconductor wafer
TW475241B (en) Semiconductor wafer dividing method
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
EP1676310B1 (en) Method for preparing and assembling substrates
KR100741864B1 (ko) 반도체장치의 제조방법
US6054370A (en) Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US5530280A (en) Process for producing crackstops on semiconductor devices and devices containing the crackstops
JP2645478B2 (ja) 半導体装置の製造方法
JP5419923B2 (ja) センサー素子
KR20040086724A (ko) 반도체 웨이퍼의 분할 방법
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
EP1170801B1 (en) Bonded wafer producing method
US8030180B2 (en) Method of manufacturing a semiconductor device
KR20160100178A (ko) 반도체 디바이스 및 방법
US7202108B2 (en) Semiconductor wafer, semiconductor chip and method for manufacturing the same
WO2023019819A1 (zh) 晶圆切割方法
CN113078109B (zh) 半导体结构的制作方法及半导体结构
CN111599753A (zh) 一种薄晶圆散热片及其制作工艺
US6538328B1 (en) Metal film protection of the surface of a structure formed on a semiconductor substrate during etching of the substrate by a KOH etchant
JP3325133B2 (ja) 容量型加速度センサの製造方法
US20130224958A1 (en) Through hole forming method
Heuberger et al. Open silicon stencil masks for demagnifying ion projection
JPH09260309A (ja) ウエハのスクライブライン構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees