JPH07106586A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07106586A JPH07106586A JP24533793A JP24533793A JPH07106586A JP H07106586 A JPH07106586 A JP H07106586A JP 24533793 A JP24533793 A JP 24533793A JP 24533793 A JP24533793 A JP 24533793A JP H07106586 A JPH07106586 A JP H07106586A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- liquid crystal
- electrode
- insulating film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴを用いたアクティブマトリクス型の液
晶表示装置において、液晶の配向不良によるドメインの
発生を低減する。 【構成】 ＴＦＴのドレイン領域２及びソース領域３上
の層間絶縁膜９にコンタクトホール９ａ，９ｂを形成
し、このコンタクトホール９ａ，９ｂ内にＷなどからな
る金属を埋め込むことによりメタル埋め込み部２１，２
２を形成し、メタル埋め込み部２２を介して表示電極１
０をソース領域３と電気的に接続することを特徴として
いる。
晶表示装置において、液晶の配向不良によるドメインの
発生を低減する。 【構成】 ＴＦＴのドレイン領域２及びソース領域３上
の層間絶縁膜９にコンタクトホール９ａ，９ｂを形成
し、このコンタクトホール９ａ，９ｂ内にＷなどからな
る金属を埋め込むことによりメタル埋め込み部２１，２
２を形成し、メタル埋め込み部２２を介して表示電極１
０をソース領域３と電気的に接続することを特徴として
いる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関する
ものであり、特にマトリクス状に配置された画素部を駆
動するため各画素部に薄膜トランジスタ（以下、ＴＦＴ
という）が配置されたアクティブマトリクス型の液晶表
示装置に関するものである。
ものであり、特にマトリクス状に配置された画素部を駆
動するため各画素部に薄膜トランジスタ（以下、ＴＦＴ
という）が配置されたアクティブマトリクス型の液晶表
示装置に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
ＴＦＴを用いた液晶ディスプレイが、ＴＶ、ビデオカメ
ラ、ノート型パソコンの表示ディスプレイ等に用いられ
てきており、大画面化及び高精細化が図られている。
ＴＦＴを用いた液晶ディスプレイが、ＴＶ、ビデオカメ
ラ、ノート型パソコンの表示ディスプレイ等に用いられ
てきており、大画面化及び高精細化が図られている。
【０００３】このような液晶ディスプレイの高精細化に
伴い、液晶の配向不良によるドメインの発生が問題とな
ってきている。図４は、ＴＦＴを用いた従来の液晶表示
装置の製造工程を示す断面図である。図４（ａ）を参照
して、ガラス基板等の透明基板１上には、多結晶シリコ
ン等の半導体膜から形成されたドレイン領域２，ソース
領域３、及びチャネル領域４が形成されている。チャネ
ル領域４上にはゲート絶縁膜５を介して多結晶シリコン
等の半導体膜からなるゲート半導体電極６及びＭｏ等の
高融点金属からなるゲート金属電極７が形成されてい
る。また液晶層が設けられる画素部の基板１上にはＩＴ
Ｏなどからなる補助容量電極８が形成されている。ＴＦ
Ｔ及び補助容量電極８の上には層間絶縁膜９が形成され
ており、この層間絶縁膜９のドレイン領域２及びソース
電極部３の上方にはコンタクトホール９ａ，９ｂが形成
されている。
伴い、液晶の配向不良によるドメインの発生が問題とな
ってきている。図４は、ＴＦＴを用いた従来の液晶表示
装置の製造工程を示す断面図である。図４（ａ）を参照
して、ガラス基板等の透明基板１上には、多結晶シリコ
ン等の半導体膜から形成されたドレイン領域２，ソース
領域３、及びチャネル領域４が形成されている。チャネ
ル領域４上にはゲート絶縁膜５を介して多結晶シリコン
等の半導体膜からなるゲート半導体電極６及びＭｏ等の
高融点金属からなるゲート金属電極７が形成されてい
る。また液晶層が設けられる画素部の基板１上にはＩＴ
Ｏなどからなる補助容量電極８が形成されている。ＴＦ
Ｔ及び補助容量電極８の上には層間絶縁膜９が形成され
ており、この層間絶縁膜９のドレイン領域２及びソース
電極部３の上方にはコンタクトホール９ａ，９ｂが形成
されている。
【０００４】上記の液晶表示装置においては、図４
（ｂ）に示すように、ＩＴＯなどからなる表示電極１０
が画素部の層間絶縁膜９上に形成され、その一部がコン
タクトホール９ｂ内に形成され、表示電極１０とソース
領域３が電気的に接続されている。
（ｂ）に示すように、ＩＴＯなどからなる表示電極１０
が画素部の層間絶縁膜９上に形成され、その一部がコン
タクトホール９ｂ内に形成され、表示電極１０とソース
領域３が電気的に接続されている。
【０００５】図４（ｃ）に示すように、コンタクトホー
ル９ｂ内に表示電極１０を形成した後に、Ａｌなどから
なる金属配線１２がコンタクトホール９ｂ内の表示電極
１０上を覆うように形成される。また、ドレイン領域２
上においては、コンタクトホール９ａの層間絶縁膜の内
表面を覆うようにＡｌなどからなる金属配線１１が形成
される。表示電極１０上に形成される金属配線１２は、
表示電極１０とソース領域３との間のコンタクトを補強
する役割を果たしている。
ル９ｂ内に表示電極１０を形成した後に、Ａｌなどから
なる金属配線１２がコンタクトホール９ｂ内の表示電極
１０上を覆うように形成される。また、ドレイン領域２
上においては、コンタクトホール９ａの層間絶縁膜の内
表面を覆うようにＡｌなどからなる金属配線１１が形成
される。表示電極１０上に形成される金属配線１２は、
表示電極１０とソース領域３との間のコンタクトを補強
する役割を果たしている。
【０００６】従来の液晶表示装置においては、上述のよ
うに、層間絶縁膜に形成されたコンタクトホールの内表
面を金属配線が覆うように形成されるため、ＴＦＴが形
成されている領域において金属配線による凹凸が大きく
なり、この部分においてドメインが発生しやすくなって
いた。このようなドメインの発生を少なくするために
は、金属配線による凹凸を少なくする必要があり、金属
配線の膜厚を薄くすることが必要となる。しかしなが
ら、金属配線の膜厚を薄くすると、コンタクトホールに
おけるステップカバレッジの不良を生じ、断線またはコ
ンタクト不良が生じやすくなる。
うに、層間絶縁膜に形成されたコンタクトホールの内表
面を金属配線が覆うように形成されるため、ＴＦＴが形
成されている領域において金属配線による凹凸が大きく
なり、この部分においてドメインが発生しやすくなって
いた。このようなドメインの発生を少なくするために
は、金属配線による凹凸を少なくする必要があり、金属
配線の膜厚を薄くすることが必要となる。しかしなが
ら、金属配線の膜厚を薄くすると、コンタクトホールに
おけるステップカバレッジの不良を生じ、断線またはコ
ンタクト不良が生じやすくなる。
【０００７】ここで、ドレインについて以下に説明す
る。図４に示した金属配線形成後に、一般にＴＦＴ等の
上全面にポリイミド等を塗布しその表面を一方向にラビ
ングする。その際、ラビングが一様に行われていないと
規則正しく液晶の配向がなされず、正規の映像が表示さ
れなくなる領域が発生する。これがドメインである。特
に表示電極付近は、金属配線の凹凸に起因してラビング
が一様に行われず、液晶が規則正しく配向しなくなるこ
とが多い。このドメインは、表示電極ごとに発生するこ
とが多く、表示電極の一部に例えば三角形などの形状で
発生するものである。
る。図４に示した金属配線形成後に、一般にＴＦＴ等の
上全面にポリイミド等を塗布しその表面を一方向にラビ
ングする。その際、ラビングが一様に行われていないと
規則正しく液晶の配向がなされず、正規の映像が表示さ
れなくなる領域が発生する。これがドメインである。特
に表示電極付近は、金属配線の凹凸に起因してラビング
が一様に行われず、液晶が規則正しく配向しなくなるこ
とが多い。このドメインは、表示電極ごとに発生するこ
とが多く、表示電極の一部に例えば三角形などの形状で
発生するものである。
【０００８】本発明の目的は、このような従来の問題点
を解消し、金属配線における断線やコンタクト不良を生
じることなく、ドメインの発生を低減することのできる
液晶表示装置の構造を提供することにある。
を解消し、金属配線における断線やコンタクト不良を生
じることなく、ドメインの発生を低減することのできる
液晶表示装置の構造を提供することにある。
【０００９】
【課題を解決するための手段】本発明の液晶表示装置
は、基板上にマトリクス状に配置された複数の画素部を
駆動するため各画素部に薄膜トランジスタが配置された
液晶表示装置であり、薄膜トランジスタを構成するよう
に基板上に形成される、ソース領域、チャネル領域及び
ドレイン領域を有した半導体層並びに該チャネル領域上
に設けられるゲート絶縁膜及びゲート電極と、基板及び
薄膜トランジスタ上に形成される層間絶縁膜と、画素部
の液晶に駆動電圧を印加するため層間絶縁膜上に形成さ
れる表示電極と、薄膜トランジスタのソース領域及びド
レイン領域の少なくともいずれか一方の領域上の層間絶
縁膜に形成されるコンタクトホール内を埋め込むように
形成されるメタル埋め込み部とを備え、表示電極がメタ
ル埋め込み部と接合することにより、表示電極がメタル
埋め込み部を介してソース領域及びドレイン領域のいず
れか一方と電気的に接続していることを特徴としてい
る。
は、基板上にマトリクス状に配置された複数の画素部を
駆動するため各画素部に薄膜トランジスタが配置された
液晶表示装置であり、薄膜トランジスタを構成するよう
に基板上に形成される、ソース領域、チャネル領域及び
ドレイン領域を有した半導体層並びに該チャネル領域上
に設けられるゲート絶縁膜及びゲート電極と、基板及び
薄膜トランジスタ上に形成される層間絶縁膜と、画素部
の液晶に駆動電圧を印加するため層間絶縁膜上に形成さ
れる表示電極と、薄膜トランジスタのソース領域及びド
レイン領域の少なくともいずれか一方の領域上の層間絶
縁膜に形成されるコンタクトホール内を埋め込むように
形成されるメタル埋め込み部とを備え、表示電極がメタ
ル埋め込み部と接合することにより、表示電極がメタル
埋め込み部を介してソース領域及びドレイン領域のいず
れか一方と電気的に接続していることを特徴としてい
る。
【００１０】
【作用】本発明の液晶表示装置では、層間絶縁膜に形成
されたコンタクトホール内に金属が埋め込まれ、メタル
埋め込み部が形成されている。従って、表示電極をこの
メタル埋め込み部と接合させることにより、メタル埋め
込み部を介して表示電極をソース領域またはドレイン領
域と、従来のようにコンタクトホール内に延在して設け
られた表示電極の断線またはコンタクト不良が発生する
ことなく電気的に接続することができる。またドライバ
ーからのバスラインに接続される金属配線の部分におい
ても、メタル埋め込み部が形成されているので、従来の
ように、コンタクトホール上の金属配線の厚みを、少な
くともコンタクトホールの深さ分の厚みにする必要がな
いため、金属配線の厚みを薄くすることができる。特
に、表示電極を形成した側に金属配線の凹凸によるドメ
インが発生することを防止することができる。
されたコンタクトホール内に金属が埋め込まれ、メタル
埋め込み部が形成されている。従って、表示電極をこの
メタル埋め込み部と接合させることにより、メタル埋め
込み部を介して表示電極をソース領域またはドレイン領
域と、従来のようにコンタクトホール内に延在して設け
られた表示電極の断線またはコンタクト不良が発生する
ことなく電気的に接続することができる。またドライバ
ーからのバスラインに接続される金属配線の部分におい
ても、メタル埋め込み部が形成されているので、従来の
ように、コンタクトホール上の金属配線の厚みを、少な
くともコンタクトホールの深さ分の厚みにする必要がな
いため、金属配線の厚みを薄くすることができる。特
に、表示電極を形成した側に金属配線の凹凸によるドメ
インが発生することを防止することができる。
【００１１】
【実施例】図１は、本発明に従う一実施例の液晶表示装
置のＴＦＴ近傍を示す断面図である。図１を参照して、
ガラス基板等の透明基板１上には、薄膜トランジスタを
構成するように、ドレイン領域２、チャネル領域４及び
ソース領域３、並びに該チャネル領域４上に設けられる
ゲート絶縁膜５、ゲート半導体電極６及びゲート金属電
極７が形成されている。
置のＴＦＴ近傍を示す断面図である。図１を参照して、
ガラス基板等の透明基板１上には、薄膜トランジスタを
構成するように、ドレイン領域２、チャネル領域４及び
ソース領域３、並びに該チャネル領域４上に設けられる
ゲート絶縁膜５、ゲート半導体電極６及びゲート金属電
極７が形成されている。
【００１２】画素部の基板１上にはＩＴＯ等からなる補
助容量電極８が形成されている。薄膜トランジスタ及び
補助容量電極８を覆うように基板１上に窒化シリコン
（ＳｉＮx ）膜や酸化シリコン（ＳｉＯ2 ）等からなる
層間絶縁膜９が形成されており、層間絶縁膜９のドレイ
ン領域２及びソース領域３の上方にはコンタクトホール
９ａ，９ｂが形成されている。本実施例では、このコン
タクトホール９ａ，９ｂ内に、例えばＷ（タングステ
ン）からなるメタル埋め込み部２１，２２が形成されて
いる。メタル埋め込み部２１，２２は、その上端がコン
タクトホール９ａ，９ｂの上端に至るように、すなわち
コンタクトホール９ａ，９ｂ内が埋めつくされるように
形成されている。
助容量電極８が形成されている。薄膜トランジスタ及び
補助容量電極８を覆うように基板１上に窒化シリコン
（ＳｉＮx ）膜や酸化シリコン（ＳｉＯ2 ）等からなる
層間絶縁膜９が形成されており、層間絶縁膜９のドレイ
ン領域２及びソース領域３の上方にはコンタクトホール
９ａ，９ｂが形成されている。本実施例では、このコン
タクトホール９ａ，９ｂ内に、例えばＷ（タングステ
ン）からなるメタル埋め込み部２１，２２が形成されて
いる。メタル埋め込み部２１，２２は、その上端がコン
タクトホール９ａ，９ｂの上端に至るように、すなわち
コンタクトホール９ａ，９ｂ内が埋めつくされるように
形成されている。
【００１３】ソース電極３上に形成されたメタル埋め込
み部２２上に延びるように、ＩＴＯなどからなる表示電
極１０が形成されている。この表示電極１０はその上に
形成される液晶層に対して駆動電圧を印加するための電
極となる。ソース領域２上に形成されるメタル埋め込み
部２１の上には、Ａｌまたは、Ｍｏ膜を備えたＡｌなど
からなる金属配線２３が形成されている。
み部２２上に延びるように、ＩＴＯなどからなる表示電
極１０が形成されている。この表示電極１０はその上に
形成される液晶層に対して駆動電圧を印加するための電
極となる。ソース領域２上に形成されるメタル埋め込み
部２１の上には、Ａｌまたは、Ｍｏ膜を備えたＡｌなど
からなる金属配線２３が形成されている。
【００１４】図１から明らかなように、本実施例におい
ては、コンタクトホール９ａ，９ｂ上にメタル埋め込み
部２１，２２が形成されており、表示電極１０は、この
メタル埋め込み部２２を介してソース領域３と電気的に
接続されており、金属配線２３はメタル埋め込み部２１
を介してドレイン領域２に電気的に接続されている。表
示電極１０は、コンタクトホール９ｂの上方端に至るま
で埋め込まれたメタル埋め込み部２２の表面と接合され
ているので、従来のように表示電極とソース領域との間
のコンタクトを確実にするための金属配線を設ける必要
がない。従って、表示電極とコンタクトする側において
は、従来のような金属配線を形成させる必要がなくな
る。このため、ＴＦＴの配線部における凹凸の程度を極
端に低くすることができ、従来問題となったドメインの
発生を低減させることができる。
ては、コンタクトホール９ａ，９ｂ上にメタル埋め込み
部２１，２２が形成されており、表示電極１０は、この
メタル埋め込み部２２を介してソース領域３と電気的に
接続されており、金属配線２３はメタル埋め込み部２１
を介してドレイン領域２に電気的に接続されている。表
示電極１０は、コンタクトホール９ｂの上方端に至るま
で埋め込まれたメタル埋め込み部２２の表面と接合され
ているので、従来のように表示電極とソース領域との間
のコンタクトを確実にするための金属配線を設ける必要
がない。従って、表示電極とコンタクトする側において
は、従来のような金属配線を形成させる必要がなくな
る。このため、ＴＦＴの配線部における凹凸の程度を極
端に低くすることができ、従来問題となったドメインの
発生を低減させることができる。
【００１５】図２及び図３は、図１に示す実施例の液晶
表示装置のＴＦＴ部分を製造する工程を示す断面図であ
る。図２（ａ）を参照して、石英ガラス等からなる透明
基板１の上に非晶質シリコン等からなる半導体膜３０を
形成し、これをエッチングして島状にパターン化する。
次に、図２（ｂ）に示すように、半導体膜３０をアニー
ルすることにより多結晶化し、多結晶シリコンからなる
半導体膜３０とする。
表示装置のＴＦＴ部分を製造する工程を示す断面図であ
る。図２（ａ）を参照して、石英ガラス等からなる透明
基板１の上に非晶質シリコン等からなる半導体膜３０を
形成し、これをエッチングして島状にパターン化する。
次に、図２（ｂ）に示すように、半導体膜３０をアニー
ルすることにより多結晶化し、多結晶シリコンからなる
半導体膜３０とする。
【００１６】次に、図２（ｃ）に示すように、半導体膜
３０の表面に酸化シリコンなどからなる絶縁膜５を形成
する。この絶縁膜５は、半導体膜３０の表面を熱酸化し
て形成してもよいし、ＣＶＤ法等により表面に堆積して
形成してもよい。
３０の表面に酸化シリコンなどからなる絶縁膜５を形成
する。この絶縁膜５は、半導体膜３０の表面を熱酸化し
て形成してもよいし、ＣＶＤ法等により表面に堆積して
形成してもよい。
【００１７】次に、図２（ｄ）に示すように、絶縁膜５
上にポリシリコンからなるゲート半導体電極６を形成す
る。不純物のドープにより、例えばｎ+ 型シリコンとし
電極化する。次に、図２（ｅ）に示すように、ゲート半
導体電極６の両側部分の絶縁膜５をエッチング除去し、
ゲート絶縁膜５とする。
上にポリシリコンからなるゲート半導体電極６を形成す
る。不純物のドープにより、例えばｎ+ 型シリコンとし
電極化する。次に、図２（ｅ）に示すように、ゲート半
導体電極６の両側部分の絶縁膜５をエッチング除去し、
ゲート絶縁膜５とする。
【００１８】次に図２（ｆ）に示すように、不純物をド
ープすることにより、例えばｎ+ 型ポリシリコンを形成
し、ドレイン領域２及びソース領域３とする。これによ
りドレイン領域２及びソース領域３に挟まれたノンドー
プのポリシリコンの領域はチャネル領域４となる。
ープすることにより、例えばｎ+ 型ポリシリコンを形成
し、ドレイン領域２及びソース領域３とする。これによ
りドレイン領域２及びソース領域３に挟まれたノンドー
プのポリシリコンの領域はチャネル領域４となる。
【００１９】次に図２（ｇ）に示すように、ＩＴＯなど
からなる補助容量電極８を画素部の基板１上に形成す
る。次に図３（ａ）に示すように、ゲート半導体電極６
の上にゲート金属電極７を形成する。このゲート金属電
極７は、抵抗の高いゲート半導体電極６の上に金属電極
を形成することによって、低抵抗化を図るため形成され
る。金属としては、Ｍｏなどの高融点金属等を用いるこ
とができる。
からなる補助容量電極８を画素部の基板１上に形成す
る。次に図３（ａ）に示すように、ゲート半導体電極６
の上にゲート金属電極７を形成する。このゲート金属電
極７は、抵抗の高いゲート半導体電極６の上に金属電極
を形成することによって、低抵抗化を図るため形成され
る。金属としては、Ｍｏなどの高融点金属等を用いるこ
とができる。
【００２０】次に、図３（ｂ）に示すように、例えばＣ
ＶＤ法等により窒化シリコンなどからなる層間絶縁膜９
をＴＦＴ及び補助容量電極８の上に形成し、ドレイン領
域２及びソース領域３上にコンタクトホール９ａ，９ｂ
を形成する。
ＶＤ法等により窒化シリコンなどからなる層間絶縁膜９
をＴＦＴ及び補助容量電極８の上に形成し、ドレイン領
域２及びソース領域３上にコンタクトホール９ａ，９ｂ
を形成する。
【００２１】次に、図３（ｃ）を参照して、コンタクト
ホール９ａ，９ｂ内に金属を充填しメタル埋め込み部２
１，２２を形成する。メタル埋め込み部２１，２２は、
例えばＷの選択的ＣＶＤ法により形成することができ
る。この成長法は、導電性物質の表面上にのみ選択的に
Ｗを堆積させ成長させる方法である。例えば、原料ガス
としてＷＦ6 ガスを用い、還元ガスとしてはＨ2 ガス
や、あるいはＳｉＨ4 またはＳｉＨ2 Ｆ2 等のガスを用
いて成長させることができる。また、Ｗ以外にも、Ｍ
ｏ、Ｔａ、Ｔｉ、Ｃｒなどの金属も選択的に成長可能な
ことが知られており、これらの金属を用いてメタル埋め
込み部を形成してもよい。ＡｌやＣｕについても選択的
な成長が知られており、このような金属を用いてもよ
い。さらには、このような選択的ＣＶＤ法のみならず、
例えばコンタクトホールを含め全面に金属膜を形成し、
コンタクトホール以外の部分をバックエッチング等の方
法により除去し、メタル埋め込み部を形成してもよい。
ホール９ａ，９ｂ内に金属を充填しメタル埋め込み部２
１，２２を形成する。メタル埋め込み部２１，２２は、
例えばＷの選択的ＣＶＤ法により形成することができ
る。この成長法は、導電性物質の表面上にのみ選択的に
Ｗを堆積させ成長させる方法である。例えば、原料ガス
としてＷＦ6 ガスを用い、還元ガスとしてはＨ2 ガス
や、あるいはＳｉＨ4 またはＳｉＨ2 Ｆ2 等のガスを用
いて成長させることができる。また、Ｗ以外にも、Ｍ
ｏ、Ｔａ、Ｔｉ、Ｃｒなどの金属も選択的に成長可能な
ことが知られており、これらの金属を用いてメタル埋め
込み部を形成してもよい。ＡｌやＣｕについても選択的
な成長が知られており、このような金属を用いてもよ
い。さらには、このような選択的ＣＶＤ法のみならず、
例えばコンタクトホールを含め全面に金属膜を形成し、
コンタクトホール以外の部分をバックエッチング等の方
法により除去し、メタル埋め込み部を形成してもよい。
【００２２】次に、図３（ｄ）に示すように、画素部の
層間絶縁膜９の上に、ＩＴＯなどからなる表示電極１０
をメタル埋め込み部２２の上面と接合するよう形成す
る。これにより、メタル埋め込み部２２を介して表示電
極１０がソース電極部３と電気的に接続される。メタル
埋め込み部２１上には、Ｍｏ膜を備えたＡｌなどからな
る金属配線を形成し、図１に示すような構造とすること
ができる。
層間絶縁膜９の上に、ＩＴＯなどからなる表示電極１０
をメタル埋め込み部２２の上面と接合するよう形成す
る。これにより、メタル埋め込み部２２を介して表示電
極１０がソース電極部３と電気的に接続される。メタル
埋め込み部２１上には、Ｍｏ膜を備えたＡｌなどからな
る金属配線を形成し、図１に示すような構造とすること
ができる。
【００２３】図４（ｃ）に示すような従来の液晶表示装
置において、金属配線１１及び１２の厚みを６０００Å
としたところ、ドメインの発生率は約３０％であった。
これに対し、図１に示すような本発明に従う液晶表示装
置において金属配線２３の厚みを３０００Åとしたとこ
ろ、ドメインはほとんど発生しなくなった。
置において、金属配線１１及び１２の厚みを６０００Å
としたところ、ドメインの発生率は約３０％であった。
これに対し、図１に示すような本発明に従う液晶表示装
置において金属配線２３の厚みを３０００Åとしたとこ
ろ、ドメインはほとんど発生しなくなった。
【００２４】このように、本発明に従えば金属配線の厚
みを従来よりも著しく薄くすることができ、ドメインの
発生を低減させることができる。
みを従来よりも著しく薄くすることができ、ドメインの
発生を低減させることができる。
【００２５】
【発明の効果】本発明に従えば、コンタクトホール内に
メタル埋め込み部を形成し、このメタル埋め込み部と表
示電極を接合させることにより、メタル埋め込み部を介
して表示電極とソース領域またはドレイン領域とを、従
来のようにコンタクトホール内に延在して設けられた表
示電極が断線またはコンタクト不良が発生することなく
電気的に接続している。このため、従来のように、コン
タクトホール上の金属配線の厚みを、少なくともコンタ
クトホールの深さ分の厚みにする必要がないため、金属
配線の厚みを薄くすることができる。特に、表示電極を
形成した側に金属配線の凹凸によるドメインが発生する
ことを防止することができる。
メタル埋め込み部を形成し、このメタル埋め込み部と表
示電極を接合させることにより、メタル埋め込み部を介
して表示電極とソース領域またはドレイン領域とを、従
来のようにコンタクトホール内に延在して設けられた表
示電極が断線またはコンタクト不良が発生することなく
電気的に接続している。このため、従来のように、コン
タクトホール上の金属配線の厚みを、少なくともコンタ
クトホールの深さ分の厚みにする必要がないため、金属
配線の厚みを薄くすることができる。特に、表示電極を
形成した側に金属配線の凹凸によるドメインが発生する
ことを防止することができる。
【図１】本発明に従う一実施例の液晶表示装置のＴＦＴ
近傍を示す断面図。
近傍を示す断面図。
【図２】図１に示す実施例の製造工程を示す断面図。
【図３】図１に示す実施例の製造工程を示す断面図。
【図４】従来の液晶表示装置におけるＴＦＴ近傍の製造
工程を示す断面図。
工程を示す断面図。
１…透明基板 ２…ドレイン領域 ３…ソース領域 ４…チャネル領域 ５…ゲート絶縁膜 ６…ゲート半導体電極 ７…ゲート金属電極 ８…補助容量電極 ９…層間絶縁膜 ９ａ，９ｂ…コンタクトホール １０…表示電極 ２１，２２…メタル埋め込み部 ２３…金属配線
Claims (1)
- 【請求項１】 基板上にマトリクス状に配置された複数
の画素部を駆動するため各画素部に薄膜トランジスタが
配置された液晶表示装置であって、 前記薄膜トランジスタを構成するように基板上に形成さ
れる、ソース領域、チャネル領域及びドレイン領域を有
した半導体層並びに該チャネル領域上に設けられるゲー
ト絶縁膜及びゲート電極と、 前記基板及び前記薄膜トランジスタ上に形成される層間
絶縁膜と、 前記画素部の液晶に駆動電圧を印加するため前記層間絶
縁膜上に形成される表示電極と、 前記薄膜トランジスタのソース領域及びドレイン領域の
少なくともいずれか一方の領域上の前記層間絶縁膜に形
成されるコンタクトホール内を埋め込むように形成され
るメタル埋め込み部とを備え、 前記表示電極が前記メタル埋め込み部と接合することに
より、前記表示電極が前記メタル埋め込み部を介して前
記ソース領域及びドレイン領域のいずれか一方と電気的
に接続されていることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24533793A JPH07106586A (ja) | 1993-09-30 | 1993-09-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24533793A JPH07106586A (ja) | 1993-09-30 | 1993-09-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106586A true JPH07106586A (ja) | 1995-04-21 |
Family
ID=17132172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24533793A Pending JPH07106586A (ja) | 1993-09-30 | 1993-09-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106586A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925295A (en) * | 1996-04-30 | 1999-07-20 | Nissei Plastic Industrial Co., Ltd. | Pre-plasticizing type injection molding machine and control method therefor |
| KR100916108B1 (ko) * | 2003-02-24 | 2009-09-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7918662B2 (en) | 2006-08-02 | 2011-04-05 | Kohei Sawa | Integrated apparatus having kneading part and injecting part |
| JP2015084099A (ja) * | 2014-10-28 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1993
- 1993-09-30 JP JP24533793A patent/JPH07106586A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925295A (en) * | 1996-04-30 | 1999-07-20 | Nissei Plastic Industrial Co., Ltd. | Pre-plasticizing type injection molding machine and control method therefor |
| KR100916108B1 (ko) * | 2003-02-24 | 2009-09-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7918662B2 (en) | 2006-08-02 | 2011-04-05 | Kohei Sawa | Integrated apparatus having kneading part and injecting part |
| JP2015084099A (ja) * | 2014-10-28 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| EP0372821A2 (en) | Liquid crystal display panel with reduced pixel defects | |
| US6259119B1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR100931875B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| EP0683525B1 (en) | Thin-film transistor array for display | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4097521B2 (ja) | 半導体装置の作製方法 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| US20020063282A1 (en) | Buried transistor for a liquid crystal display system | |
| JPH07106586A (ja) | 液晶表示装置 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| JP3125345B2 (ja) | 薄膜トランジスタ素子アレイ及びその製造方法 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH075490A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07159806A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100843959B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| KR19990016120A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR20060128520A (ko) | 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 | |
| KR20060029413A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH08241998A (ja) | アクティブマトリクス基板 | |
| JPH0850303A (ja) | 液晶表示装置用アレイ基板 | |
| JPH05188399A (ja) | 液晶表示装置用アレイ基板 |