JPH08241998A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH08241998A
JPH08241998A JP4271795A JP4271795A JPH08241998A JP H08241998 A JPH08241998 A JP H08241998A JP 4271795 A JP4271795 A JP 4271795A JP 4271795 A JP4271795 A JP 4271795A JP H08241998 A JPH08241998 A JP H08241998A
Authority
JP
Japan
Prior art keywords
line
bus line
electrode
film
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4271795A
Other languages
English (en)
Inventor
Kazuko Hirakawa
和子 平川
Naoyuki Shimada
尚幸 島田
Atsushi Ban
厚志 伴
Naofumi Kondo
直文 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4271795A priority Critical patent/JPH08241998A/ja
Publication of JPH08241998A publication Critical patent/JPH08241998A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 ゲートバスライン5のエッジによりITOの
ソースバスライン2が断線するのを防止する。 【構成】 絶縁性を有するガラス基板1上にゲートバス
ライン5とITO膜のソースバスライン5とを直交して
配線してなるアクティブマトリクス基板において、ガラ
ス基板1上にソースバスライン2を配線し、ガラス基板
1とソースバスライン2との上に絶縁膜4を介してゲー
トバスライン5を配線してなるものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表示用の絵素電極にス
イッチング素子を介して駆動信号を印加し、該絵素電極
とその対向する電極との電圧差によって表示を行うアク
ティブマトリクス型液晶表示装置の基板に関するもので
ある。
【0002】
【従来の技術】従来のアクティブマトリクス型液晶表示
装置においては、個々の独立した絵素電極がマトリクス
状に配置され、該絵素電極の夫々にスイッチング素子が
設けられている。各スイッチング素子は走査線によって
選択され、信号線から信号電位が各絵素電極に書き込ま
れる。そして絵素電極と対向電極との間の電圧差によ
り、介在する液晶の光学的変調が行われ、表示パターン
として視認される。上記絵素電極を選択駆動するスイッ
チング素子としては、薄膜トランジスタ(TFT)、金
属−絶縁膜−金属構造の(MIM)素子及び薄膜ダイオ
ード等が一般に知られている。
【0003】このような表示装置のスイッチング素子と
して用いられるTFTのアクティブマトリクス基板は図
7乃至図9に示すように構成されるものであり、図7乃
至図9において、絶縁性を有するガラス基板21上に走
査線であるゲートバスライン22が配線され、該ガラス
基板21及びゲートバスライン22上にシリコン窒化膜
(SiNX)やシリコン酸化膜(SiO2)等のシリコン
系の化合物のゲート絶縁膜23が形成され、該ゲート絶
縁膜23上に信号線であるソースバスライン24がゲー
トバスライン22と直交して配線され、該両バスライン
22、24で囲まれた領域に所定間隔を空けてITO膜
からなる絵素電極25が形成されている。
【0004】そして絵素電極25には、スイッチング素
子としてのTFT26を介してソースバスライン24か
ら送られる映像信号が供給される。
【0005】上記TFT26は特に図8に示すように、
ガラス基板21とゲート絶縁膜23との層間にゲート電
極27が形成され、該ゲート電極27の領域より少し大
きめの半導体膜28がゲート電極27の領域のゲート絶
縁膜23上に形成され、該ゲート電極27の領域の半導
体膜28上にゲート電極27より少し小さめのチャネル
保護膜29が形成されている。
【0006】さらに、図8に示す半導体膜28の端部か
らチャネル保護膜29の端部までの領域上の夫々にコン
タクト(N+)膜30、31が形成され、該N+膜30上
にソースバスライン24の支線(ソース電極)32が形
成され、該N+膜31上に絵素電極25の支線(ドレイ
ン電極)33が形成され、表面全体に保護膜34が形成
されてなるものである。
【0007】尚、図7のゲートバスライン22中に点線
で示した部分は、絵素電極25の補助容量を形成するた
めの補助容量電極35である。
【0008】
【発明が解決しようとする課題】しかしながら、上記の
ように構成してなるアクティブマトリクス基板は、ソー
スバスライン24はITO膜により形成されており、該
ITO膜はカバレージが悪いため、下層にあるゲートバ
スライン22のエッジによりソースバスライン24が断
線するという問題点があった。
【0009】本発明のアクティブマトリクス基板は上記
のような問題点を解決したもので、走査線のエッジによ
りITOの信号線が断線するのを防止することができる
アクティブマトリクス基板を提供することを目的とする
ものである。
【0010】
【課題を解決するための手段】上記目的を達成するため
の請求項1記載の発明は、絶縁性を有する透明基板上に
走査線と信号線とを直交して配線してなるアクティブマ
トリクス基板において、上記透明基板上に信号線を配線
し、該透明基板と信号線との上に絶縁膜を介して走査線
を配線してなるものである。
【0011】また請求項2記載の発明は、上記請求項1
記載の構成において、上記信号線とスイッチング素子の
ソース電極とを電気的に接続するコンタクトホールを上
記信号線の絶縁膜上に形成してなるものである。
【0012】
【作用】本発明は上記構成にて、請求項1記載の発明
は、透明基板及び信号線上に絶縁膜を介して信号線を形
成することにより、走査線はITOの信号線よりカバレ
ージがよい金属で形成されているので、信号線のエッジ
により走査線が断線することがなく、しかも、走査線の
エッジにより信号線が断線するのを防止することができ
る。
【0013】また、請求項2記載の発明は、上記請求項
1記載の構成において、信号線とスイッチング素子のソ
ース電極とを電気的に接続するコンタクトホールを信号
線の絶縁膜上に形成することにより、信号線とスイッチ
ング素子のソース電極との電気的な接続が確実に行うこ
とができる。
【0014】
【実施例】以下、本発明のアクティブマトリクス基板の
実施例を図1乃至図6と共に詳細に説明する。本発明の
アクティブマトリクス基板の第1の実施例は図1乃至図
3に示すように構成するものであり、図1乃至図3にお
いて、絶縁性を有するガラス基板1上に信号線であるソ
ースバスライン2と絵素電極3とを形成し、該絵素電極
3をソースバスライン2とで囲むように絶縁膜4を介し
て走査線であるゲートバスライン5を該ソースバスライ
ン2に対して直交して配線している。
【0015】そして、上記ソースバスライン2とゲート
バスライン5との交差部に、ソースバスライン2の支線
をソース電極6とし、ゲートバスライン5の支線をゲー
ト電極7とし、上記絵素電極5の一端をドレイン電極8
としてスイッチング素子である薄膜トランジスタ(TF
T)9を形成している。
【0016】尚、図1のゲートバスライン5中に点線で
示した部分は、絵素電極3の補助容量を形成するための
補助容量電極10である。
【0017】次に上記のように構成してなる本発明のア
クティブマトリクス基板の第1の実施例の製造手順を図
2及び図3と共に説明する。まず、絶縁性を有するガラ
ス基板1、又はガラス基板1上にベースコート膜として
タンタル酸化膜(Ta25)、シリコン酸化膜(SiO
2)等の絶縁膜(図示せず)を形成した基板を使用す
る。
【0018】そして、上記ガラス基板1上にITO等の
透明な単層膜又は多層膜をスパッタリング法を用いて堆
積させ、所定形状にパターニングすることによりソース
バスライン2、絵素電極3及び補助容量電極10を形成
する。
【0019】次に、表面上にプラズマCVDを用いて窒
化シリコン(SiNX)、酸化シリコン(SiOX)等の
絶縁膜4を堆積させ、ゲートバスライン5が形成される
部分にのみ絶縁膜4が残るようにパターニングする。
【0020】また、表面上にアルミニューム(Al)、
モリブデン(Mo)、タンタル(Ta)等の単層膜又は
多層膜をスパッタリング法を用いて堆積させ、所定形状
にパターニングすることによりゲートバスライン5及び
ゲート電極7を形成する。
【0021】次に、表面上にプラズマCVD法を用い
て、ゲート絶縁膜11となるSiNX、TFTのチャネ
ル膜(半導体膜)12となるアモルファスシリコン(a
−Si)、チャネル保護膜13となるSiNXを連続し
て堆積させる。
【0022】そして、チャネル保護膜13となるSiN
Xをフォトリソグラフィ法を用いてゲート電極7の範囲
上に残るようにパターニングしてチャネル保護膜13を
形成する。このとき、ガラス基板1の下方からゲート電
極7をマスクとして露光することにより、セルアライメ
ント法でチャネル保護膜13を形成することが可能であ
る。
【0023】また、ゲート絶縁膜11となるSiNX
びa−Siが上記ゲート電極7の表面を覆うようにフォ
トリソグラフィ法を用いてパターニングし、ゲート絶縁
膜11及び半導体膜12を形成する。また、ゲートバス
ライン5を陽極酸化することにより、ゲートバスライン
5及びゲート電極7上に二重に絶縁膜を形成することが
可能である。
【0024】さらに、表面上にソース電極6及びドレイ
ン電極8とのコンタクト膜14、15となるn型シリコ
ン(n+Si)を堆積させ、該n+Siがゲート電極7の
端からソース電極6及びドレイン電極8まで残るように
パターニングして、コンタクト膜14、15を形成す
る。そして、表面上に保護膜16としてSiNX等の絶
縁膜を堆積させる。
【0025】上記第1の実施例のように構成してなるア
クティブマトリクス基板は、ガラス基板1及びソースバ
スライン2上に絶縁膜4を介して、該ソースバスライン
2と直交するようにゲートバスライン5を形成すること
により、ゲートバスライン5はITOのソースバスライ
ン2よりカバレージがよい金属で形成されているので、
ソースバスライン2のエッジによりゲートバスライン5
が断線することがなく、しかも、ゲートバスライン5の
エッジによりソースバスライン2が断線するのを防止す
ることができる。
【0026】本発明のアクティブマトリクス基板の第2
の実施例は図4乃至図6に示すように構成するものであ
り、尚、上記第1の実施例と同一部分は同一符号を付
し、その説明を省略する。
【0027】図4乃至図6において、第2の実施例の構
成は、上記絶縁膜4を絵素電極3以外の表面上に形成
し、上記ソース電極6とコンタクト膜14との電気的な
接続は、ソース電極6上の絶縁膜4にコンタクトホール
17を形成して接続するものであり、該コンタクトホー
ル17を除いては上記第1の実施例の図1乃至図3の構
成と同一であるので、その説明は省略する。
【0028】次に本発明の上記のように構成してなるア
クティブマトリクス基板の第2の実施例の製造手順を図
5及び図6と共に説明する。図5及び図6において、第
2の実施例の製造手順もコンタクトホール17の形成を
除いては上記第1の実施例の製造手順と同一であるの
で、その説明は省略する。
【0029】表面上に上記絶縁膜4を堆積させ、さらに
その上にゲート絶縁膜11となるSiNXを堆積させ、
その後、上記コンタクトホール17と絵素電極3との部
分の絶縁膜4及びゲート絶縁膜11となるSiNXを除
去するようにパターニングする。
【0030】上記第2の実施例のように構成することに
より、ソース電極6とコンタクト膜14とを電気的に接
続するコンタクトホール17を上記絶縁膜4に形成する
ことにより、ソース電極6とコンタクト膜14との電気
的な接続が確実に行うことができる。
【0031】
【発明の効果】本発明のアクティブマトリクス基板は上
記のような構成であるから、請求項1記載の発明は、透
明基板及び信号線上に絶縁膜を介して信号線を形成する
ことにより、走査線はITOの信号線よりカバレージが
よい金属で形成されているので、信号線のエッジにより
走査線が断線することがなく、しかも、走査線のエッジ
により信号線が断線するのを防止することができる。
【0032】また請求項2記載の発明は、上記請求項1
記載の効果に加えて、信号線とスイッチング素子のソー
ス電極とを電気的に接続するコンタクトホールを信号線
の絶縁膜上に形成することにより、信号線とスイッチン
グ素子のソース電極との電気的な接続が確実に行うこと
ができる。
【図面の簡単な説明】
【図1】本発明のアクティブマトリクス基板の第1の実
施例を示す要部平面図である。
【図2】図1に示す要部A−A断面図である。
【図3】図1に示す要部B−B断面図である。
【図4】本発明のアクティブマトリクス基板の第2の実
施例を示す要部平面図である。
【図5】図4に示す要部C−C断面図である。
【図6】図4に示す要部D−D断面図である。
【図7】従来のアクティブマトリクス基板の要部平面図
である。
【図8】図7に示す要部E−E断面図である。
【図9】図7に示すF−F断面図である。
【符号の説明】
1 ガラス基板 2 ソースバスライン(信号線) 4 絶縁膜 5 ゲートバスライン(走査線) 16 コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 直文 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性を有する透明基板上に走査線と信
    号線とを直交して配線してなるアクティブマトリクス基
    板において、 上記透明基板上に信号線を配線し、該透明基板と信号線
    との上に絶縁膜を介して走査線を配線してなることを特
    徴とするアクティブマトリクス基板。
  2. 【請求項2】 上記信号線とスイッチング素子のソース
    電極とを電気的に接続するコンタクトホールを上記信号
    線の絶縁膜上に形成してなることを特徴とする請求項1
    記載のアクティブマトリクス基板。
JP4271795A 1995-03-02 1995-03-02 アクティブマトリクス基板 Pending JPH08241998A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4271795A JPH08241998A (ja) 1995-03-02 1995-03-02 アクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4271795A JPH08241998A (ja) 1995-03-02 1995-03-02 アクティブマトリクス基板

Publications (1)

Publication Number Publication Date
JPH08241998A true JPH08241998A (ja) 1996-09-17

Family

ID=12643830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4271795A Pending JPH08241998A (ja) 1995-03-02 1995-03-02 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JPH08241998A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052390A (ja) * 2005-08-16 2007-03-01 Chunghwa Picture Tubes Ltd Amoledパネルの製作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052390A (ja) * 2005-08-16 2007-03-01 Chunghwa Picture Tubes Ltd Amoledパネルの製作方法
US7459351B2 (en) 2005-08-16 2008-12-02 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED

Similar Documents

Publication Publication Date Title
JP3708637B2 (ja) 液晶表示装置
US6246453B1 (en) Electro-optical device
US6307602B1 (en) Method for manufacturing liquid crystal display capable of preventing electrical shorts between neighboring pixel electrodes and the liquid crystal display
US7170571B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
GB2307087A (en) Liquid crystal displays
JP3226836B2 (ja) 液晶表示装置及びその製造方法
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JPH01219824A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
KR100308367B1 (ko) 액티브매트릭스기판
US5952675A (en) Thin film transistor element array
JPH10142636A (ja) アクティブマトリクス型表示回路
JPH1082991A (ja) 液晶表示装置
JPH04326329A (ja) 液晶表示装置およびその製造方法
JPH028821A (ja) アクティブマトリックス基板
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
JP2004013003A (ja) 液晶表示装置
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP3167817B2 (ja) アクティブマトリックス型液晶表示装置
JPH11326941A (ja) アクティブマトリクス表示装置
JPH08241998A (ja) アクティブマトリクス基板
JP2677714B2 (ja) アクティブマトリクス基板およびその製造方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR20020092719A (ko) 액정표시소자용 어레이기판 및 그 제조방법
JPH04264527A (ja) アクティブマトリクス基板
JPH0823641B2 (ja) 非晶質シリコン薄膜トランジスタアレイ基板の製造方法