JPH0695574B2 - 薄膜電界効果トランジスタの製造方法 - Google Patents
薄膜電界効果トランジスタの製造方法Info
- Publication number
- JPH0695574B2 JPH0695574B2 JP59269087A JP26908784A JPH0695574B2 JP H0695574 B2 JPH0695574 B2 JP H0695574B2 JP 59269087 A JP59269087 A JP 59269087A JP 26908784 A JP26908784 A JP 26908784A JP H0695574 B2 JPH0695574 B2 JP H0695574B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- semiconductor layer
- organic thin
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000003960 organic solvent Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 239000004642 Polyimide Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、液晶等と組合せて画像表示装置を構成するた
めのシリコンを主成分とする非晶質シリコン半導体より
なる薄膜電界効果トランジスタ（以後TFTと呼ぶ）の製
造方法に関するものである。
めのシリコンを主成分とする非晶質シリコン半導体より
なる薄膜電界効果トランジスタ（以後TFTと呼ぶ）の製
造方法に関するものである。
従来の技術 第３図に従来のTFTの要部構成断面図を示す。ガラス等
の絶縁基板１上にゲート電極なる第１の導電体２が被着
形成され、第１の絶縁層３を介して非晶質シリコン半導
体層が形成され、前記半導体層のチャンネル部上に窒化
シリコン等からなる第２の絶縁層８が被着形成され、さ
らにソース・ドレイン電極17a,17bがリン等を添加した
非晶質シリコン層15を介して形成されている逆スタガー
型TFTである。
の絶縁基板１上にゲート電極なる第１の導電体２が被着
形成され、第１の絶縁層３を介して非晶質シリコン半導
体層が形成され、前記半導体層のチャンネル部上に窒化
シリコン等からなる第２の絶縁層８が被着形成され、さ
らにソース・ドレイン電極17a,17bがリン等を添加した
非晶質シリコン層15を介して形成されている逆スタガー
型TFTである。
次に上述の構造をもつTFTの製造工程について簡単に説
明する。まず、ガラス等の絶縁基板上にゲート電極なる
第１の金属層２を選択的に被着形成する。ついで全面に
第１の絶縁層3,非晶質シリコン半導体層4,窒化シリコ
ン，酸化シリコン等からなる第２の絶縁層８を順次被着
する。この第２の絶縁層８は大気、液晶材料等に対する
保護、または不純物を含む非晶質シリコン層除去時のチ
ャンネル部保護を目的とするものである。次に前述の第
２の絶縁層８の一部をチャンネル部上に残した後に、不
純物を含む非晶質シリコン層を全面に被着する。その
後、第３図に示すように、非晶質シリコン半導体層およ
び不純物を含む非晶質シリコン層を島状にする。さら
に、ソース・ドレインを形成した後、第２の絶縁層上に
残っている不純物を含むシリコン層を除去して第３図に
示すTFTが完成する。（特開昭58−212177号公報） 発明が解決しようとする問題点 このような従来の構造、材料のTFTでは窒化シリコン，
酸化シリコン等からなる第２の絶縁層の除去工程におい
てフッ酸系統のエッチング液を使用するために、第１の
非単結晶半導体層のピンホール等からエッチング液が侵
入して第１の絶縁膜の腐食およびゲート電極のバス配線
を切断するという不良を発生しやすかった。また、第２
の絶縁層を選択的に除去して不純物を含む非晶質シリコ
ン層を全面に成膜する場合、その成膜温度が200℃以上
の高い時前述の第２の絶縁膜上の不純物を含む非晶質シ
リコン層が剥離しやすいことから、従来は成膜温度を低
温にしていたため良好なソース、ドレイン電極と半導体
層の間のオーミックコンタクトが得られにくかった。
明する。まず、ガラス等の絶縁基板上にゲート電極なる
第１の金属層２を選択的に被着形成する。ついで全面に
第１の絶縁層3,非晶質シリコン半導体層4,窒化シリコ
ン，酸化シリコン等からなる第２の絶縁層８を順次被着
する。この第２の絶縁層８は大気、液晶材料等に対する
保護、または不純物を含む非晶質シリコン層除去時のチ
ャンネル部保護を目的とするものである。次に前述の第
２の絶縁層８の一部をチャンネル部上に残した後に、不
純物を含む非晶質シリコン層を全面に被着する。その
後、第３図に示すように、非晶質シリコン半導体層およ
び不純物を含む非晶質シリコン層を島状にする。さら
に、ソース・ドレインを形成した後、第２の絶縁層上に
残っている不純物を含むシリコン層を除去して第３図に
示すTFTが完成する。（特開昭58−212177号公報） 発明が解決しようとする問題点 このような従来の構造、材料のTFTでは窒化シリコン，
酸化シリコン等からなる第２の絶縁層の除去工程におい
てフッ酸系統のエッチング液を使用するために、第１の
非単結晶半導体層のピンホール等からエッチング液が侵
入して第１の絶縁膜の腐食およびゲート電極のバス配線
を切断するという不良を発生しやすかった。また、第２
の絶縁層を選択的に除去して不純物を含む非晶質シリコ
ン層を全面に成膜する場合、その成膜温度が200℃以上
の高い時前述の第２の絶縁膜上の不純物を含む非晶質シ
リコン層が剥離しやすいことから、従来は成膜温度を低
温にしていたため良好なソース、ドレイン電極と半導体
層の間のオーミックコンタクトが得られにくかった。
本発明はかかる問題点に鑑みてなされたもので、第２の
絶縁層として液晶等に不純物が溶け出すことのない有機
薄膜を使用することにより、TFT作製工程における第１
の絶縁膜の腐食およびゲートバス配線切断の不良がな
く、不純物を含む非晶質シリコン層を高温で形成して信
頼性の高いオーミックコンタクトを有するTFTの製造方
法を提供することを目的としている。
絶縁層として液晶等に不純物が溶け出すことのない有機
薄膜を使用することにより、TFT作製工程における第１
の絶縁膜の腐食およびゲートバス配線切断の不良がな
く、不純物を含む非晶質シリコン層を高温で形成して信
頼性の高いオーミックコンタクトを有するTFTの製造方
法を提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため第２の絶縁層の除去
工程におけるエッチング液に、半導体層，第１の絶縁
層，第１の金属層を腐食させない液が使用できるよう
に、第２の絶縁層として有機薄膜用い、不純物を含む半
導体層を200〜300℃で形成することを特徴とする。
工程におけるエッチング液に、半導体層，第１の絶縁
層，第１の金属層を腐食させない液が使用できるよう
に、第２の絶縁層として有機薄膜用い、不純物を含む半
導体層を200〜300℃で形成することを特徴とする。
作用 本発明は上記の技術的手段により、第２の絶縁層である
有機薄膜層の除去工程において第１の半導体層のピンホ
ールなどより有機薄膜のエッチング液が侵入したとして
も、第１の絶縁膜が腐食されることなく、さらにゲート
電極のバス配線が切断されることのない良好なTFTを作
製できる。
有機薄膜層の除去工程において第１の半導体層のピンホ
ールなどより有機薄膜のエッチング液が侵入したとして
も、第１の絶縁膜が腐食されることなく、さらにゲート
電極のバス配線が切断されることのない良好なTFTを作
製できる。
また、有機薄膜層に対して高温で成膜した不純物を含む
半導体層の密着性は高いことから有機薄膜層上で剥離す
ることなく、良好なオーミックコンタクトが得られ、信
頼性を向上できる。
半導体層の密着性は高いことから有機薄膜層上で剥離す
ることなく、良好なオーミックコンタクトが得られ、信
頼性を向上できる。
実施例 第１図は本発明の一実施例であるTFTの要部構成断面図
を示す。第１図において、１はガラス基板、２はモリブ
デンゲート電極、３は窒化シリコン絶縁膜、４は非晶質
シリコン半導体層、５はリンを含む非晶質シリコン半導
体層、６はポリイミド、7a,7bはアルミニウムよりなる
ソース・ドレイン電極である。そのTFTの工程断面図を
第２図に示す。まず第２図ａに示すように、ガラス基板
１上にゲート電極２を選択的に被着形成した後に窒化シ
リコン絶縁膜３、非晶質シリコン半導体層41を順次堆積
し、さらにポリイミド61を塗布する。つづいて、ポジレ
ジスト及びその現像液を使用して前述のポリイミド61の
必要以外の部分を除去し、ポジレジストを除いて第２図
ｂに至る。その後、第２図ｃに示すように全面にリンを
含む非晶質シリコン半導体層51を堆積し、第２図ｄに示
すように非晶質シリコン半導体層41とリンを含む非晶質
シリコン半導体層51を島状に形成する。さらに第２図ｅ
に示すようにソース・ドレイン電極7a,7bを被着形成
し、それをマスクにして、ポリイミド６上に被着してい
るリンを含む非晶質シリコン半導体層52を除去して本発
明によるTFTが完成する。
を示す。第１図において、１はガラス基板、２はモリブ
デンゲート電極、３は窒化シリコン絶縁膜、４は非晶質
シリコン半導体層、５はリンを含む非晶質シリコン半導
体層、６はポリイミド、7a,7bはアルミニウムよりなる
ソース・ドレイン電極である。そのTFTの工程断面図を
第２図に示す。まず第２図ａに示すように、ガラス基板
１上にゲート電極２を選択的に被着形成した後に窒化シ
リコン絶縁膜３、非晶質シリコン半導体層41を順次堆積
し、さらにポリイミド61を塗布する。つづいて、ポジレ
ジスト及びその現像液を使用して前述のポリイミド61の
必要以外の部分を除去し、ポジレジストを除いて第２図
ｂに至る。その後、第２図ｃに示すように全面にリンを
含む非晶質シリコン半導体層51を堆積し、第２図ｄに示
すように非晶質シリコン半導体層41とリンを含む非晶質
シリコン半導体層51を島状に形成する。さらに第２図ｅ
に示すようにソース・ドレイン電極7a,7bを被着形成
し、それをマスクにして、ポリイミド６上に被着してい
るリンを含む非晶質シリコン半導体層52を除去して本発
明によるTFTが完成する。
本実施例によれば、ポリイミドの選択的な除去にポジレ
ジスト用現像液を使用できるために、ポジレジスト現像
と同時にポリイミドを除去できるという利点を有し、さ
らにポジレジスト現像液が非晶質シリコン半導体層41の
ピンホールなどをとおして侵入しても窒化シリコン３を
腐食することなく、ゲート電極２のバス配線を切断する
こともない。
ジスト用現像液を使用できるために、ポジレジスト現像
と同時にポリイミドを除去できるという利点を有し、さ
らにポジレジスト現像液が非晶質シリコン半導体層41の
ピンホールなどをとおして侵入しても窒化シリコン３を
腐食することなく、ゲート電極２のバス配線を切断する
こともない。
また、ポリイミドは300℃以下の雰囲気下で形状変化等
の劣化がないことから、リンを含む非晶質シリコン半導
体層を200℃〜300℃の比較的高温で堆積できるために、
非晶質シリコン半導体層との良好なオーミックコンタク
トが得られて、その信頼性向上がはかれる。またポリイ
ミドは液晶により溶解されないために、液晶に対するチ
ャンネル部の保護としても有効である。
の劣化がないことから、リンを含む非晶質シリコン半導
体層を200℃〜300℃の比較的高温で堆積できるために、
非晶質シリコン半導体層との良好なオーミックコンタク
トが得られて、その信頼性向上がはかれる。またポリイ
ミドは液晶により溶解されないために、液晶に対するチ
ャンネル部の保護としても有効である。
さらに、従来のTFTの第２の絶縁層として使用した窒化
シリコン，酸化シリコン等の無機物質の被着方法よりも
ポリイミド等の有機薄膜の方がより容易であるためにコ
ストダウン、製作量産性にすぐれる。
シリコン，酸化シリコン等の無機物質の被着方法よりも
ポリイミド等の有機薄膜の方がより容易であるためにコ
ストダウン、製作量産性にすぐれる。
次に本発明の他の実施例について説明する。この実施例
では前述の実施例で使用したポリイミドの代わりに感光
性の日本合成ゴム（株）製JSRを用いる。本実施例によ
れば、JSRの必要以外の部分の除去工程においてレジス
トを使用する必要がない。従って、前述の実施例に加え
てレジストの塗布および除去工程を簡略化できる利点を
有する。
では前述の実施例で使用したポリイミドの代わりに感光
性の日本合成ゴム（株）製JSRを用いる。本実施例によ
れば、JSRの必要以外の部分の除去工程においてレジス
トを使用する必要がない。従って、前述の実施例に加え
てレジストの塗布および除去工程を簡略化できる利点を
有する。
上述してきた実施例のごとく、第１図に示すように、ソ
ース、ドレイン電極7a,7bとゲート電極２との重なりに
よって生じる寄生容量はその誘導体としてゲート絶縁膜
３からなる部分とゲート絶縁膜３および有機薄膜層６の
２層からなる部分からなっているため、従来のSi3N4の
保護膜に比べ有機薄膜層の誘電率が小さい分ゲート絶縁
膜と有機薄膜層とからなる部分の寄生容量が減少し、そ
の結果、TFTのスイッチ動作特性が向上する。
ース、ドレイン電極7a,7bとゲート電極２との重なりに
よって生じる寄生容量はその誘導体としてゲート絶縁膜
３からなる部分とゲート絶縁膜３および有機薄膜層６の
２層からなる部分からなっているため、従来のSi3N4の
保護膜に比べ有機薄膜層の誘電率が小さい分ゲート絶縁
膜と有機薄膜層とからなる部分の寄生容量が減少し、そ
の結果、TFTのスイッチ動作特性が向上する。
なお、以上実施例は半導体層として非晶質シリコンを用
いたTFTを中心に説明したが、本発明は微結晶シリコ
ン，多結晶シリコン，単結晶シリコン等のシリコン全般
を半導体層として用いたTFTに適用できる。
いたTFTを中心に説明したが、本発明は微結晶シリコ
ン，多結晶シリコン，単結晶シリコン等のシリコン全般
を半導体層として用いたTFTに適用できる。
発明の効果 以上述べてきたように、本発明は薄膜電界効果トランジ
スタの製造工程の不純物を含む半導体層の除去工程等に
おけるTFTのチャンネル部保護に液晶等に溶け出すこと
がなく、又耐熱性を有する有機薄膜を用いることによ
り、有機薄膜のエッチング液にゲート絶縁膜やゲート電
極を溶解することのない有機溶剤の使用が可能となり、
従って、半導体層のピンホールなどをとおしてエッチン
グ液が浸入して第１の絶縁層を腐食しゲートバス配線を
切断することなく良好なTFTを作製できる効果を有す
る。また、誘電率の小さい有機薄膜を使用することによ
り、ソース・ドレイン電極とゲート電極の重なりによる
寄生容量が小さくなり、スイッチ動作特性が向上したTF
Tを製造できる効果をも有する。
スタの製造工程の不純物を含む半導体層の除去工程等に
おけるTFTのチャンネル部保護に液晶等に溶け出すこと
がなく、又耐熱性を有する有機薄膜を用いることによ
り、有機薄膜のエッチング液にゲート絶縁膜やゲート電
極を溶解することのない有機溶剤の使用が可能となり、
従って、半導体層のピンホールなどをとおしてエッチン
グ液が浸入して第１の絶縁層を腐食しゲートバス配線を
切断することなく良好なTFTを作製できる効果を有す
る。また、誘電率の小さい有機薄膜を使用することによ
り、ソース・ドレイン電極とゲート電極の重なりによる
寄生容量が小さくなり、スイッチ動作特性が向上したTF
Tを製造できる効果をも有する。
第１図，第４図は本発明の実施例におけるTFTの要部構
成断面図、第２図（ａ）〜（ｅ）はそのTFTの工程断面
図、第３図は従来のTFTの構造断面図である。 １……ガラス基板、２……ゲート電極、３……絶縁薄膜
層、4,41……非晶質シリコン半導体層、5,51,52,15,25
……不純物を含む非晶質シリコン半導体層、6,61,16…
…有機薄膜層、7a,7b,27a,27b……ソース・ドレイン電
極、８……第２の絶縁層。
成断面図、第２図（ａ）〜（ｅ）はそのTFTの工程断面
図、第３図は従来のTFTの構造断面図である。 １……ガラス基板、２……ゲート電極、３……絶縁薄膜
層、4,41……非晶質シリコン半導体層、5,51,52,15,25
……不純物を含む非晶質シリコン半導体層、6,61,16…
…有機薄膜層、7a,7b,27a,27b……ソース・ドレイン電
極、８……第２の絶縁層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 弘樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭58−212177（ＪＰ，Ａ) 特開 昭59−54270（ＪＰ，Ａ) 特開 昭59−136971（ＪＰ，Ａ) 特開 昭59−113667（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に第１の導電体層を選択的に形成す
る工程と、全面に第１の絶縁膜層、第１の半導体層、有
機薄膜層を順次形成する工程と、前記第１の導電体層の
一部と重なるように前記有機薄膜層を選択的に残し他を
前記第１の導電体層、第１の絶縁薄膜層、第１の半導体
層を腐食させない有機溶剤により除去する工程と、全面
に不純物を含む半導体層を200〜300℃で形成する工程
と、残存している前記有機薄膜層の一部と前記不純物を
含む半導体層の一部に重なり合うように第２の導電体層
を選択的に被着形成する工程と、前記有機薄膜層上に被
着している前記不純物を含む半導体層を除去する工程と
を有し、前記第１の導電体層と第２の導電体層との重な
りによる寄生容量を小さくすることを特徴とする薄膜電
界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269087A JPH0695574B2 (ja) | 1984-12-19 | 1984-12-19 | 薄膜電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269087A JPH0695574B2 (ja) | 1984-12-19 | 1984-12-19 | 薄膜電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61145870A JPS61145870A (ja) | 1986-07-03 |
| JPH0695574B2 true JPH0695574B2 (ja) | 1994-11-24 |
Family
ID=17467484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269087A Expired - Fee Related JPH0695574B2 (ja) | 1984-12-19 | 1984-12-19 | 薄膜電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695574B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157476A (ja) * | 1986-12-22 | 1988-06-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JP2560602Y2 (ja) * | 1989-03-10 | 1998-01-26 | カシオ計算機株式会社 | 薄膜トランジスタ |
| JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
| KR100529569B1 (ko) * | 1997-12-09 | 2006-02-08 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652741B2 (ja) * | 1982-06-02 | 1994-07-06 | 松下電器産業株式会社 | 絶縁ゲート型トランジスタの製造方法 |
| JPS5954270A (ja) * | 1982-09-21 | 1984-03-29 | Sanyo Electric Co Ltd | 電界効果型トランジスタ |
| JPS59113667A (ja) * | 1982-12-20 | 1984-06-30 | Fujitsu Ltd | 薄膜トランジスタの製造法 |
| JPS59136971A (ja) * | 1983-01-26 | 1984-08-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
-
1984
- 1984-12-19 JP JP59269087A patent/JPH0695574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61145870A (ja) | 1986-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238020B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| US5963797A (en) | Method of manufacturing semiconductor devices | |
| JPH0682839B2 (ja) | 表示用パネルの製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| US6562667B1 (en) | TFT for LCD device and fabrication method thereof | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| KR970010774B1 (ko) | 액정표시장치용 박막트랜지스터 및 이의 결함제거방법 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0695574B2 (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0587029B2 (ja) | ||
| KR100208044B1 (ko) | 금속배선기판 및 그의 제조방법 | |
| JPS61145582A (ja) | 表示装置 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH0566419A (ja) | 液晶装置及びその製造方法 | |
| JPH07112068B2 (ja) | アクテイブマトリクスアレ−の製造方法 | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JP3302475B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH1041516A (ja) | 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置 | |
| KR100305734B1 (ko) | 액정표시소자의제조방법 | |
| JPH063699A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0572749B2 (ja) | ||
| JP2878516B2 (ja) | フォトレジストの現像液、現像方法及び薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |