JPS5954270A - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ

Info

Publication number
JPS5954270A
JPS5954270A JP16582182A JP16582182A JPS5954270A JP S5954270 A JPS5954270 A JP S5954270A JP 16582182 A JP16582182 A JP 16582182A JP 16582182 A JP16582182 A JP 16582182A JP S5954270 A JPS5954270 A JP S5954270A
Authority
JP
Japan
Prior art keywords
electrode
film
light
channel
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16582182A
Other languages
English (en)
Inventor
Takumitsu Kuroda
黒田 卓允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16582182A priority Critical patent/JPS5954270A/ja
Publication of JPS5954270A publication Critical patent/JPS5954270A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 近時液晶マトリクス表示パネルの画素ごとに設けるスイ
ッチング素子としてアモルファスシリコンを用いた電界
効果型トランジスタ(P″民Tを使用する研究がなされ
ている。この種液晶マトリクスパネルは、一方の基板に
全面電極を有し7、他方の基板に行列電極を形成して各
交差点(こF I(Tを設し」、さらにこのF ”A2
 Tに接続して画素となる表示電極を形成した構造を有
し7、これらの2枚の基板間隙に液晶を充填したもので
ある。本発明は、この種スイッチング素子として使Jl
’lされるF’11; Tに関する。
従来技術 アモルファスシリコンを用いたF E ’l”によるマ
l−IJクス状素子で液晶テレビを作製し7た場合アモ
ルファスシリコンが)Y−照射を受l」で光電流を生じ
るという欠点がある。液晶テl/ビで画像表示を行なう
場合−、FETのスイッチング電yfは、オン6 F1mカ約1 OA、オフ′市流が約10  A必要で
ある。然し一光の入射によりF 円Tオフ時であっても
、オフ電流は約10  A程度にしかならず画像表示を
不=J能にしてしまう。
発明の1」的 本発明の1」的は−アモルファスシリコンl” l’3
′1゛のアモルファスシリコン層ヂ計ンネルfj、Yj
 、IHδ、への外部光の侵入を阻jトすることで、1
−、ろ。
発明の析成及び作用 前述の[]的を達成するために、木発明番こあっては、
チャンネルfjU或をや’l Iri L、てネガ型7
オトレジスト スト膜上に遮光11労が設けられる。ζ−の1jQ: 
)?−IJQ ノ介在により、丁p 、Fl litス
・( yチング特性に苅4゛ろ)1r、の、y *j.
シは除去され、約1[JAAl1工のオフ1:1流がi
j、1(られる。
実   Iifli    例 第1図及Q第2(ス1においC、(1)はガラス板り.
6の,秀明県板、((+li,iこの,秀明基板m¥:
面のi’ I’:i’ iニ成領1!A;に選択的に被
j′Tされたゲ ]・ill極で、行111極(Xiに
接続されている。このデー1−脣を極((])騒0行電
極(力は、金A +−1及びクロムCrの2層金Mf(
ルlljにて形成される。クロム層はガラス透明基板(
11 (lfi +こ設(プられ、これヒの接省を強化
するもの(”J′)す、その厚さは約100〜300人
であり、金層の厚さは約1000〜2000人である。
かかる(11造のゲート電極(Gl及び行電栖臣)は、
前述したjワさに形成することによって不送明体とされ
、後述するチャンネル領域へ外光が入射するのを阻止す
る遮光1じ\としても作用する。本例では、透明基板(
1)を使用しているから、ゲート電極(C)にも遮光1
蔑能を必要とするが、シリコン基板等不透明基板を使用
すれば、この範囲内に設定される。これは次のような理
由による。即ち、このS i 02亀X(2)を、例え
ば約5000人度と薄くするとFETの4′j−性が不
安定となり、またオフ時の暗電流が10  〜1(] 
 A  (但し、ゲート電圧3DV、ドレイン電極圧O
 Vの場合)と大きく、得られる電流のバラツキも10
  〜10  Aと大きく不安定である。l)′3性を
安定させる上からは、1000人 程度の膜厚とするの
が望ましい。一方膜厚が厚いほどリーク電流は小さくな
るが、厚くなるほど駆動電圧、同値重圧は高くなり、電
流も流れにくくなるので膜厚の上限としては、 約50
00人 がゾ氾ましい。
(AS)は、S i 04 [Q(21 上〕F l”
i ’.[’形成領域を11って帯状にして被着された
アモルファスシリコン層で、S i 02 1漠f2)
全面ζこプラズマCVD法によりアモルファスシリコン
を被着した後、エツチングにより所定パターンに形成さ
れる。このアモルファスシリコンT’r ( A S 
)は、ゲート電極(Glを完全に)′?Iい、かつゲー
ト電極(G)より左右(第2図)に延在した形状を有す
る。(S+(4)lは、アモルファスシリコン層(AS
)上において、ゲート電極(01直上部に設けられた所
定凹陥をEAでて配設されたソース・ドレイン111極
で、A/のスパッタ等にヨリ形成される。ドレイン1:
■トゴi(1)lは、列fi,i t!iii(Ylの
一部が兼用される。(3)はITO膜よりなる表示電極
で、ソース電極(S+に接触している。
(4)は、アモルファスシリコン層( A S )のチ
ャンネル領域を被覆して形成されたネガ型7第1・レジ
スト膜で、材料として例えば日木合成ゴム株式会社製ネ
ガ型フォトレジスト、’丁S.R CIR 7 0 1
 ( 品番)を使用することができる。(5)は、この
ネガ型フォトレジスト膜(4)上1こおいてチャンネル
領域に相対する部分に被11されたアルミ膜で、遮光ル
iとしてはたらく。次(ここのネガ型7オトレジスト+
+;S(4)及びアルミ膜(5)の製造過程を第6図を
用いて説明する。まず、アモルファスシリコンY’l 
( A S )」二のチャンネル領域をC7Jうべく前
述のネガ型フメトレジスト膜(5)を約1〜2 //の
j−(さに形成する。
この形成は、レジストをスピンナ一番ごて膜付けした後
、ホトマスクで露光犯像してパターン化することにより
行なうことができる。その後このネガ型フォトレジスト
膜(5)を約150t”で1時間ポストベーク処理を施
す。これによりレジストj1(\(4)は十分に同化し
、かつアモルファスシリコンPM ( AS)、ソース
電極(S)及びドレイン電極(DJへの接着が強化され
る。その後、このネガ型フォトレジスト1]Zf41−
ヒにおいて、アモルファスシリコンit ( AS)チ
ャンネル領域に対ルする部分を残して、ポジ型フォトレ
ジスト膜(6)を形成する像)。次にこのフォトレジス
ト月・:’? (6) 3二、 、i“1ってアルシミ
月”ji51を約5000人の厚みに形成ずろ([))
。4、′、1いて、このチャンネル領域+rl当部分I
こポジipJフメt・レジスト8パ、¥(7)を形成し
く(:)、その周囲のアルミル゛%、(5)をエツチン
グ除去する旧。さらにチャンネル領Q上方に残されたア
ルミn)“巳(5)を1′!うレジス+−++;\(7
)及び、アルミ創号(5)周1月1のレジストnl“1
(o)を除去すれば、i2図に示すネガヲ(リフメトレ
ジスト1:・′¥(4)及びアルミ月(、\(5)の形
成が完了する。アルミn:”、(5’Iは、約120t
l’程度で蒸着により形成され、そのI[fみは不透明
となる厚み、即ち約7000人 以」二に設定されるが
、前述の如く約5000人 程度が適当である。このア
ルミn!’A5)は遮光n’、”sとして作用し、アモ
ルファスシリコンN(AS)のチャンネルfJ″i %
に外部光が入射するのを阻止する。
遮〕°耐1\の1石としては一前述のアルミのほか、金
が使用できるが、軟質金属であればよい。軟′rr金局
でなければならないという理由は、仮に硬い金5例えば
−クロムを使用した13合、蒸着後クロム膜にクラック
が入り、光の入射を阻止できないからである。
尚、透明基板(1)」二、F Ti; Tを形成した側
に液晶が充J」゛(され、例えばライス14フテイノク
型液晶配列が形成される。
ネガ型フォトレジストIl′、li:(4)としては、
前述のJSRClR701(品番)が使用でき、 これ
は、環化ポリイソブチレンゴム系のネガ型フォトレジス
ト応化株式会社製OMR8 3 (品番)、イーストマ
ンコグツク社製FぐTFR(品番)、フントケミカル社
IB,’)ウェイコート(品名)を使用することができ
、これらは、ゴムプラスビスアジド系のネガ型フォトレ
ジストである。また光硬化型ポリイミド、例えば東し株
式会社製フAトニースUR−.’,1(IQ(品番)を
使用することも可能である。ネガ?(リフォトレジス)
 PI;%に代えて、ポジ型フォトレジスト膜を使用し
たとすると、この表面にアルミを蒸着した後、エツチン
グによりパターン化するト(衣、アルミ周囲のフォトレ
ジスト除去と同時にこのフォトレジストIIλも#I 
l’iI してしまう惧れがある。これに対1〜、前述
したネガ型フォトレジスト那\(4)は、一度硬化する
とt;!5 、7?づ(′it(rが高くh′’I l
’i!I等の問題は生じず、かつR1汀:!f il)
q jこ対しても化学的に安定である。
ネガ5 7 、t I・l/レジスト 1i”l−1)
ハ、加;、’:,1温(−Cyを500〜55(lt”
にすると架イ.雪が十分番こ行なわれ、安定しプこレジ
スト1・“(が得られるが、かがる高ン晶1ではアモル
ファスシリコン層( A :v )の特性が劣化すると
いう問題かイ1:.しる。そのため、この加::’A 
2AM度は低く抑制しなければならず、本例では、約4
 50 t″に設定している。1 50’t;では、一
部架悟されない部分が夕Qるか、)′色緑性は充分であ
り、また液晶に接岸Iしても表示CI fft?に悪影
τ′:)を及ぼずことはない。
本発明者は、フォトレジスト11′,9中に黒色絶縁粉
イイCをR4ぜ、露)1−現像して、1ヒ(光11′)
を形成せんと試みたが、i(父7zの厚ろで十分に光を
遮t17fテキ、かつ絶縁性の良いIi−、′i.を作
成することは困’I’l(f.であり、最終的に、まず
ネガ型フォトレジスト膜で絶縁膜を形成し、ポジ型フォ
トレジストを使用し.てチャンネル領域を被覆し7てア
ルミ等軟質金屈で遮光11iを形成するh ’yE−が
最も作成L −!7> < 、かつショートを生じない
方法であることがiiL:41された。
本例において、砦にポジ型フォトレジスト膜(Glで表
示電極(3)をr7って、アルミ■°“≧(5)と表示
電極(3)を接触させないことは重要で、もしポジ型フ
ォトレジスト膜(6)を付けずに、表示′IT7極(3
)上にも゛TアルミIう\(5)を蒸5Tさぜ、その徒
、チャンネル領域に対応する部分のみ残すべく、エツチ
ング除去すると、表示電極(3)をl;1′1成するT
TOが侵されて、その一部、最悪のJP1合全部が溶解
して消失してしまうという問題が生ずる。また同時にソ
ース電4!j (S)、ドレイン電極(D)のリード部
分の丁ルミ膜も侵食される。
それ故、ポジ型フォトレジスト1関(61の存在は必須
である。
なお、付は加えると、ボジバ11フォトレジストIi4
1。
(6)の代りに、ネガ型フォトレジスト+14’<を(
:、Ii川することはできない。なぜならエツチング処
理後に工TO上のネガ型フォトレジス1−を剥p;iD
する必要があり、この剥1);[処理の際アルミIi館
5)下のネガ型フォトレジストn:’何4)が侵食され
るからである。
り7+     果 ヂャンネル領域に光が入用り、 1.Cい−y′壬ルフ
ァスシリコンl” E Tアレイをf’lE I戊する
ことがてきるから1.F’ r’; Tのオフ電流を約
1()−°Af“月゛「に抑制することがIIJ能とな
り、透明1λ大型基板tこi3 J)(1均’ff f
、CIl” E T、を形成[7た液晶テレビの実現か
可能2二なる。
第1+ [+は、本発明にかかる遮光II・1−をtハ
Jたf(’ +(:1゛(イ)と、これを設りないF)
jシT([Jlにお番Jるソース、ドレイン間電流−[
dの弯化を示ずII′?性図1下図1(軸に」ニベ[1
3年流]dを、横軸Iこゲート71月[:、 V aを
2−っている。尚−1”i7J示の例は、ドレイン7、
iY 極、ソース正極間電圧を5Vにしたときのソース
−ドレイン間電流(dを示L7ている。図示のytn 
<−木つ1)明にあっては、オフ電流け13  へ程度
にまで減少するの(こ対17、光が入用する従来例では
、約5×10  Δ稈p↓にまでオフ電流が増加するこ
とかわかる。本発明に係るF IT: Tアレイを、荀
光月1・IQn++の位fIT+こ「イいたときも、イ
11光灯を消灯したときと略同−の特性が?11られた
4、 1]’<1 面0) 筒中1c t!+’、 明
?Ts 1[’旧;l、木イ1明″j′、、ljに(1
)1氾而1゛41、:’ii; :、! l・1(−1
、?)1゜1図へ−へ争’i 1fii I::<l、
!’r、 、’l l?1 (A) 〜1.!l 1.
1、ア/Lべl’、’1の形1iV、 4稈をホt l
’li 面III、;F 41:<l Il、 −F 
l/ イア 7ス聞7″lr浦、ゲ−1・ii’jlミ
竹個斗モ〔、仁)7)。
(旧・・司明基41・2、((()・・・’? −1冑
;]1゛・i、(、X+・−・百′旨1勺罵、(7,1
、−:S i O、lI?’+ニー (へ1弓)・・・
アモルファスシリコン層、(81・・・ソース電イ重−
(1))・・・ド1/・fン1;11・+5f31・・
・表示電極、(4)・・ネブJハリフ、t t・レジス
ト■凸、(5)・・・アルミ11メ゛1、ff’il 
[71−ポジ型)十1・l/シストII”1.。

Claims (1)

    【特許請求の範囲】
  1. 1、絶縁基板、この絶縁基板表面に並列に多数形成され
    た行電極、この行電極に接続して11界効果型トランジ
    スタが形成される領域に形成されたゲート電極、上記行
    電極及びゲート電極を覆って形成された絶縁層、この絶
    縁層上において少なくとも電界効果型トランジスタが形
    成される領域に形成されたアモルファスシリコン層、こ
    のアモルファスシリコン層上に形成されたソースγ11
    極及びドレイン電極、このドレイン電極を兼用型る列電
    極、上記ソース電極に接続する表示111極、」−ル1
    .ソスト膜上にチャンネル領域を被覆ナベく形成された
    遮光膜を備えてなる電界効果型l・ランジスク。
JP16582182A 1982-09-21 1982-09-21 電界効果型トランジスタ Pending JPS5954270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16582182A JPS5954270A (ja) 1982-09-21 1982-09-21 電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16582182A JPS5954270A (ja) 1982-09-21 1982-09-21 電界効果型トランジスタ

Publications (1)

Publication Number Publication Date
JPS5954270A true JPS5954270A (ja) 1984-03-29

Family

ID=15819631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16582182A Pending JPS5954270A (ja) 1982-09-21 1982-09-21 電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JPS5954270A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145870A (ja) * 1984-12-19 1986-07-03 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタおよびその製造方法
US4796084A (en) * 1985-05-13 1989-01-03 Kabushiki Kaisha Toshiba Semiconductor device having high resistance to electrostatic and electromagnetic induction using a complementary shield pattern
US4929572A (en) * 1988-07-18 1990-05-29 Furukawa Co., Ltd. Dopant of arsenic, method for the preparation thereof and method for doping of semiconductor therewith
US4958205A (en) * 1985-03-29 1990-09-18 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing the same
US5089426A (en) * 1985-09-21 1992-02-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US5237436A (en) * 1990-12-14 1993-08-17 North American Philips Corporation Active matrix electro-optic display device with light shielding layer and projection and color employing same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145870A (ja) * 1984-12-19 1986-07-03 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタおよびその製造方法
US4958205A (en) * 1985-03-29 1990-09-18 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing the same
US5137841A (en) * 1985-03-29 1992-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a thin film transistor using positive and negative photoresists
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US4796084A (en) * 1985-05-13 1989-01-03 Kabushiki Kaisha Toshiba Semiconductor device having high resistance to electrostatic and electromagnetic induction using a complementary shield pattern
US5089426A (en) * 1985-09-21 1992-02-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation
US4929572A (en) * 1988-07-18 1990-05-29 Furukawa Co., Ltd. Dopant of arsenic, method for the preparation thereof and method for doping of semiconductor therewith
US5237436A (en) * 1990-12-14 1993-08-17 North American Philips Corporation Active matrix electro-optic display device with light shielding layer and projection and color employing same

Similar Documents

Publication Publication Date Title
US7531372B2 (en) Method for manufacturing array substrate for liquid crystal display device
US8188478B2 (en) Semiconductor device and method of fabricating the same
CN101533191B (zh) Tft-lcd阵列基板结构及其制备方法
JP3148129B2 (ja) アクティブマトリクス基板とその製法および液晶表示装置
KR910009040B1 (ko) 비정질 실리콘 박막 트랜지스터의 제조방법
CN101819362B (zh) Tft-lcd阵列基板制造方法
US20100091212A1 (en) Array substrate for liquid crystal display device, manufacturing method thereof, and liquid crystal display device having the same
US20120280239A1 (en) Thin film transistor array substrate and method for fabricating the thin film transistor array substrate
KR970048855A (ko) 액정표시장치의 제조방법
JP2594983B2 (ja) 薄膜トランジスタの製造方法
KR20080001105A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JPS5954270A (ja) 電界効果型トランジスタ
JPS63289533A (ja) 液晶ディスプレイ装置
US20070152219A1 (en) Thin film transistor array substrate and manufacturing method thereof
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP2001264798A (ja) アクティブマトリックス基板及びそれを用いた光学変調素子
JPH0758793B2 (ja) 薄膜トランジスタの製造方法
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
CN102629572B (zh) 一种薄膜晶体管液晶显示器阵列基板及制作方法
JPS59195682A (ja) 液晶表示装置
JPH02210839A (ja) 能動マトリクスディスプレイスクリーンおよびその製造方法
KR100707019B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
RU2666815C1 (ru) Подложка матрицы тонкопленочных транзисторов и способ ее изготовления, и жидкокристаллический дисплей
JPH03116778A (ja) アクティブマトリクス基板の製造方法と表示装置の製造方法
JPH07142737A (ja) 薄膜トランジスタの製造方法