RU2666815C1 - Подложка матрицы тонкопленочных транзисторов и способ ее изготовления, и жидкокристаллический дисплей - Google Patents
Подложка матрицы тонкопленочных транзисторов и способ ее изготовления, и жидкокристаллический дисплей Download PDFInfo
- Publication number
- RU2666815C1 RU2666815C1 RU2017107744A RU2017107744A RU2666815C1 RU 2666815 C1 RU2666815 C1 RU 2666815C1 RU 2017107744 A RU2017107744 A RU 2017107744A RU 2017107744 A RU2017107744 A RU 2017107744A RU 2666815 C1 RU2666815 C1 RU 2666815C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- pixel electrodes
- dielectric layer
- substrate
- region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000011159 matrix material Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000007788 liquid Substances 0.000 title description 6
- 239000010410 layer Substances 0.000 claims abstract description 282
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 238000004870 electrical engineering Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000008569 process Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000008014 freezing Effects 0.000 description 3
- 238000007710 freezing Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 241001239379 Calophysus macropterus Species 0.000 description 1
- 229910016024 MoTa Inorganic materials 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133302—Rigid substrates, e.g. inorganic substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Подложка матрицы тонкопленочных транзисторов включает область расположения электродов пикселей, область расположения электродов данных, прозрачный слой электродов пикселей, сформированный в области расположения электродов пикселей, первый металлический слой, первый диэлектрический слой, слой аморфного кремния, второй металлический слой, второй диэлектрический слой, сформированные в области расположения электродов пикселей и области расположения электродов данных. Первый диэлектрический слой покрывает первый металлический слой. Слой аморфного кремния, второй металлический слой и второй диэлектрический слой последовательно выполнены на первом диэлектрическом слое. Прозрачный слой электродов пикселей соединен со вторым металлическим слоем посредством проходного отверстия, выполненного в области электродов пикселей второго диэлектрического слоя. Подложка матрицы тонкопленочных транзисторов включает слой фоторезиста, сформированный между первым диэлектрическим слоем и слоем аморфного кремния. Кроме того, также предложены способ изготовления подложки матрицы тонкопленочных транзисторов и жидкокристаллический дисплей, включающий подложку матрицы тонкопленочных транзисторов. Изобретение обеспечивает получение тонкопленочных транзисторов для жидкокристаллических дисплеев с обеспечением таких эффектов отображения, как высокая скорость, высокая яркость и высокая контрастность. 3 н. и 3 з.п. ф-лы, 6 ил.
Description
ОБЛАСТЬ ТЕХНИКИ
[0001] Настоящее изобретение относится к технологии изготовления жидкокристаллических дисплеев и более конкретно к подложке матрицы тонкопленочных транзисторов и способу ее изготовления, а также к жидкокристаллическому дисплею.
ПРЕДПОСЫЛКИ ДЛЯ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
[0002] С развитием информационного общества быстро возрастает спрос на плоские дисплеи. Жидкокристаллические дисплеи (ЖК-дисплеи) имеют преимущества небольшого размера, низкого потребления энергии и отсутствия излучения, и, таким образом, ЖК-дисплеи доминируют на рынке плоских дисплеев. Однако между изготовителями ЖК-дисплеев также существует жесткая конкуренция. Таким образом, решение задач повышения качества отображения, уменьшения дефектности продукции и снижения стоимости изготовления становятся важной гарантией выживания в условиях жесткой конкуренции. В ЖК-дисплеях обычно используют тонкопленочные транзисторы в качестве драйвера для достижения таких эффектов отображения как высокая скорость, высокая яркость и высокая контрастность.
[0003] Обычно основные способы изготовления тонкопленочных транзисторов с нижним затвором могут включать литографический процесс с четырьмя масками (4 маски) или литографический процесс с пятью масками (5 масок). Способ "5 масок" включает литографический процесс формирования электродов затворов (с использованием маски затворов), литографический процесс формирования активного слоя (с использованием активной маски), литографический процесс формирования электродов истока/стока (с использованием маски истоков/стоков), литографический процесс формирования межслойных переходных отверстий (с использованием маски переходных отверстий) и литографический процесс формирования электродов пикселей (с использованием маски пикселей). Каждый литографический процесс включает осаждение тонкой пленки, травление (включая сухое травление или жидкое травление) и удаление слоя фоторезиста. Таким образом, до завершения процесса "5 масок" процесс, включающий следующие подпроцессы: осаждение тонкой пленки, фототравление, проявление и удаление слоя фоторезиста, повторяют 5 раз.
[0004] Процесс "4 маски" был разработан как модификация процесса "5 масок". Активная маска и маска истоков/стоков могут быть объединены в одной маске путем использования фототравления серого тона (с использованием маски серого тона), полутонового фототравления (с использованием полутоновой маски) или процесса однощелевой маски (с использованием однощелевой маски). То есть, с одной маской посредством регулирования процесса травления можно достигнуть такого же результата травления как с активной маской и маской истоков/стоков.
[0005] На Фиг. 1 представлен схематический вид спереди подложки матрицы тонкопленочных транзисторов, изготовленной известным способом с четырьмя масками. На Фиг. 2 представлен схематический вид в разрезе по линии А-А с Фиг. 1. Со ссылкой на Фиг. 1 и 2, подложка 20 матрицы тонкопленочных транзисторов включает область 20а расположения затворов, область 20b расположения электродов данных и область 20с расположения электродов пикселей. Подложка 20 матрицы тонкопленочных транзисторов включает стеклянную подложку 21. На стеклянной подложке 21 последовательно сформированы: металлический слой 22 затворов, диэлектрический слой 23 затворов, активный слой 24, состоящий из аморфного кремния (a-Si), металлический слой 25а истоков и металлический слой 25b стоков, выполненные на активном слое 24, пассивирующий слой 26, проходное отверстие 27, выполненное над металлическим слоем 25b стоков в пассивирующем слое 26, и прозрачный (из оксида индия, легированного оловом, ITO) слой 28 электродов пикселей. Прозрачный слой 28 электродов пикселей соединен с металлическим слоем 25b стоков посредством межслойного проходного отверстия 27.
[0006] Область 20b расположения электродов данных включает диэлектрический слой 23 затворов, активный слой 24, состоящий из аморфного кремния (a-Si), металлический слой 25а истоков на активном слое 24 и пассивирующий слой 26, последовательно выполненные на стеклянной подложке 21. Область 20с расположения электродов пикселей включает диэлектрический слой затворов 23, активный слой 24, состоящий из аморфного кремния (a-Si), металлический слой 25а истоков на активном слое 24, пассивирующий слой 26, проходное отверстие 27, выполненное в пассивирующем слое 26, и прозрачный слой 28 электродов пикселей, последовательно выполненные на стеклянной подложке 21. Прозрачный слой 28 электродов пикселей соединен с металлическим слоем 25b стоков посредством проходного отверстия 27.
[0007] Поскольку аморфный кремний, используемый для формирования активного слоя 24, относится к типу полупроводниковых материалов, активный слой 24 будет производить фототок под сильным светом, излучаемым модулем подсветки ЖК-дисплея, и фототок будет изменять напряжение возбуждения пикселей, подаваемое прозрачным слоем 28 электродов пикселей для жидких пикселей. В заключение, во время процесса испытаний эксплуатационных характеристик происходит искажение отображения на ЖК-дисплее, в частности может легко появиться сложное явление зависания изображения.
РАСКРЫТИЕ ИЗОБРЕТЕНИЯ
[0008] Для решения технических проблем, существующих в известном уровне техники, цель настоящего изобретения заключается в том, чтобы предложить подложку матрицы тонкопленочных транзисторов, которая включает область расположения электродов пикселей и область расположения электродов данных. Подложка матрицы тонкопленочных транзисторов также включает прозрачный слой электродов пикселей, выполненный в области расположения электродов пикселей, а также включает первый металлический слой, первый диэлектрический слой, слой аморфного кремния, второй металлический слой, второй диэлектрический слой, выполненные в области расположения электродов пикселей, и область расположения электродов данных. Первый диэлектрический слой покрывает первый металлический слой. Слой аморфного кремния, второй металлический слой и второй диэлектрический слой последовательно выполнены на первом диэлектрическом слое. Прозрачный слой электродов пикселей соединен с вторым металлическим слоем посредством проходного отверстия, выполненного в области электродов пикселей второго диэлектрического слоя.
[0009] Помимо этого подложка матрицы тонкопленочных транзисторов также включает слой фоторезиста, расположенный между первым диэлектрическим слоем и слоем аморфного кремния.
[0010] Помимо этого, слой фоторезиста является красным слоем фоторезиста, зеленым слоем фоторезиста или синим слоем фоторезиста.
[0011] Еще одна цель настоящего изобретения заключается в том, чтобы предложить способ изготовления подложки матрицы тонкопленочных транзисторов. Способ включает следующие этапы: А) формирование первого металлического слоя в области расположения электродов пикселей и области расположения электродов данных с использованием первой фотомаски; В) осаждение первого диэлектрического слоя; С) формирование второго металлического слоя на первом диэлектрическом слое с использованием второй фотомаски; D) осаждение второго диэлектрического слоя; Е) выполнение проходного отверстия в области расположения электродов пикселей второго диэлектрического слоя с использованием третьей фотомаски; F) формирование прозрачного слоя электродов пикселей на области расположения электродов пикселей второго диэлектрического слоя с использованием четвертой фотомаски, при этом прозрачный слой электродов пикселей соединен с областью расположения электродов пикселей второго металлического слоя посредством проходного отверстия.
[0012] Помимо этого, перед этапом С), способ также включает этап осаждения слоя фоторезиста на первом диэлектрическом слое.
[0013] Помимо этого, слой фоторезиста является красным слоем фоторезиста, зеленым слоем фоторезиста или синим слоем фоторезиста.
[0014] Еще одна цель настоящего изобретения заключается в том, чтобы предложить жидкокристаллический дисплей, который включает описанную выше подложку матрицы тонкопленочных транзисторов.
[0015] В вариантах осуществления настоящего изобретения первый металлический слой сформирован ниже слоя аморфного кремния. Поскольку первый металлический слой состоит из непрозрачного металлического материала, первый металлический слой может блокировать лучи интенсивного света, создаваемые модулем подсветки ЖК-дисплея, и слой аморфного кремния защищен от облучения лучами интенсивного света. Таким образом, слой аморфного кремния не создает фототок и не изменяет напряжение возбуждения пикселей, подаваемое на прозрачный слой электродов пикселей, и не создает искажений на ЖК-дисплее. Другими словами, явление зависания изображения не возникает. Помимо этого, присутствует слой фоторезиста, выполненный между первым диэлектрическим слоем и слоем аморфного кремния, и слой фоторезиста имеет малую имеет малую диэлектрическую постоянную и большую толщину. Таким образом, слой фоторезиста увеличивает интервал между первым металлическим слоем и вторым металлическим слоем. Емкость между первым металлическим слоем и вторым металлическим слоем значительно снижена Поэтому можно избежать состояния недостаточной подзарядки или ошибки в подзарядке пикселей, которые могут быть вызваны большой резистивно-емкостной задержкой (RC-задержкой), и повысить качество отображения ЖК-дисплея.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0016] Со ссылками на следующие фигуры чертежей описаны вышеуказанные и другие аспекты, характеристики и преимущества вариантов осуществления настоящего изобретения, которые в результате станут более понятными. На чертежах показано следующее.
[0017] Фиг. 1 - схематический вид спереди подложки матрицы тонкопленочных транзисторов, изготовленной по способу "4 маски" из известного уровня техники.
[0018] Фиг. 2 - схематический вид в разрезе по линии А-А с Фиг. 1.
[0019] Фиг. 3 - схематический вид спереди подложки матрицы тонкопленочных транзисторов согласно одному варианту осуществления настоящего изобретения.
[0020] Фиг. 4 - схематический вид в разрезе по линии В-В с Фиг. 3.
[0021] Фиг. 5 - технологическая схема способа изготовления подложки матрицы тонкопленочных транзисторов согласно одному варианту осуществления настоящего изобретения.
[0022] Фиг. 6 - схематический вид жидкокристаллического дисплея согласно одному варианту осуществления настоящего изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ
[0023] Далее варианты осуществления настоящего изобретения будут описаны со ссылками на чертежи. Однако для реализации настоящего изобретения также можно использовать много других способов, и настоящее изобретение не должно истолковываться только как описанные варианты осуществления. Наоборот, варианты осуществления представлены для объяснения принципов и способов практического применения настоящего изобретения, чтобы позволить средним специалистам в данной области техники понять варианты осуществления настоящего изобретения и осуществить модификации в этих вариантах осуществления для того, чтобы они подходили к конкретному применению.
[0024] Следует сказать, что термины "первый" и "второй" использованы для описания разных элементов. Однако эти элементы не ограничены этими терминами. Эти термины использованы только для того, чтобы отличать один элемент от другого.
[0025] На Фиг. 3 представлен схематический вид спереди подложки матрицы тонкопленочных транзисторов согласно одному варианту осуществления настоящего изобретения. На Фиг. 4 представлен схематический вид в разрезе по линии В-В с Фиг. 3.
[0026] Со ссылкой на Фиг. 3 и 4, подложка матрицы тонкопленочных транзисторов 100, предлагаемая в одном варианте осуществления настоящего изобретения, включает область 100а расположения электродов затворов, область 100b расположения электродов данных и область 100с расположения электродов пикселей.
[0027] Подложка матрицы тонкопленочных транзисторов 100 также включает подложку (например, стеклянную подложку) 110 и первый металлический слой (т.е., металлический слой затворов) 120, первый диэлектрический слой (т.е., диэлектрический слой затворов) 130, покрывающий первый металлический слой 120, аморфный слой (т.е., активный слой) 140, второй металлический слой 150, покрывающий слой 140 аморфного кремния, второй диэлектрический слой (или пассивирующий слой) 160, проходное отверстие 170 и прозрачный слой 180 электродов пикселей (т.е., слой оксида индия, легированного оловом), последовательно сформированные на подложке 110 в указанном порядке. Часть второго металлического слоя 150 в области 110с расположения электродов пикселей является металлическим слоем стоков, и часть второго металлического слоя 150 в области 100а расположения затворов или области 100с расположения электродов данных является металлическим слоем истоков. Проходное отверстие выполнено над металлическим слоем стоков во втором диэлектрическом слое 160. Прозрачный слой 180 электродов пикселей соединен с металлическим слоем стоков посредством проходного отверстия 170.
[0028] Согласно данному варианту осуществления, в области 110а расположения затворов подложка 100 матрицы тонкопленочных транзисторов включает первый металлический слой 120, первый диэлектрический слой 130, слой аморфного кремния 140, второй металлический слой 150 (то есть, металлический слой истоков на слое 140 аморфного кремния) и второй диэлектрический слой 160, выполненный на подложке 110, в указанном порядке. В области 100b расположения электродов данных подложка 100 матрицы тонкопленочных транзисторов включает первый металлический слой 120, первый диэлектрический слой 130, слой 140 аморфного кремния, второй металлический слой 150 (то есть, металлический слой истоков на слое 140 аморфного кремния) и второй диэлектрический слой 160, сформированный на подложке 110 в указанном порядке. В области 100с расположения электродов пикселей подложка 100 матрицы тонкопленочных транзисторов включает первый металлический слой 120, первый диэлектрический слой 130, слой 140 аморфного кремния, второй металлический слой 150 (то есть, металлический слой стоков на слое 140 аморфного кремния), второй диэлектрический слой 160, проходное отверстие 170 над металлическим слоем стоков и во втором диэлектрическом слое и прозрачный слой 180 электродов пикселей, сформированный на подложке 110 в указанном порядке. Прозрачный слой 180 электродов пикселей соединен с металлическим слоем стоков посредством проходного отверстия 170.
[0029] Как сказано выше, в каждой области есть первый металлический слой 120 ниже слоя аморфного кремния 140. Поскольку первый металлический слой 120 состоит из непрозрачного металлического материала, то первый металлический слой 120 может блокировать лучи интенсивного света, излучаемые модулем подсветки ЖК-дисплея, и слой 140 аморфного кремния защищен от облучения лучами интенсивного света. Таким образом, слой 140 аморфного кремния не производит фототок и не изменяет напряжение возбуждения пикселей, подаваемое на прозрачный слой электродов пикселей, и не создает искажения отображения на ЖК-дисплее. Другими словами, явление зависания изображения на ЖК-дисплее не происходит.
[0030] Помимо этого, подложка 100 матрицы тонкопленочных транзисторов данного варианта осуществления также включает слой 190 фоторезиста. Слой 190 фоторезиста сформирован между первым диэлектрическим слоем 130 и слоем 140 аморфного кремния. Помимо этого, слой 190 фоторезиста сформирован в каждой области. Слой 190 фоторезиста имеет малую диэлектрическую постоянную и большую толщину. Таким образом, слой 190 фоторезиста увеличивает интервал между первым металлическим слоем 120 и вторым металлическим слоем 150. Емкость между первым металлическим слоем 120 и вторым металлическим слоем 150 значительно уменьшена. Поэтому можно избежать состояния недостаточной подзарядки или ошибки в подзарядке пикселей, которые могут быть вызваны большой резистивно-емкостной задержкой (RC-задержкой), и качество отображения ЖК-дисплея повышено. В данном варианте осуществления слой 190 фоторезиста может быть красным слоем фоторезиста, зеленым слоем фоторезиста или синим слоем фоторезиста.
[0031] Далее описан способ изготовления подложки матрицы тонкопленочных транзисторов согласно одному варианту осуществления настоящего изобретения. На Фиг. 5 представлена технологическая схема способа изготовления подложки матрицы тонкопленочных транзисторов согласно данному варианту осуществления.
[0032] Со ссылкой на Фиг. 3-5, на этапе 210 первый металлический слой 120 формируют в области 100а расположения затворов, области 100 с расположения электродов пикселей и области 100b расположения электродов данных с использованием первой фотомаски. На этапе 210 первую металлическую пленку осаждают на подложку 110, и затем эту первую металлическую пленку экспонируют с использованием первой фотомаски, проявляют и травят, используя способ жидкостного травления. Первый металлический слой 120 формируют после удаления слоя фоторезиста с первой металлической пленки. Первой металлической пленкой может быть металлическая пленка из Та, МоТа, MoW или Аl.
[0033] В) На этапе 220 осаждают первый диэлектрический слой 130. Здесь первый диэлектрический слой 130 также именуется как диэлектрический слой затворов, и его осаждают на каждую область первого металлического слоя 120 и на часть подложки 110, которая не покрыта первым металлическим слоем 120.
[0034] На этапе 240 слой 140 аморфного кремния и второй металлический слой 150 последовательно формируют на первом диэлектрическом слое 130 с использованием второй фотомаски. Здесь второй металлический слой 150 в области 100а расположения затворов и области 100b расположения электродов данных является металлическим слоем истоков, и второй металлический слой 150 в области 100с расположения электродов пикселей является металлическим слоем стоков. На этапе 240 слой аморфного кремния и вторую металлическую пленку осаждают на первый диэлектрический слой 130, и затем вторую металлическую пленку экспонируют, используя вторую фотомаску, проявляют и травят, используя жидкостный способ травления и сухой способ травления. Слой 140 аморфного кремния (активный слой) и второй металлический слой 150 формируют после удаления фоторезиста с второй металлической пленки.
[0035] На этапе 250 осаждают второй диэлектрический слой 160. Здесь второй диэлектрический слой 160 также именуется пассивирующим слоем. Второй диэлектрический слой 160 осаждают на второй металлический слой 150 во всех областях, а также осаждают на части первого диэлектрического слоя 130, которые не покрыты слоем 140 аморфного кремния и вторым металлическим слоем 150.
[0036] На этапе 260 проходное отверстие 170 выполняют в области 100с расположения электродов пикселей второго диэлектрического слоя 160 с использованием третьей фотомаски. На этапе 260 второй диэлектрический слой 160 экспонируют, используя третью фотомаску, проявляют, травят, используя сухой способ травления, и затем фоторезист удаляют с второго диэлектрического слоя 160, чтобы выполнить проходное отверстие 170.
[0037] На этапе 270 прозрачный слой 180 электродов пикселей (слой оксида индия, легированного оловом) формируют на области 100с расположения электродов пикселей второго диэлектрического слоя 160 с использованием четвертой фотомаски. Прозрачный слой 180 электродов пикселей соединен с вторым металлическим слоем 150 (т.е., металлическим слоем стоков) посредством проходного отверстия 170. На этапе 270 прозрачную пленку электродов пикселей осаждают на второй диэлектрический слой 160. Осажденную прозрачную пленку электродов пикселей экспонируют, используя четвертую фотомаску, проявляют, травят, используя способ жидкостного травления, и затем удаляют фоторезист, чтобы удалить части прозрачной пленки электродов пикселей в области 100с расположения электродов пикселей, оставляя части прозрачной пленки электродов пикселей в области 100с расположения электродов пикселей. Оставшаяся прозрачная пленка электродов пикселей формирует прозрачный слой 180 электродов пикселей в области 100с расположения электродов пикселей.
[0038] Дополнительно в данном варианте осуществления способ согласно варианту осуществления настоящего изобретения может также включать этап 230 перед этапом 240. На этапе 230 слой 190 фоторезиста осаждают на первый диэлектрический слой 130. Здесь слой 190 фоторезиста осаждают на первый диэлектрический слой 130 во всех областях расположения. В данном варианте осуществления слой 190 фоторезиста может быть красным слоем фоторезиста, зеленым слоем фоторезиста или синим слоем фоторезиста.
[0039] На Фиг. 6 представлен схематический вид ЖК-дисплея согласно одному варианту осуществления настоящего изобретения.
[0040] Со ссылкой на Фиг. 6, ЖК-дисплей данного варианта осуществления включает панель ЖК-дисплея и модуль 400 подсветки, расположенный напротив панели ЖК-дисплея. Модуль 400 подсветки является источником освещения панели ЖК-дисплея, и панель ЖК-дисплея использует свет от модуля 400 подсветки, чтобы отображать изображения. Панель ЖК-дисплея может включать следующие компоненты: описанную выше подложку 100 матрицы тонкопленочных транзисторов, вторую подложку 200 (т.е., подложку фоторезиста), которая включает черную матрицу и выравнивающий слой, слой 300 жидкого кристалла, введенный между подложкой 100 матрицы тонкопленочных транзисторов и второй подложкой 200. Подложка 100 матрицы тонкопленочных транзисторов и вторая подложка 200 расположены напротив друг друга.
[0041] Поскольку вторая подложка 200 в данном варианте осуществления такая же как и в известном уровне техники, то конструкция второй подложки 200 может быть описана в соответствующей области техники и здесь детализирована не будет. Модуль 400 подсветки в данном варианте осуществления также может быть известным модулем подсветки, конструкция модуля 400 подсветки может быть описана в соответствующей области техники и здесь детализирована не будет.
[0042] Хотя настоящее изобретение описано со ссылками на варианты осуществления, средние специалисты в данной области техники поймут, что форма или детали варианта осуществления могут быть изменены, но без нарушения сущности и объема настоящего изобретения, которые ограничены пунктами формулы изобретения или их эквивалентами.
Claims (26)
1. Подложка матрицы тонкопленочных транзисторов, включающая:
область расположения электродов пикселей и область расположения электродов данных;
подложку матрицы тонкопленочных транзисторов, также включающую прозрачный слой электродов пикселей, сформированный в области расположения электродов пикселей и включающий первый металлический слой, первый диэлектрический слой, слой аморфного кремния, второй металлический слой, второй диэлектрический слой, выполненный в области расположения электродов пикселей и области расположения электродов данных;
первый диэлектрический слой, покрывающий первый металлический слой;
слой аморфного кремния, второй металлический слой и второй диэлектрический слой, последовательно сформированные на первом диэлектрическом слое;
прозрачный слой электродов пикселей, соединенный со вторым металлическим слоем посредством проходного отверстия, выполненного в области электродов пикселей второго диэлектрического слоя,
отличающаяся тем, что
включает слой фоторезиста, сформированный между первым диэлектрическим слоем и слоем аморфного кремния.
2. Подложка матрицы тонкопленочных транзисторов по п. 1, отличающаяся тем, что слой фоторезиста является красным слоем фоторезиста, зеленым слоем фоторезиста или синим слоем фоторезиста.
3. Способ изготовления подложки матрицы тонкопленочных транзисторов, включающий:
А) формирование первого металлического слоя в области расположения электродов пикселей и области расположения электродов данных с использованием первой фотомаски;
B) осаждение первого диэлектрического слоя;
C) формирование второго металлического слоя на первом диэлектрическом слое с использованием второй фотомаски;
D) осаждение второго диэлектрического слоя;
E) выполнение проходного отверстия в области расположения электродов пикселей второго диэлектрического слоя с использованием третьей фотомаски;
F) формирование прозрачного слоя электродов пикселей на области расположения электродов пикселей второго диэлектрического слоя с использованием четвертой фотомаски, отличающийся тем, что прозрачный слой электродов пикселей соединен с областью расположения электродов пикселей второго металлического слоя посредством проходного отверстия,
причем перед выполнением этапа (С) выполняют этап осаждения слоя фоторезиста на первый диэлектрический слой.
4. Способ по п. 3, отличающийся тем, что слой фоторезиста является красным слоем фоторезиста, зеленым слоем фоторезиста или синим слоем фоторезиста.
5. Жидкокристаллический дисплей, включающий подложку матрицы тонкопленочных транзисторов, вторую подложку напротив подложки матрицы тонкопленочных транзисторов и слой жидкого кристалла, введенный между подложкой матрицы тонкопленочных транзисторов и второй подложкой;
причем подложка матрицы тонкопленочных транзисторов включает область расположения электродов пикселей и область расположения электродов данных;
и причем подложка матрицы тонкопленочных транзисторов также включает прозрачный слой электродов пикселей, сформированный в области расположения электродов пикселей, а также включает первый металлический слой, первый диэлектрический слой, слой аморфного кремния, второй металлический слой, второй диэлектрический слой, сформированные в области расположения электродов пикселей и области расположения электродов данных;
и причем первый диэлектрический слой покрывает первый металлический слой;
и причем слой аморфного кремния, второй металлический слой и второй диэлектрический слой последовательно выполнены на первом диэлектрическом слое;
и причем прозрачный слой электродов пикселей соединен со вторым металлическим слоем посредством проходного отверстия, выполненного в области электродов пикселей второго диэлектрического слоя,
отличающийся тем, что подложка матрицы тонкопленочных транзисторов также включает слой фоторезиста, сформированный между первым диэлектрическим слоем и слоем аморфного кремния.
6. Жидкокристаллический дисплей по п. 5, отличающийся тем, что слой фоторезиста является красным слоем фоторезиста, зеленым слоем фоторезиста или синим слоем фоторезиста.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410466954.1 | 2014-09-12 | ||
CN201410466954.1A CN104299972B (zh) | 2014-09-12 | 2014-09-12 | 薄膜晶体管阵列基板及其制造方法、液晶显示器 |
PCT/CN2014/088305 WO2016037391A1 (zh) | 2014-09-12 | 2014-10-10 | 薄膜晶体管阵列基板及其制造方法、液晶显示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2666815C1 true RU2666815C1 (ru) | 2018-09-12 |
RU2017107744A RU2017107744A (ru) | 2018-09-18 |
Family
ID=52319637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017107744A RU2666815C1 (ru) | 2014-09-12 | 2014-10-10 | Подложка матрицы тонкопленочных транзисторов и способ ее изготовления, и жидкокристаллический дисплей |
Country Status (8)
Country | Link |
---|---|
US (2) | US9536902B2 (ru) |
JP (1) | JP2017526978A (ru) |
KR (1) | KR20170055986A (ru) |
CN (1) | CN104299972B (ru) |
DE (1) | DE112014006948T5 (ru) |
GB (1) | GB2543997B (ru) |
RU (1) | RU2666815C1 (ru) |
WO (1) | WO2016037391A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2804595C1 (ru) * | 2023-05-03 | 2023-10-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" | Способ изготовления микроэлектронного узла |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104299972B (zh) * | 2014-09-12 | 2018-07-27 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、液晶显示器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050037528A1 (en) * | 2002-12-24 | 2005-02-17 | Maw-Song Chen | Thin film transistor liquid crystal display and fabrication method thereof |
US6869833B1 (en) * | 2004-03-16 | 2005-03-22 | Quanta Display Inc. | Method of manufacturing a thin film transistor of a liquid crystal display |
US20080239215A1 (en) * | 2007-04-02 | 2008-10-02 | Gee-Sung Chae | Array substrate for liquid crystal display device and manufacturing method of the same |
US20110069265A1 (en) * | 2006-12-11 | 2011-03-24 | Lg Display Co., Ltd. | Electrostatic discharge protection element, liquid crystal display device having the same, and manufacturing method thereof |
RU2439639C1 (ru) * | 2008-02-21 | 2012-01-10 | Шарп Кабусики Кайся | Подложка активной матрицы и жидкокристаллическое дисплейное устройство |
US20130021550A1 (en) * | 2011-07-19 | 2013-01-24 | Hajime Watakabe | Liquid crystal display device |
CN103178119A (zh) * | 2013-03-25 | 2013-06-26 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板制备方法以及显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4551049B2 (ja) * | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
TW594231B (en) * | 2002-11-20 | 2004-06-21 | Hannstar Display Corp | A method of utilizing color photoresist to form black matrix and spacers on a control circuit substrate |
KR100905472B1 (ko) * | 2002-12-17 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
KR100887997B1 (ko) * | 2002-12-26 | 2009-03-09 | 엘지디스플레이 주식회사 | 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터 |
TWI234043B (en) * | 2003-11-26 | 2005-06-11 | Hannstar Display Corp | Method of manufacturing liquid crystal display |
KR100930363B1 (ko) * | 2005-12-28 | 2009-12-08 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판 제조방법 |
KR101472849B1 (ko) * | 2008-05-09 | 2014-12-15 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널 |
KR101448000B1 (ko) * | 2008-08-26 | 2014-10-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
CN102034750B (zh) * | 2009-09-25 | 2015-03-11 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
KR101719484B1 (ko) * | 2010-10-04 | 2017-03-27 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
CN102636926A (zh) * | 2011-11-02 | 2012-08-15 | 深圳市华星光电技术有限公司 | 液晶显示面板及其制造方法 |
CN104299972B (zh) * | 2014-09-12 | 2018-07-27 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、液晶显示器 |
-
2014
- 2014-09-12 CN CN201410466954.1A patent/CN104299972B/zh active Active
- 2014-10-10 DE DE112014006948.5T patent/DE112014006948T5/de not_active Ceased
- 2014-10-10 RU RU2017107744A patent/RU2666815C1/ru active
- 2014-10-10 US US14/401,105 patent/US9536902B2/en active Active
- 2014-10-10 JP JP2017513130A patent/JP2017526978A/ja active Pending
- 2014-10-10 GB GB1702752.5A patent/GB2543997B/en not_active Expired - Fee Related
- 2014-10-10 WO PCT/CN2014/088305 patent/WO2016037391A1/zh active Application Filing
- 2014-10-10 KR KR1020177009659A patent/KR20170055986A/ko not_active Application Discontinuation
-
2016
- 2016-12-30 US US15/394,888 patent/US9780221B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050037528A1 (en) * | 2002-12-24 | 2005-02-17 | Maw-Song Chen | Thin film transistor liquid crystal display and fabrication method thereof |
US6869833B1 (en) * | 2004-03-16 | 2005-03-22 | Quanta Display Inc. | Method of manufacturing a thin film transistor of a liquid crystal display |
US20110069265A1 (en) * | 2006-12-11 | 2011-03-24 | Lg Display Co., Ltd. | Electrostatic discharge protection element, liquid crystal display device having the same, and manufacturing method thereof |
US20080239215A1 (en) * | 2007-04-02 | 2008-10-02 | Gee-Sung Chae | Array substrate for liquid crystal display device and manufacturing method of the same |
RU2439639C1 (ru) * | 2008-02-21 | 2012-01-10 | Шарп Кабусики Кайся | Подложка активной матрицы и жидкокристаллическое дисплейное устройство |
US20130021550A1 (en) * | 2011-07-19 | 2013-01-24 | Hajime Watakabe | Liquid crystal display device |
CN103178119A (zh) * | 2013-03-25 | 2013-06-26 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板制备方法以及显示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2804595C1 (ru) * | 2023-05-03 | 2023-10-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" | Способ изготовления микроэлектронного узла |
Also Published As
Publication number | Publication date |
---|---|
RU2017107744A (ru) | 2018-09-18 |
US20160079284A1 (en) | 2016-03-17 |
GB201702752D0 (en) | 2017-04-05 |
CN104299972A (zh) | 2015-01-21 |
JP2017526978A (ja) | 2017-09-14 |
US9780221B2 (en) | 2017-10-03 |
GB2543997B (en) | 2020-08-19 |
CN104299972B (zh) | 2018-07-27 |
US20170110593A1 (en) | 2017-04-20 |
WO2016037391A1 (zh) | 2016-03-17 |
US9536902B2 (en) | 2017-01-03 |
KR20170055986A (ko) | 2017-05-22 |
GB2543997A (en) | 2017-05-03 |
DE112014006948T5 (de) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107272232B (zh) | 一种液晶显示面板的制造方法 | |
US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
US9274368B2 (en) | COA substrate, method for fabricating the same and display device | |
KR101447343B1 (ko) | 디스플레이 장치, 박막 트랜지스터, 어레이 기판 및 그 제조 방법 | |
US8305528B2 (en) | Liquid crystal display and manufacturing method thereof | |
CN101819362B (zh) | Tft-lcd阵列基板制造方法 | |
KR100931874B1 (ko) | Tft-lcd어레이 기판 | |
CN107086181B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示器 | |
KR101880875B1 (ko) | Tft-lcd 디스플레이 기판의 제조방법, 액정 패널 및 액정 디스플레이 장치 | |
KR101788488B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
CN101359634A (zh) | 薄膜晶体管阵列基板制造方法 | |
WO2018196193A1 (zh) | 阵列基板及其制造方法、显示面板 | |
RU2666815C1 (ru) | Подложка матрицы тонкопленочных транзисторов и способ ее изготовления, и жидкокристаллический дисплей | |
US9366932B2 (en) | TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same | |
US9122114B2 (en) | Array substrate and manufacturing method thereof | |
US20070154845A1 (en) | Method for fabricating liquid crystal display device | |
JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
KR101856209B1 (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
KR20110077254A (ko) | 횡전계방식 액정표시장치의 제조방법 | |
KR20080060944A (ko) | 액정표시장치 및 그 제조방법 | |
KR20050015134A (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR20050118459A (ko) | 액정표시장치의 어레이기판 제조방법 |