JPH0690273A - ビデオテックス情報センタ局の機能試験方法 - Google Patents
ビデオテックス情報センタ局の機能試験方法Info
- Publication number
- JPH0690273A JPH0690273A JP4239869A JP23986992A JPH0690273A JP H0690273 A JPH0690273 A JP H0690273A JP 4239869 A JP4239869 A JP 4239869A JP 23986992 A JP23986992 A JP 23986992A JP H0690273 A JPH0690273 A JP H0690273A
- Authority
- JP
- Japan
- Prior art keywords
- test
- data
- transmission
- program
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 ビデオテックス情報センタ局の機能試験を行
う方法に関し、従来の対向試験と同様の試験をすること
を目的とする。 【構成】 ビデオテックス情報センタ局装置１におい
て、被試験装置１と、それと同等の試験用装置２とを対
向させて接続し、被試験装置１は送信試験データ16を送
出し、試験用装置２は、ＨＤＬＣ手順に設定した受信用
ＭＰＳＣ21を通して受信し、折り返しプログラム25によ
り、そのデータを、調歩同期手順に設定した送信用ＭＰ
ＳＣ22を通して通信速度、伝送制御手順をビデオテック
ス上り手順に変換して送出し、被試験装置１は、受信し
たデータを送信試験データ16と比較する。
う方法に関し、従来の対向試験と同様の試験をすること
を目的とする。 【構成】 ビデオテックス情報センタ局装置１におい
て、被試験装置１と、それと同等の試験用装置２とを対
向させて接続し、被試験装置１は送信試験データ16を送
出し、試験用装置２は、ＨＤＬＣ手順に設定した受信用
ＭＰＳＣ21を通して受信し、折り返しプログラム25によ
り、そのデータを、調歩同期手順に設定した送信用ＭＰ
ＳＣ22を通して通信速度、伝送制御手順をビデオテック
ス上り手順に変換して送出し、被試験装置１は、受信し
たデータを送信試験データ16と比較する。
Description
【０００１】
【産業上の利用分野】本発明は工場において製品として
のビデオテックス情報センタ局の機能試験を行う場合
に、被試験装置と同等のハードウェアを使用して、従来
の対向試験と同様の試験をするための方法に関する。
のビデオテックス情報センタ局の機能試験を行う場合
に、被試験装置と同等のハードウェアを使用して、従来
の対向試験と同様の試験をするための方法に関する。
【０００２】
【従来の技術】通信制御装置を機能試験する場合、実際
の接続状態と同じように、相手側の装置を用意して試験
する他に、通常よく行われる試験方法として、被試験装
置と、その装置と同等の装置（試験用装置）とを対向さ
せて試験する方法がある。
の接続状態と同じように、相手側の装置を用意して試験
する他に、通常よく行われる試験方法として、被試験装
置と、その装置と同等の装置（試験用装置）とを対向さ
せて試験する方法がある。
【０００３】図３は従来の通信制御装置の対向試験の例
を示す説明図である。図において、１は被試験装置、２
は試験用装置であり例えば被試験装置と同じ物の試験済
のものである。各装置はプロセサ10，20と、メモリ13，
23と、制御プログラム14，24と、送信用伝送制御回路1
1，22と、受信用伝送制御回路12，21とから成り、それ
に試験プログラム15，折り返しプログラム25を加えたも
ので、試験用装置２は信号の折り返しのためのプログラ
ム25が異なるだけで基本構成は同じである。
を示す説明図である。図において、１は被試験装置、２
は試験用装置であり例えば被試験装置と同じ物の試験済
のものである。各装置はプロセサ10，20と、メモリ13，
23と、制御プログラム14，24と、送信用伝送制御回路1
1，22と、受信用伝送制御回路12，21とから成り、それ
に試験プログラム15，折り返しプログラム25を加えたも
ので、試験用装置２は信号の折り返しのためのプログラ
ム25が異なるだけで基本構成は同じである。
【０００４】被試験装置１の試験プログラムは試験デー
タ16を試験用装置２に送り、試験用装置２は、受信した
試験データ26を折り返しプログラム25によって送り返
し、試験プログラムは送信した試験データ16と受信した
折り返し試験データ17とを比較することにより機能が正
常であるかどうかを判断する。
タ16を試験用装置２に送り、試験用装置２は、受信した
試験データ26を折り返しプログラム25によって送り返
し、試験プログラムは送信した試験データ16と受信した
折り返し試験データ17とを比較することにより機能が正
常であるかどうかを判断する。
【０００５】この対向試験を行うには、被試験装置側と
対向装置（試験用装置）側とは同一の伝送制御手順を使
用することが前提となる。つまり被試験装置から見た場
合、下り信号と上り信号は同一の通信速度および伝送制
御手順である。
対向装置（試験用装置）側とは同一の伝送制御手順を使
用することが前提となる。つまり被試験装置から見た場
合、下り信号と上り信号は同一の通信速度および伝送制
御手順である。
【０００６】
【発明が解決しようとする課題】ところが、本発明の対
象であるビデオテックス手順は、被試験装置（情報セン
タ局）からみて、下り信号は通信速度４８００ビット／
秒、伝送制御手順：最大フレーム長２５６バイトのフレ
ーム同期手順であり、上り信号は通信速度７５ビット／
秒、伝送制御手順：７単位符号に偶数パリティビットを
付加した調歩同期手順であり、上り信号と下り信号とが
異なるため従来の対向試験を行うことができない。
象であるビデオテックス手順は、被試験装置（情報セン
タ局）からみて、下り信号は通信速度４８００ビット／
秒、伝送制御手順：最大フレーム長２５６バイトのフレ
ーム同期手順であり、上り信号は通信速度７５ビット／
秒、伝送制御手順：７単位符号に偶数パリティビットを
付加した調歩同期手順であり、上り信号と下り信号とが
異なるため従来の対向試験を行うことができない。
【０００７】しかし、ビデオテックス端末装置を使って
試験をするのは、端末側に操作員が必要で、かつ画面を
目視する検査方法になるので好ましくない。したがっ
て、本発明は、従来の対向試験と同様に、ビデオテック
ス情報センタ局の試験を自動的に行うことを目的として
いる。
試験をするのは、端末側に操作員が必要で、かつ画面を
目視する検査方法になるので好ましくない。したがっ
て、本発明は、従来の対向試験と同様に、ビデオテック
ス情報センタ局の試験を自動的に行うことを目的として
いる。
【０００８】
【課題を解決するための手段】図１は本発明方法の原理
を示す説明図である。図１において、１は被試験装置で
あるビデオテックス情報センタ局、２は試験用装置、1
0，20はプロセサ、11,12 ，21,22 は後記のＭＰＳＣ、1
3,23 はメモリ、14はビデオテックス手順の制御プログ
ラム、24はＨＤＬＣ手順および調歩同期手順の制御プロ
グラム、15は試験プログラム、25は折り返しプログラ
ム、16は送信試験データ、26は受信された試験データ、
17は受信された折り返し試験データである。
を示す説明図である。図１において、１は被試験装置で
あるビデオテックス情報センタ局、２は試験用装置、1
0，20はプロセサ、11,12 ，21,22 は後記のＭＰＳＣ、1
3,23 はメモリ、14はビデオテックス手順の制御プログ
ラム、24はＨＤＬＣ手順および調歩同期手順の制御プロ
グラム、15は試験プログラム、25は折り返しプログラ
ム、16は送信試験データ、26は受信された試験データ、
17は受信された折り返し試験データである。
【０００９】最近の通信制御装置は下位レベルの制御の
ためにはＬＳＩで構成された多機能伝送制御回路（ＭＰ
ＳＣ）を使用している。例えば日本電気社製のＭＰＳＣ
(Multi-Protocol Serial Controller) μＰＤ７２０１
Ａがある。これは調歩同期、ＨＤＬＣ(High-Level Data
Link Control)手順を含むフレーム同期手順をプログラ
ムの指定により扱うことができる。
ためにはＬＳＩで構成された多機能伝送制御回路（ＭＰ
ＳＣ）を使用している。例えば日本電気社製のＭＰＳＣ
(Multi-Protocol Serial Controller) μＰＤ７２０１
Ａがある。これは調歩同期、ＨＤＬＣ(High-Level Data
Link Control)手順を含むフレーム同期手順をプログラ
ムの指定により扱うことができる。
【００１０】図１の11,12,21,22 がそれであり、被試験
装置１においては11は通信速度４８００ビット／秒、伝
送制御手順：最大フレーム長２５６バイトのフレーム同
期手順の送信回路として、12は通信速度７５ビット／
秒、伝送制御手順：７単位符号に偶数パリティビットを
付加した調歩同期手順の受信回路として設定してあり、
ビデオテックス送受信回路を構成する。
装置１においては11は通信速度４８００ビット／秒、伝
送制御手順：最大フレーム長２５６バイトのフレーム同
期手順の送信回路として、12は通信速度７５ビット／
秒、伝送制御手順：７単位符号に偶数パリティビットを
付加した調歩同期手順の受信回路として設定してあり、
ビデオテックス送受信回路を構成する。
【００１１】一方、試験用装置２においては21は伝送制
御手順をＨＤＬＣとする受信回路、22は通信速度７５ビ
ット／秒、伝送制御手順は調歩同期手順の送信回路とし
て指定する。
御手順をＨＤＬＣとする受信回路、22は通信速度７５ビ
ット／秒、伝送制御手順は調歩同期手順の送信回路とし
て指定する。
【００１２】
【作用】被試験装置１と試験用装置２とは、ＭＰＳＣの
設定と制御プログラム14と24、試験プログラム15と折り
返しプログラム25とが異なるだけで、他の部分は同じ機
能をもっている。
設定と制御プログラム14と24、試験プログラム15と折り
返しプログラム25とが異なるだけで、他の部分は同じ機
能をもっている。
【００１３】試験プログラム15はａとして示す送信試験
データ16を送出する。試験データは送信用ＭＰＳＣ11、
受信用ＭＰＳＣ21を通して試験用装置２のメモリ23に、
ｂとして示す受信された試験データ26として格納され
る。
データ16を送出する。試験データは送信用ＭＰＳＣ11、
受信用ＭＰＳＣ21を通して試験用装置２のメモリ23に、
ｂとして示す受信された試験データ26として格納され
る。
【００１４】折り返しプログラム25により、このデータ
は折り返し試験データとして送出される。折り返し試験
データは送信用ＭＰＳＣ22、受信用ＭＰＳＣ12を通して
被試験装置１のメモリ13に、ｃに示す受信された折り返
し試験データ17として格納される。なおＭＰＳＣ22，12
においては、このデータは各８ビットのMSB が取り除か
れた７単位符号に偶数パリティビットを付加されたデー
タとして扱われる。
は折り返し試験データとして送出される。折り返し試験
データは送信用ＭＰＳＣ22、受信用ＭＰＳＣ12を通して
被試験装置１のメモリ13に、ｃに示す受信された折り返
し試験データ17として格納される。なおＭＰＳＣ22，12
においては、このデータは各８ビットのMSB が取り除か
れた７単位符号に偶数パリティビットを付加されたデー
タとして扱われる。
【００１５】ここで試験プログラム15はａとｃすなわ
ち、送り出した試験データと折り返されて戻ってきたデ
ータを比較して、一致すれば機能が正しいと判断するこ
とができる。ただし、試験用装置側でそのまま送り返し
た場合、パリティビットに相当するビット位置の値は変
化しているので比較から外す必要がある。
ち、送り出した試験データと折り返されて戻ってきたデ
ータを比較して、一致すれば機能が正しいと判断するこ
とができる。ただし、試験用装置側でそのまま送り返し
た場合、パリティビットに相当するビット位置の値は変
化しているので比較から外す必要がある。
【００１６】送信試験データ16を８ビット単位のデータ
の１ビットを他の７ビットに対するパリティビットとな
るようにパターンをつくっておくと、比較する場合にそ
のまま比較することができる。
の１ビットを他の７ビットに対するパリティビットとな
るようにパターンをつくっておくと、比較する場合にそ
のまま比較することができる。
【００１７】
【実施例】以下、図１と図２を参照して本発明の実施例
を説明する。本発明では、試験用装置を被試験装置と同
じ機能をもった装置を使い、既存のＨＤＬＣ手順および
調歩同期手順の制御プログラムを利用し、試験用のプロ
グラムを追加することで対向試験を実現する。
を説明する。本発明では、試験用装置を被試験装置と同
じ機能をもった装置を使い、既存のＨＤＬＣ手順および
調歩同期手順の制御プログラムを利用し、試験用のプロ
グラムを追加することで対向試験を実現する。
【００１８】図２は本発明に関係する電文形式を示す。
図２（Ａ）はビデオテックス手順下り信号の電文形式で
ある。開始／終了を示すフラグＦの後、最大２５６バイ
トのデータ、２バイトのＣＲＣコード、そして終了／開
始のフラグＦまでで１フレームを構成する。
図２（Ａ）はビデオテックス手順下り信号の電文形式で
ある。開始／終了を示すフラグＦの後、最大２５６バイ
トのデータ、２バイトのＣＲＣコード、そして終了／開
始のフラグＦまでで１フレームを構成する。
【００１９】図２（Ｂ）はＨＤＬＣのフレーム形式を示
す。Ａのアドレスフィールドはマルチポイントの端末ア
ドレスとして使われるが、本発明の試験用装置では、受
信用のＭＰＳＣ21にＨＤＬＣ手順でそのまま受信するモ
ードを指定して、データとして扱う。Ｃのコントロール
フィールドも同様に本発明ではデータとして扱う。
す。Ａのアドレスフィールドはマルチポイントの端末ア
ドレスとして使われるが、本発明の試験用装置では、受
信用のＭＰＳＣ21にＨＤＬＣ手順でそのまま受信するモ
ードを指定して、データとして扱う。Ｃのコントロール
フィールドも同様に本発明ではデータとして扱う。
【００２０】図２（Ｃ）に以上の関係をまとめて示す。
送信用ＭＰＳＣ22は調歩同期手順で、ビデオテックス上
り手順になるように設定する。
送信用ＭＰＳＣ22は調歩同期手順で、ビデオテックス上
り手順になるように設定する。
【００２１】図２（Ｄ）はメモリ上の試験データの形式
を示す。８ビット（バイト）毎に、最上位ビット（MSB)
は他の７ビットに対してパリティビットを構成する。以
下に試験時の動作を説明する。 １．ビデオテックス手順で情報センタ（被試験装置）１
から図２（Ａ）の形式で試験データ16を送出する。 ２．試験用装置２側では、送られてきた試験データを、
図２（Ｂ）で示すＨＤＬＣのフレーム電文とみなして受
信する。このとき、アドレスフィールドＡ、コントロー
ルフィールドＣもデータとしてメモリに格納される。 ３．試験用装置２は、受信した試験データに付加されて
いるＣＲＣコードをチェックし、試験データを異常なく
受信したことを検証する。また、試験データの内容をあ
らかじめ定めておき、受信した試験データ26の内容が正
しいことのチェックを行ってもよい。 ４．試験用装置２は、メモリ23に格納された受信データ
26を被試験装置１側へ送出する。このとき、送信用ＭＰ
ＳＣ22は調歩同期手順でビデオテックス上り手順になる
ように設定されているので、前記のメモリ23上のデータ
は、８ビット単位に分割され、その最上位ビットは送信
データから外して、改めてパリティビットを作成して送
出する。 ５．被試験装置１は、それをビデオテックス手順の上り
信号として受信する。 ６．メモリ13上にはパリティビットを最上位ビットに含
む８ビットのデータの集合として格納するので、送信し
た試験データ16と、８ビットの最上位ビット以外のビッ
トについて比較することにより、異常なく試験データが
送信および受信できたかをチェックし、機能が正常であ
ることを検証する。
を示す。８ビット（バイト）毎に、最上位ビット（MSB)
は他の７ビットに対してパリティビットを構成する。以
下に試験時の動作を説明する。 １．ビデオテックス手順で情報センタ（被試験装置）１
から図２（Ａ）の形式で試験データ16を送出する。 ２．試験用装置２側では、送られてきた試験データを、
図２（Ｂ）で示すＨＤＬＣのフレーム電文とみなして受
信する。このとき、アドレスフィールドＡ、コントロー
ルフィールドＣもデータとしてメモリに格納される。 ３．試験用装置２は、受信した試験データに付加されて
いるＣＲＣコードをチェックし、試験データを異常なく
受信したことを検証する。また、試験データの内容をあ
らかじめ定めておき、受信した試験データ26の内容が正
しいことのチェックを行ってもよい。 ４．試験用装置２は、メモリ23に格納された受信データ
26を被試験装置１側へ送出する。このとき、送信用ＭＰ
ＳＣ22は調歩同期手順でビデオテックス上り手順になる
ように設定されているので、前記のメモリ23上のデータ
は、８ビット単位に分割され、その最上位ビットは送信
データから外して、改めてパリティビットを作成して送
出する。 ５．被試験装置１は、それをビデオテックス手順の上り
信号として受信する。 ６．メモリ13上にはパリティビットを最上位ビットに含
む８ビットのデータの集合として格納するので、送信し
た試験データ16と、８ビットの最上位ビット以外のビッ
トについて比較することにより、異常なく試験データが
送信および受信できたかをチェックし、機能が正常であ
ることを検証する。
【００２２】以上、被試験装置１と試験用装置２とは同
じハードウェアとして説明したが、試験用装置２のハー
ドウェアは機能的に同等であればよく、全く同じである
必要はない。
じハードウェアとして説明したが、試験用装置２のハー
ドウェアは機能的に同等であればよく、全く同じである
必要はない。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
ビデオテックス情報センタ局の装置を試験するのに従来
の対向試験と同じ方法が使え、試験を自動化することが
可能になる。
ビデオテックス情報センタ局の装置を試験するのに従来
の対向試験と同じ方法が使え、試験を自動化することが
可能になる。
【図１】本発明の原理説明図である。
【図２】電文／データ形式を示す図である。
【図３】従来技術の試験方法の説明図である。
１ 情報センタ局（被試験装置） ２ 試験用装置 10,20 プロセサ 11,12,21,22 ＭＰＳＣ（伝送制御回路） 14,24 制御プログラム 15 試験プログラム 25 折り返しプログラム 16 送信試験データ 26 受信試験データ 17 受信折り返し試験データ
Claims (2)
- 【請求項１】 プロセサ（10）と、メモリ（13）と、フ
レーム同期手順と調歩同期手順とのいずれかをプログラ
ムから選択して設定できる多機能伝送制御回路（ＭＰＳ
Ｃ）（11,12 ）と、メモリ（13）上にある制御プログラ
ム（14）とよりなるビデオテックス情報センタ局装置
（１）において、 被試験装置（１）と、それと同等の試験済装置より成る
試験用装置（２）とを対向させて接続し、 被試験装置（１）のメモリ（13）に試験プログラム（1
5）と送信試験データ（16）とを備え、 試験用装置（２）のメモリ（23）に、ＨＤＬＣ手順と調
歩同期手順とを制御できる制御プログラム（24）と、折
り返しプログラム（25）とを備え、 被試験装置（１）の試験プログラム（15）は送信試験デ
ータ（16）を送信用ＭＰＳＣ（11）を通して送出し、 試験用装置（２）は、ＨＤＬＣ手順に設定した受信用Ｍ
ＰＳＣ（21）を通して受信し、メモリ（23）に受信され
た試験データ（26）として格納し、 折り返しプログラム（25）により、そのデータを、調歩
同期手順に設定した送信用ＭＰＳＣ（22）を通して通信
速度、伝送制御手順をビデオテックス上り手順に変換し
て送出し、 被試験装置（１）は、受信用ＭＰＳＣ（12）を通して受
信したデータをメモリ（13）に折り返し試験データ（1
7）として格納し、 試験プログラム（15）は送信試験データ（16）と折り返
し試験データ（17）とを比較することを特徴とするビデ
オテックス情報センタ局の機能試験方法。 - 【請求項２】 送信試験データ（16）を、８ビット単位
のデータの１ビットを他の７ビットに対するパリティビ
ットとなるようにパターンをつくっておくことを特徴と
する請求項１のビデオテックス情報センタ局の機能試験
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239869A JPH0690273A (ja) | 1992-09-09 | 1992-09-09 | ビデオテックス情報センタ局の機能試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239869A JPH0690273A (ja) | 1992-09-09 | 1992-09-09 | ビデオテックス情報センタ局の機能試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690273A true JPH0690273A (ja) | 1994-03-29 |
Family
ID=17051095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239869A Withdrawn JPH0690273A (ja) | 1992-09-09 | 1992-09-09 | ビデオテックス情報センタ局の機能試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690273A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240071765A (ko) | 2022-11-16 | 2024-05-23 | 전북대학교산학협력단 | 판소리 소리꾼의 발림동작 및 얼굴 표정 인식 방법 및 장치 |
-
1992
- 1992-09-09 JP JP4239869A patent/JPH0690273A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240071765A (ko) | 2022-11-16 | 2024-05-23 | 전북대학교산학협력단 | 판소리 소리꾼의 발림동작 및 얼굴 표정 인식 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59175242A (ja) | Ａｒｑ伝送方式 | |
| JPH0419737B2 (ja) | ||
| JPH0690273A (ja) | ビデオテックス情報センタ局の機能試験方法 | |
| JP3120659B2 (ja) | インタフェース試験器 | |
| JPH0654034A (ja) | 障害切り分け方式 | |
| JP3117515B2 (ja) | 回線テスト方法 | |
| JP3132685B2 (ja) | 送受信装置 | |
| JP2830601B2 (ja) | 異常シーケンス試験回路 | |
| JPS5811145B2 (ja) | Ｃｒｃ生成およびチエツク回路の動作確認方法 | |
| KR19990079118A (ko) | 장치의 원격 수리 방법 | |
| JPH1127343A (ja) | 通信装置 | |
| JPH0799531A (ja) | パス監視方式 | |
| JPH04188934A (ja) | 通信機能確認方式 | |
| JPS6225534A (ja) | リンクユニツトのセルフテスト方法 | |
| JPS6384344A (ja) | 異常フレ−ム処理検査方式 | |
| JPH0373642A (ja) | プロトコルテスト装置 | |
| JPH0721092A (ja) | 電子機器 | |
| JPH0637738A (ja) | データ伝送誤り制御方式 | |
| JPS6248848A (ja) | 折返経路設定方式 | |
| JPH0354942A (ja) | データ伝送方法 | |
| JPH04291561A (ja) | アラーム制御方式 | |
| JPH06318966A (ja) | 高速ディジタル専用回線のインタフェース方式 | |
| JPS62190956A (ja) | 通信回線の折返し試験方法 | |
| JPS6223259A (ja) | 通信制御装置 | |
| JPH03117062A (ja) | ディジタル伝送装置の障害部位判定方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |