JPH0685246B2

JPH0685246B2 - ヘリカルスキヤン方式テ−プ再生装置のキヤプスタン制御回路

Info

Publication number: JPH0685246B2
Application number: JP61161611A
Authority: JP
Inventors: 雅秀南雲
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1986-07-09
Filing date: 1986-07-09
Publication date: 1994-10-26
Anticipated expiration: 2009-10-26
Also published as: JPS6318564A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えば回転ヘッド式のデジタルオーディオ
テープレコーダ等のようなヘリカルスキャン方式テープ
再生装置に係り、特にそのキャプスタンの回転速度を制
御するキャプスタン制御回路の改良に関する。

（従来の技術）周知のように、音響機器の分野では、可及的に高密度か
つ高忠実度記録再生化を図るために、音声信号等の情報
信号をPCM（パルスコードモジュレーション）技術に
よりデジタル化データに変換して記録媒体に記録し、こ
れを再生するようにしたデジタル記録再生システムが普
及してきている。

このうち、記録媒体として磁気テープを使用するもの
は、デジタルオーディオテープレコーダと称されてお
り、例えば複数のヘッドをテープの幅方向に配設してな
る固定ヘッド式のものと、ヘッドが周側に沿って回転す
るように設けられた円筒形状のドラムにテープを巻き付
けてヘリカルスキャンを行なうようにした回転ヘッド式
のものとがある。

ここで、第６図は上記回転ヘッド式のデジタルオーディ
オテープレコーダの全体的な構成を示すものである。す
なわち、図中11,12は一対のリール台で、それぞれリー
ルモータ13,14によって図中反時計方向に回転駆動され
ることにより、テープ15が図中矢印ａで示す方向に走行
されるようになされている。

また、上記一対のリール台11,12間には、円筒形状に形
成されたドラム16と、キャプスタン17及び図示しないピ
ンチローラとが配置されている。このうち、ドラム16に
は、その回転中心を挟んで互いに外向きに一対の記録再
生ヘッド（以下ヘッドという）18,19が支持されてい
る。また、このドラム16は、ドラムモータ20によって図
中反時計方向に回転駆動されるようになっている。

そして、記録再生時には、図示のように、ドラム16の中
心から90°の開角の範囲で、テープ15がドラム16の周側
面に一定の傾斜をもって斜めに巻き付けられる。また、
キャプスタン17は、キャプスタンモータ21によって図中
反時計方向に一定速度で回転駆動されるとともに、前記
ピンチローラがテープ15を介して圧接され、テープ15が
定速走行されるようになる。このため、テープ15には、
ヘッド18に対応するトラックとヘッド19に対応するトラ
ックとが、交互に一定の傾斜をもって形成されるように
なるものである。

この場合、ヘッド18は、トラックの形成方向に対して＋
20°のアジマス角をもってドラム16に支持されており、
ヘッド19は、トラックの形成方向に対して−20°のアジ
マス角をもってドラム16に支持されているものである。

次に、記録再生動作について説明する。まず、記録時に
は、情報信号をPCM化してなるデジタル化データDATAR
が、入力端子22に供給される。すると、このデジタル化
データDATARは、加算回路23によって、クロック発生回
路24から出力される後述する各種制御データＤが付加さ
れた後、スイッチ回路25及びゲート回路26,27を介し
て、ヘッド18,19に供給される。

ここで、上記クロック発生回路24は、システムクロック
信号入力端子28に供給される一定周波数のシステムクロ
ック信号SCに基づいて、上記制御データＤやその他の後
述するクロック信号を生成するものである。

また、上記スイッチ回路25は、クロック発生回路24から
出力される記録用ヘッドクロック信号HDCKRに基づいて
切換制御されるものである。すなわち、スイッチ回路25
は、記録用ヘッドクロック信号HDCKRによって、ヘッド1
8がテープ15に接触されている期間加算回路23の出力デ
ータをヘッド18に導くように切換えられ、ヘッド19がテ
ープ15に接触されている期間加算回路23の出力データを
ヘッド19に導くように切換えられるものである。

さらに、上記ゲート回路26,27は、記録モードのときＨ
レベルの信号が供給され、再生モードのときＬレベルの
信号が供給される記録再生モード入力端子29に、Ｈレベ
ルの信号が供給された状態（つまり記録モード）でゲー
トが開状態となり、加算回路23の出力データがヘッド1
8,19に供給されるようになるものである。

このため、記録モードでは、入力端子22に供給されたデ
ジタル化データDATARがヘッド18,19に交互に供給される
ようになり、ここにテープ15へのデジタル化データDATA
Rの記録が行なわれるものである。

また、再生時には、各ヘッド18,19から得られる再生信
号RFが、それぞれコンデンサC1,C2、増幅器30,31、イコ
ライザ回路32,33及びスイッチ回路34を介して取り出さ
れ、データスライス回路35に供給される。このスイッチ
回路34は、後述する位置信号検波制御回路36から出力さ
れる再生用ヘッドクロック信号HDCKPに基づいて切換制
御されるものである。

すなわち、スイッチ回路34は、再生用ヘッドクロック信
号HDCKPによって、ヘッド18がテープ15に接触されてい
る期間ヘッド18の再生信号RFをデータスライス回路35に
導くように切換えられ、ヘッド19がテープ15に接触され
ている期間ヘッド19の再生信号RFをデータスライス回路
35に導くように切換えられるものである。このため、デ
ータスライス回路35には、各ヘッド18,19から得られる
再生信号RFが交互に供給されるようになる。

ここで、上記データスライス回路35は、入力された再生
信号RFを波形整形してデジタル化データDATAPを生成す
るものである。この生成されたデジタル化データDATAP
は、出力端子37を介して図示しない復調再生回路系に供
給される。また、上記デジタル化データDATAPは、PLL
（位相同期ループ）回路38に供給されデータ抜き取りク
ロック信号PLCKが生成される。このデータ抜き取りクロ
ック信号PLCKは、出力端子39を介して上記復調再生回路
系に供給されて復調再生動作に供され、ここにテープ15
に記録されたデータの再生が行なわれるものである。

次に、前記ドラムモータ20は、以下に述べるドラムサー
ボ回路によって、その回転速度が一定となるように制御
されている。すなわち、前記ドラム16の近傍には、周波
数検出用のヘッド40と、位置検出用のヘッド41とが設置
されている。このうち、ヘッド40は、ドラム16とともに
回転され周波数検出用の交流磁化パターン（FGパター
ン）が形成された回転体（図示せず）に対向して設置さ
れているもので、ドラム16の回転数に対応した周波数信
号DFGを発生するものである。

そして、上記ヘッド40から得られた周波数信号DFGは、
増幅器42を介して、自動周波数比較回路（以下AFC回路
という）43に供給され、前記クロック発生回路24から出
力される基準クロック信号AFCCKと周波数比較される。
このAFC回路43は、上記周波数信号DFGと基準クロック信
号AFCCKとの周波数差に応じた電圧信号を生成し、加算
回路44に出力するものである。

一方、上記ヘッド41は、ドラム16とともに回転され位置
検出用の磁化パターンが形成された回転体（図示せず）
に対向して設置されているもので、ドラム16の回転時に
おける各ヘッド18,19の位置を判別する基準となる位置
信号DPGを発生するものである。

そして、上記ヘッド41から得られた位置信号DPGは、増
幅器45を介して、前記位置信号検波制御回路36に供給さ
れる。この位置信号検波制御回路36は、入力された位置
信号DPGを検波して位相信号MDPGを生成する。そして、
上記位置信号検波制御回路36から得られた位相信号MDPG
は、自動位相比較回路（以下APC回路という）46に供給
され、クロック発生回路24から出力される基準クロック
信号APCCKと位相比較される。このAPC回路46は、上記位
相信号MDPGと基準クロック信号APCCKとの位相差に応じ
た電圧信号を生成し、上記加算回路44に出力するもので
ある。

このため、上記加算回路44は、AFC回路43及びAPC回路46
からそれぞれ出力される電圧信号を加算する。そして、
この加算回路44から出力される電圧信号が、イコライザ
回路47及び駆動回路48を介して前記ドラムモータ20に供
給されることにより、ドラムモータ20が一定の回転速度
になるように制御され、ここにドラム16の回転速度が一
定（100/3Hz）になるように制御されるものである。

ここで、上記のようなドラムサーボ回路においては、AF
C回路43によって周波数信号DFGと基準クロック信号AFCC
Kとの周波数差が、ある範囲内にはいった状態で、APC回
路46が駆動されるように制御されている。

また、上記位置信号検波制御回路36は、上記ヘッド41か
ら得られる位置信号DPGに基づいて、前記スイッチ回路3
4を切換えるための再生用ヘッドクロック信号HDCKPを生
成するものである。

次に、前記キャプスタンモータ21は、以下に述べるキャ
プスタンサーボ回路によって、その回転速度が制御され
ている。すなわち、前記キャプスタン17の近傍には、周
波数検出用のヘッド49が設置されている。このヘッド49
は、キャプスタン17とともに回転され周波数検出用の交
流磁化パターン（FGパターン）が形成された回転体（図
示せず）に対向して設置されているもので、キャプスタ
ン17の回転数に対応した周波数信号CFGを発生するもの
である。

そして、上記ヘッド49から得られた周波数信号CFGは、
増幅器50を介して、キャプスタンサーボ回路51に供給さ
れる。このキャプスタンサーボ回路51は、記録モードの
ときＨレベルの信号が供給され、再生モードのときＬレ
ベルの信号が供給される記録再生モード入力端子52に、
Ｈレベルの信号が供給された状態（つまり記録モード）
で、上記周波数信号CFGと前記クロック発生回路24から
出力される基準クロック信号SCKとを周波数比較し、そ
の周波数差に応じた電圧信号を生成するとともに、上記
周波数信号CFGを分周した信号と上記基準クロック信号S
CKとを位相比較し、その位相差に応じた電圧信号を生成
して、これら両電圧信号を加算して出力するものであ
る。

このキャプスタンサーボ回路51から出力される電圧信号
は、イコライザ回路53及び駆動回路54を介して前記キャ
プスタンモータ21に供給されることにより、キャプスタ
ンモータ21が一定の回転速度になるように制御され、こ
こに記録モードにおいてキャプスタン17の回転速度が一
定、つまりテープ15の走行速度が一定（8.150mm/s）に
なるように制御されるものである。

また、上記記録再生モード入力端子52に、Ｌレベルの信
号が供給された状態（つまり再生モード）では、キャプ
スタンサーボ回路51は、上記周波数信号CFGと前記クロ
ック発生回路24から出力される基準クロック信号SCKと
を周波数比較し、その周波数差に応じた電圧信号を生成
するとともに、後述するATF回路55から出力されるトラ
ッキングエラー信号TEと上記基準クロック信号SCKとを
位相比較し、その位相差に応じた電圧信号を生成して、
これら両電圧信号を加算して出力するものである。そし
て、この電圧信号が上記イコライザ回路53及び駆動回路
54を介してキャプスタンモータ20に供給され、ここに再
生モードにおいてキャプスタン17の回転速度、つまりテ
ープ15の走行速度が制御されるようになるものである。

ここで、上記ATF回路55には、前記スイッチ回路34で導
かれた各ヘッド18,19からの再生信号RFと、前記位置信
号検波制御回路36から出力される再生用ヘッドクロック
信号HDCKPと、前記データスライス回路35から出力され
るデジタル化データDATAPとが供給されている。そし
て、このATF回路55は、詳細な動作は後述するが、テー
プ15の再生状態で、再生用ヘッドクロック信号HDCKP及
びデジタル化データDATAPを用い、再生信号RF中に含ま
れるATF信号を利用して、各ヘッド18,19と、それに対応
するテープ15上に形成された各トラックとのトラッキン
グずれに対応するトラッキングエラー信号TEを生成する
ものである。

このため、再生状態においては、キャプスタンモータ21
は、上記トラッキングエラー信号TEに基づいて回転速度
制御が行なわれ、テープ15の走行速度が制御されるよう
になり、ここに上記トラッキングずれをなくし各ヘッド
18,19が対応するトラックの中心を正確にトレースする
ようにするためのトラッキングサーボが行なわれるもの
である。

また、前記リールモータ13,14は、上記クロック発生回
路24から出力されるリールモータ制御信号RMS1,RMS2
が、駆動回路56,57を介してそれぞれ供給されることに
より所定の回転速度で回転駆動され、リール台11からの
テープ15の供給及びリール台12によるテープ15の巻き取
りが行なわれるものである。

次に、第７図は、テープ15に形成されるトラックのフォ
ーマットを示すものである。すなわち、１つのトラック
は、196ブロックで構成されており、中央部の128ブロッ
クがPCM化されたデジタル化データが記憶されるデータ
領域となっている。また、このデータ領域の両側には、
前記制御データＤが記録されている。

ここで、上記制御データＤは、第７図中左側から、11ブ
ロックのマージンデータMARGIN、２ブロックのPLLデー
タ、８ブロックのサブコードデータSUB1、１ブロックの
ポストアンブルデータPA、３ブロックのIBGデータ、５
ブロックのATFデータ、３ブロックのIBGデータ及び２ブ
ロックのPLLデータの順序で記録されている。

また、上記制御データＤは、第７図中右側から、11ブロ
ックのマージンデータMARGIN、１ブロックのポストアン
ブルデータPA、８ブロックのサブコードデータSUB2、２
ブロックのPLLデータ、３ブロックのIBGデータ、５ブロ
ックのATFデータ及び３ブロックのIBGデータの順序で記
録されている。

そして、上記データ領域には、デジタル化データが８ビ
ット−10ビット変換,NRZ（ノンリターントゥゼ
ロ）変調されて記録されている。また、上記サブコード
データSUB1,SUB2は、曲番や絶対時間等を示す情報信号
である。さらに、上記PLLデータは、上記サブコードデ
ータSUB1,SUB2や前記データ抜き取りクロック信号PLCK
を生成するための情報信号であり、fch/2（fchはデータ
レートで9.408MHz）の単一波である。また、上記マージ
ンデータMARGIN及びポストアンブルデータPAは、それぞ
れfch/2で、IBGデータはfch/6の単一波である。

ここで、上記１ブロックは、第８図に示すように、36シ
ンボルより構成されている。このうち、中央部の28シン
ボルがデジタル化データが記憶されるデータ領域となっ
ている。また、このデータ領域の図中左側には、４シン
ボルの制御データが記録されており、データ領域の図中
右側には、４シンボルのパリティデータPaが記録されて
いる。

そして、上記１シンボルは８ビットで構成されており、
上記４シンボルの制御データは、第９図に示すように、
１シンボルのシンクデータSYNC,2シンボルのワードW1,W
2及び１シンボルのパリティデータPbよりなるものであ
る。ここで、ワードW1はチャネル数，エンファシス及び
トラックピッチ幅等を示しており、ワードW2はブロック
アドレスを示している。

また、前記ATFデータは、第10図に示すように、ヘッド1
8に対応するトラックに同期（SYNC）信号S1（fch/18）
と、パイロット信号（図中格子状に示す）Ｐ（fch/72の
単一波）とが形成され、ヘッド19に対応するトラックに
同期信号S2（fch/12）と、パイロット信号（図中格子状
に示す）Ｐとが形成されてなるものである。

なお、第10図において、矢印ｂはヘッド18,19の移動方
向を示し、矢印ｃはテープ15の走行方向を示している。

次に、前記トラッキングサーボについて説明する。この
トラッキングサーボは、一般に、エリア分割型ATF（オ
ートマティックトラックファンディング）方式が採
用され、そのなかでも４トラック完結式が実際に使用さ
れている。

すなわち、第10図中上から２番目のトラックをヘッド19
がトレースすることを考える。まず、ヘッド19が同期信
号S2の記録部分に到達されると、前記ATF回路55が、上
記位置信号検波制御回路36から出力される再生用ヘッド
クロック信号HDCKPに基づいて、ヘッド19からの再生信
号RFが供給されていることを判別するとともに、上記デ
ータスライス回路35から出力されるデジタル化データDA
TAPに基づいて、同期信号S2を検出する。

そして、上記ATF回路55は、上記同期信号S2が検出され
たタイミングで、隣接するトラック（第10図中１番上の
トラック）から漏れるパイロット信号Ｐをヘッド19が再
生したレベルを検出する。次に、上記ATF回路55は、上
記同期信号S2が検出された時点から所定時間経過したタ
イミングで、隣接するトラック（第10図中上から３番目
のトラック）から漏れるパイロット信号Ｐをヘッド19が
再生したレベルを検出する。そして、ATF回路55は、検
出された両パイロット信号の漏れのレベル差を算出し、
ここにヘッド19が自己のトレースすべきトラックの中心
から、どちら側の隣接するトラックに偏っているかに対
応するトラッキングエラー信号TEが生成されるものであ
る。

その後、上記のようにして生成されたトラッキングエラ
ー信号TEに基づいて、前述したようにキャプスタンモー
タ21が制御され、テープ15の走行速度が制御されること
により、トラッキングサーボが施されるものである。

次に、前記再生用ヘッドクロック信号HDCKPと、ヘッド1
8,19から得られる再生信号RFとの関係について説明す
る。すなわち、第11図（ａ）は、再生用ヘッドクロック
信号HDCKPを示し、この信号がＨレベルの期間、第11図
（ｂ）に示すように、前記スイッチ回路34がヘッド18か
ら得られる再生信号RFaをデータスライス回路35に導く
ように切換えられ、Ｌレベルの期間、前記スイッチ回路
34がヘッド19から得られる再生信号RFbをデータスライ
ス回路35に導くように切換えられるものである。

そして、再生用ヘッドクロック信号HDCKRの１周期が、
前記ドラム16の１回転に相当しており、再生用ヘッドク
ロック信号HDCKPのＨレベル及びＬレベル期間の略中央
部で、各ヘッド18,19からの再生信号RFa,RFbが得られる
ようになされている。

なお、前記記録用ヘッドクロック信号HDCKRも、そのＨ
レベル期間においてデジタル化データをヘッド18に供給
するようにスイッチ回路25を切換えるとともに、そのＬ
レベル期間においてデジタル化データをヘッド19に供給
するようにスイッチ回路25を切換えるようになされてい
るものである。そして、記録用ヘッドクロック信号HDCK
Rと、ヘッド18,19にそれぞれ供給するデジタル化データ
との関係も、上記と略同様になされているものである。

（発明が解決しようとする問題点）ところで、上述したようなデジタルオーディオテープレ
コーダは、まだまだ開発途上にある段階であって、特に
部品点数が多く構成が複雑で大形化しがちであり、経済
的に不利になるという問題を有している。

そこで、この発明は上記事情を考慮してなされたもの
で、部品点数を削減し構成を簡易化し得るとともに、キ
ャプスタンを安定かつ正確に回転駆動させることができ
る極めて良好なヘリカルスキャン方式テープ再生装置の
キャプスタン制御回路を提供することを目的とする。

［発明の構成］（問題点を解決するための手段）すなわち、この発明に係るヘリカルスキャン方式テープ
再生装置のキャプスタン制御回路は、テープ上の各トラ
ックの両端部に記録された各ATF信号からそれぞれ生成
されるトラッキングエラー信号の差を算出し、その演算
結果が所定の範囲内に保持されるようにキャプスタンの
回転速度を制御するようにしたものである。

（作用）そして、上記のような構成によれば、ヘッドから得られ
る再生信号中に含まれるATF信号を利用してキャプスタ
ンの回転速度制御を行なうようにしているので、キャプ
スタンの回転速度を検出するためのヘッド等を別個に設
ける必要がなくなり、部品点数の削減を図ることができ
構成の簡易化を促進させることができるようになるもの
である。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第６図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記スイッチ回路34で導かれる再
生信号RFは、ローパスフィルタ回路58に供給されて、AT
Fデータ中のパイロット信号Ｐ成分が抽出される。この
ローパスフィルタ回路58から得られたパイロット信号Ｐ
は、A/D（アナログ／デジタル）変換回路59に供給さ
れ、そのレベルに対応したデジタルデータに変換されて
ラッチ回路60に供給される。

一方、上記スイッチ回路34で導かれた再生信号RFは、シ
ンク抜き取り回路61に供給される。このシンク抜き取り
回路61は、入力される再生信号RFと、前記位置信号検波
制御回路36から出力される再生用ヘッドクロック信号HD
CKPとに基づいて、ATFデータ中の同期信号S1,S2を検出
し、これら同期信号S1,S2に基づいて後述するタイミン
グ信号SP1,SP2を生成し、それらを上記ラッチ回路60に
出力するものである。

そして、上記ラッチ回路60は、タイミング信号SP1,SP2
がそれぞれ供給された時点で、A/D変換回路59から出力
されるデジタルデータをラッチして、演算判定回路（以
下ALUという）62に出力するものである。このALU62は、
２つの入力端に供給されたデータを減算処理し、その減
算結果をアキュムレータレジスタ63を介してラッチ回路
64に供給するものである。また、ALU62は、ラッチ回路6
4にラッチされたデータで減算処理を行ない、その結果
を再びラッチ回路64にラッチさせるという動作も行なう
ものである。

ここで、上記ラッチ回路64の出力は、キャプスタンサー
ボ用のAFC回路65及びAPC回路66に供給される。このAFC
回路65及びAPC回路66は、それぞれ基準三角波信号とラ
ッチ回路64の出力信号とをレベル比較して、ラッチ回路
64の出力信号レベルに対応したパルス幅変調信号を発生
する。そして、各AFC回路65及びAPC回路66から出力され
るパルス幅変調信号は、クロック発生回路24から出力さ
れるゲート信号G1,G2によって制御されるゲート回路67,
68を介して加算回路69で加算され、前記イコライザ回路
53に供給されるものである。

上記のような構成において、以下、第２図に示すフロー
チャートを参照してその動作を説明する。まず、開始
（ステップS1）すると、ステップS2で、ドラム16が回転
駆動され、AFC回路43及びAPC回路46により前述したドラ
ムサーボが行なわれて、ドラム16の回転速度が一定にロ
ックされる。すると、位置信号検波制御回路36によって
再生用ヘッドクロック信号HDCKPが生成され、スイッチ
回路34により各ヘッド18,19からの再生信号RFが正常に
導かれるようになる。

次に、ステップS3で、クロック発生回路24は、ゲート回
路67の出力をＨレベルに固定するゲート信号G1を発生す
るとともに、ゲート回路68を閉じるゲート信号G2を発生
する。すると、これによってキャプスタンモータ21が強
制的に回転駆動され、キャプスタン17が回転加速され
て、テープ15の走行が開始されるようになる。

その後、ステップS4で、再生信号中のATFデータに含ま
れる周期信号S1,S2が検出されたか否かが判別される。
そして、テープ15の走行速度が順次上昇すると、ヘッド
18,19がそれぞれ対応するトラック上をトレースするよ
うになり、シンク抜き取り回路61によって、ATFデータ
中の同期信号S1,S2が検出されるようになって、ステッ
プS4の判別結果がYESとなる。すると、シンク抜き取り
回路61は、同期信号S1,S2が検出されたことを示すシン
クOK信号SYNCOKを、クロック発生回路24に出力する。

そして、上記のようにシンク抜き取り回路61で同期信号
S1,S2が検出されると、シンク抜き取り回路61はタイミ
ング信号SP1,SP2を発生し、これらタイミング信号SP1,S
P2に同期してA/D変換回路59から出力されるデジタルデ
ータがラッチ回路60にラッチされる。

ここで、上記タイミング信号SP1,SP2とパイロット信号
Ｐとの関係ついて説明する。今、第３図（ａ）に示すよ
うに、ヘッド18がトラックT11をトレースしている状態
で、ヘッド18の再生信号RFをローパスフィルタ回路58に
通した場合、まず、ヘッド18が自己のトラックT11のパ
イロット信号P11をトレースすることによって、ローパ
スフィルタ回路58からは第３図（ｂ）に示すような、レ
ベルの高いパイロット信号P11が得られる。

その後、ヘッド18は、トラックT11の両側に隣接するト
ラックT12,T13に記録されたパイロット信号P12,P13の漏
れ成分を再生し、ローパスフィルタ回路58からはレベル
の低いパイロット信号P12,P13が得られるようになる。
この場合、ヘッド18がトラックT11の中心（図中一点鎖
線で示す）を正確にトレースしていれば、パイロット信
号P12,P13の漏れ成分を再生した両信号のレベルは、互
いに等しくなる。ところが、ヘッド18がトラックT13側
に偏るトラッキングエラーが生じたとすると、パイロッ
ト信号P12,P13の漏れ成分を再生した信号のレベルは、
第３図（ｂ）に示すように、パイロット信号P13の漏れ
成分の再生信号の方が高くなるものである。

このため、パイロット信号P12,P13の漏れ成分を再生し
た信号のレベル差を求めることにより、ヘッド18が隣接
するトラックT12,T13のどちら側に偏っているかに対応
するトラッキングエラー信号TEが生成されるものであ
る。そして、第３図（ｃ）に示すように、上記タイミン
グ信号SP1は、ヘッド18が再生する自己のトラックT11に
記録された同期信号S1をトレースした時点で発生され、
タイミング信号SP2はタイミング信号SP1が発生されてか
ら所定時間経過して発生されるようになされている。

すなわち、タイミング信号SP1,SP2は、自己のトラックT
11に隣接するトラックT12,T13に記録されたパイロット
信号P12,P13の漏れ成分がヘッド18によって再生されて
いる時点でそれぞれ発生されるものである。このため、
上記ラッチ回路60には、タイミング信号SP1が供給され
た状態で、トラックT12のパイロット信号P12の漏れ成分
をヘッド18が再生した信号レベルをデジタル化したデー
タがラッチされ、タイミング信号SP2が供給された状態
で、トラックT13のパイロット信号P13の漏れ成分をヘッ
ド18が再生した信号レベルをデジタル化したデータがラ
ッチされることになる。

ここで、タイミング信号SP1が供給された時点でラッチ
したデジタルデータをSH1とし、タイミング信号SP2が供
給された時点でラッチしたデジタルデータをSH2とする
と、前記ALU62は、 SH1−SH2 なる減算を行ない、その減算結果（トラッキングエラー
信号TE）をアキュムレータレジスタ63を介して、ラッチ
回路64にラッチさせる。ここにおいて、前述したよう
に、１つのトラックにはその両端部にATFデータが記録
されているので、まず、ヘッド18,19が最初にトレース
したATFデータによるSH1−SH2をVbとし、ヘッド18,19が
２番目にトレースしたATFデータによるSH1−SH2をVaと
すると、ALU62は、 Vb−Va なる減算を行ない、その減算結果をラッチ回路64にラッ
チさせる。

そこで、上記Vb−Vaなる減算結果のもつ意味について説
明する。すなわち、第４図に示すように、テープ15に形
成された複数のトラックの中心を点線で表わすと、テー
プ15の走行が停止されている状態では、トラックT1に示
すように、ヘッド18,19は矢印Ａで示すようにトラックT
1をトレースする。また、テープ15の走行速度が規定速
度であれば、トラックT2に示すように、ヘッド18,19は
矢印Ｂで示すようにトラックT2をその中心線に沿ってト
レースする。さらに、テープ15の走行速度が規定速度の
２倍であれば、トラックT3に示すように、ヘッド18,19
は矢印Ｃで示すようにトラックT3をトレースする。つま
り、テープ15の走行速度が早くなるほど、ヘッド18,19
がトラックをトレースする軌跡は、右方向に回転するよ
うになる。

このため、ヘッド18,19が最初にトレースしたATFデータ
により得られるVbと、ヘッド18,19が２番目にトレース
したATFデータにより得られるVaとの差は、取りも直さ
ず、トラックの中心線に対してヘッド18,19が通過する
方向のずれに対応することになる。したがって、トラッ
クT2の場合には、VbとVaとが等しくなり、その差は０と
なっている。ここで、トラックT1におけるVbo,Vao及び
トラックT3におけるVb2,Va2は、第５図に示すような関
係となっている。

すなわち、テープ15の走行速度が規定速度よりも遅い場
合は、 Vbo−Vao＞０となり、テープ15の走行速度が規定速度よりも速い場合
は、 Vb2−Va2＜０となるものである。

そして、上記ラッチ回路64にラッチされたVb−Vaなるデ
ータは、AFC回路65に供給されて、それに対応したパル
ス幅変調信号に変換される。このとき、ステップS5で、
クロック発生回路24は、ゲート回路67を開放させるゲー
ト信号G1を発生し、以下、AFC回路65の出力によってキ
ャプスタンモータ21が、Vb−Va＝０となるように回転制
御されるようになる。

次に、ステップS6で、ALU62は、上記Vb−Vaが予め設定
された基準範囲ΔV3内にはいったか否かを判別する。そ
して、はいっていれば（YES）、ALU62は、クロック発生
回路24に対して、サイン信号SGNを発生する。すると、
ステップS7で、クロック発生回路24は、フラグＦが０で
あるか否かが判別される。このフラグＦは、クロック発
生回路24がゲート回路68を開放状態となすゲート信号G2
を発生しているときに１となり、発生していないときに
０となるもので、出力端子70を介して、フラグＦの状態
をみて所定の動作を行なう図示しない回路部に供給され
るようになされている。

そして、フラグＦが０であれば（YES）、ステップS8
で、ALU62は、減算したVb及びVaが予め設定された所定
の範囲ΔV1内にはいっているか否かを判別する。ここ
で、はいっていれば（YES）、ステップS9で、クロック
発生回路24は、ゲート回路68を開放状態となすゲート信
号G2を発生するとともに、ステップS10でフラグＦを１
に設定し、以下、AFC回路65及びAPC回路66から出力され
るパルス幅変調信号を加算回路69で加算した信号に基づ
いて、キャプスタンモータ21が制御されるようになり、
テープ15の走行速度が規定値に保持されるようになる。

その後、ステップS4に戻され、上記動作が繰り返される
ものである。

次に、ステップS4で、同期信号S1,S2が検出されない場
合（NO）、ステップS11で、AFC回路65の出力を前置ホー
ルドする、そして、ステップS12でこの検出されない状
態がｎ回以上続いたか否かを判別し、続いていれば（YE
S）、ステップS13で、ゲート回路68を閉じるとともに、
ステップS14でフラグＦを０にし、ステップS4に戻るよ
うに制御される。

また、ｎ回以上連続していなければ（NO）、ステップS1
5で、APC回路66の出力を前置ホールドするとともに、ス
テップS16でフラグＦを１に設定し、ステップS4に戻さ
れるものである。

さらに、前記ステップS6及びS8でNOの場合には、ステッ
プS12に移動されるものである。

ここで、ステップS7でNOの場合、つまりフラグＦが１と
なっている状態では、ステップS17で、ALU62は、減算し
たVb及びVaが上記ΔV1よりも幅広く設定された範囲ΔV2
内にはいっているか否かを判別する。ここで、はいって
いれば（YES）、ステップS9に進み、はいっていなけれ
ば（NO）、ステップS12に移動されるものである。

すなわち、APC回路66の出力をキャプスタンモータ21の
制御に加える場合には、ALU62による減算結果Vb,Vaが狭
い範囲ΔV1にはいってからとし、一旦、APC回路66の出
力がキャプスタンモータ21の制御に加わった状態では、
ΔV1よりも広く設定されたΔV2の範囲をでなければ、ゲ
ート回路68が遮断されないようにし、動作マージンを広
くするように設計されているものである。

したがって、上記実施例のような構成によれば、ヘッド
18,19から得られる各再生信号に基づいてキャプスタン1
7の回転速度を制御するようにしたので、従来のように
キャプスタン17の回転速度を検出するためのヘッド49等
が不要となり、部品点数の削減を図り構成の簡易化を促
進させることができるものである。

なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］したがって、以上詳述したようにこの発明によれば、部
品点数を削減し構成を簡易化し得るとともに、キャプス
タンを安定かつ正確に回転駆動させることができる極め
て良好なヘリカルスキャン方式テープ再生装置のキャプ
スタン制御回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るヘリカルスキャン方式テープ再
生装置のキャプスタン制御回路の一実施例を示すブロッ
ク構成図、第２図は同実施例の動作を説明するためのフ
ローチャート、第３図はパイロット信号とタイミング信
号との関係を説明するためのタイミング図、第４図はテ
ープ走行速度に応じてヘッドがトラックをトレースする
方向が変化することを示す平面図、第５図は第４図に示
した各状態におけるトラッキングエラー信号のレベル変
化を示す特性図、第６図は従来のヘリカルスキャン方式
テープ再生装置のキャプスタン制御回路を示すブロック
構成図、第７図乃至第９図はそれぞれ１トラックに記録
されるデータのフォーマットを説明するための図、第10
図はATFデータの詳細を示す図、第11図は再生用ヘッド
クロック信号とヘッドから得られる再生信号との関係を
示すタイミング図である。 11,12……リール台、13,14……リールモータ、15……テ
ープ、16……ドラム、17……キャプスタン、18,19……
ヘッド、20……ドラムモータ、21……キャプスタンモー
タ、22……入力端子、23……加算回路、24……クロック
発生回路、25……スイッチ回路、26,27……ゲート回
路、28……システムクロック信号入力端子、29……記録
再生モード入力端子、30,31……増幅器、32,33……イコ
ライザ回路、34……スイッチ回路、35……データスライ
ス回路、36……位置信号検波制御回路、37……出力端
子、38……PLL回路、39……出力端子、40,41……ヘッ
ド、42……増幅器、43……AFC回路、44……加算回路、4
5……増幅器、46……APC回路、47……イコライザ回路、
48……駆動回路、49……ヘッド、50……増幅器、51……
キャプスタンサーボ回路、52……記録再生モード入力端
子、53……イコライザ回路、54……駆動回路、55……AT
F回路、56,57……駆動回路、58……ローパスフィルタ回
路、59……A/D変換回路、60……ラッチ回路、61……シ
ンク抜き取り回路、62……ALU、63……アキュムレータ
レジスタ、64……ラッチ回路、65……AFC回路、66……A
PC回路、67,68……ゲート回路、69……加算回路、70…
…出力端子。

Claims

【特許請求の範囲】

【請求項１】各トラックの両端部にトラッキングエラー
信号生成用のATF信号がそれぞれ記録されたテープと、
このテープが接触され周側面にヘッドが配置され回転駆
動されるドラムと、このドラムに接触された前記テープ
を所定速度で走行させるキャプスタンとを備え、前記ヘ
ッドが前記テープの各トラックの中心に沿ってトレース
するように前記キャプスタンの回転速度を制御するヘリ
カルスキャン方式テープ再生装置のキャプスタン制御回
路において、前記トラックの両端部に記録された各ATF
信号からそれぞれ生成されるトラッキングエラー信号の
差を算出する演算手段と、この演算手段による演算結果
が所定の範囲内に保持されるように前記キャプスタンの
回転速度を制御する制御手段とを具備してなることを特
徴とするヘリカルスキャン方式テープ再生装置のキャプ
スタン制御回路。