JPH0669897A - フレーム変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 データ通信の送信側と受信側のフレーム同期
をとるためのフレーム変換回路に関し、変換に伴うデー
タの挿入・分離においても送受信同時に行うことによ
り、回路規模を縮小することを目的とする。 【構成】 回線側入力データＤ１のフレームに対応する
第１タイミング信号を生成するタイミング生成部２と、
端末側入力データＤ３のフレームに対応する第２タイミ
ング信号を生成するタイミング生成部４と、第１タイミ
ング信号をうけて回線側入力データＤ１からフレームビ
ットを分離するデータ分離部５と、第２タイミング信号
をうけて端末側入力データＤ３からフレームビットを分
離するデータ分離部６と、回線側入力データＤ１と端末
側入力データＤ３を組み替えるデータ組み替え部７と、
データ組み替え部７から出力される回線側用出力データ
および端末側用出力データにそれぞれフレームビットを
挿入し第１および第２タイミング信号にそれぞれ同期し
た回線側出力データＤ４および端末側出力データＤ２を
出力するデータ挿入部９，８を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ通信の送信側
と受信側のフレーム同期をとるためのフレーム変換回路
に関する。

【０００２】

【従来の技術】図４は従来のフレーム変換回路を示すブ
ロック図、図５は従来のデータ変換動作を示すタイミン
グチャートである。図４に示す従来のフレーム変換回路
において、回線より受信されたデータ（回線側入力デー
タ）について、フレーム検出部においてフレームの先頭
を検出し、受信データに同期したタイミング信号Ｓ１の
生成を行う。

【０００３】生成されたタイミング信号Ｓ１を基準にし
てデータ分離部においてフレームビットやアラーム情報
ビットなどの分離を行い、データ組み替え部においてデ
ータの組み替えを、データ挿入部において端末側のフレ
ームビットの挿入などを行い端末側出力データとして端
末側へ出力する。

【０００４】また、端末側から回線側に送信されるデー
タ（端末側入力データ）についてもフレーム検出部にお
いて端末側フレームの先頭を検出し送信データに同期し
たタイミング信号Ｓ２を生成し、タイミング信号Ｓ２に
基づいて、データの分離・組み替え及び回線フレームの
挿入を行い、回線側出力データとして回線側に出力する
ようにしている。

【０００５】

【発明が解決しようとする課題】このように、従来のフ
レーム変換回路においては、データのフレーム変換は、
変換されるべきフレームを検出して行われるが、送信側
のフレーム変換は送信データに同期した回路により変換
が行われ、受信側のフレーム変換は受信データに同期し
た回路によって変換されなければならず、フレーム変換
回路が送信側・受信側とそれぞれ個別に設けられている
ため、全体の回路の規模が大きくなってしまう。

【０００６】この発明はこのような事情を考慮してなさ
れたもので、フレーム変換に伴うデータの挿入・分離に
おいても送受信同時に行うことにより、回路規模を縮小
することが可能なフレーム変換回路を提供するものであ
る。

【０００７】

【課題を解決するための手段】この発明は、図１に示す
ように、回線側入力データＤ１のフレームを検出する第
１フレーム検出部１と、第１フレーム検出部１で検出さ
れたフレームに対応する第１タイミング信号を生成する
第１タイミング生成部２と、端末側入力データＤ３のフ
レームを検出する第２フレーム検出部３と、第２フレー
ム検出部３で検出されたフレームに対応する第２タイミ
ング信号を生成する第２タイミング生成部４と、第１タ
イミング信号をうけて回線側入力データＤ１から回線側
フレームビットを分離する第１データ分離部５と、第２
タイミング信号をうけて端末側入力データＤ３から端末
側フレームビットを分離する第２データ分離部６と、回
線側入力データＤ１を端末側用出力データに組み替える
と共に端末側入力データＤ３を回線側用出力データに組
み替えて出力するデータ組み替え部７と、データ組み替
え部７から出力される端末側用出力データに第２データ
分離部６で分離された端末側フレームビットを挿入し第
２タイミング信号に同期した端末側出力データＤ２を出
力する第１データ挿入部８と、データ組み替え部７から
出力される回線側用出力データに第１データ分離部５で
分離された回線側フレームビットを挿入し第１タイミン
グ信号に同期した回線側出力データＤ４を出力する第２
データ挿入部９を備えたフレーム変換回路を提供するも
のである。

【０００８】また、データ組み替え部７が、単一のメモ
リとそのメモリのアドレスを制御するセレクタを備え、
第１タイミング信号および第２タイミング信号に同期し
たデータの組み替えを行うことが好ましい。

【０００９】

【作用】図１において、回線側より入力されるデータＤ
１について、第１フレーム検出部１においてデータの位
相が検出され、それにより回線側タイミング生成部２に
おいて回線側入力データＤ１に同期した第１タイミング
信号が生成される。データ分離部５およびデータ挿入部
９では、データのフレームビットなどの分離・挿入を行
い、そのタイミングは第１タイミング信号によりデータ
Ｄ１とから同一のタイミングで行われる。

【００１０】端末側より入力されるデータＤ３は、回線
側データ同様に、フレームの検出・第２タイミング信号
の生成及びフレームビットの分離・挿入が行われる。デ
ータ組み替え部７では、データの組み替えを行うと共
に、端末側に出力するデータを端末側のタイミングに、
回線側に出力するデータを回線側のタイミングに合わせ
て出力し同時に同期をとっている。したがって、データ
の組み替えを同時に行う事ができ、かつ、データの挿入
・分離を同一のタイミングで行う事ができる。

【００１１】

【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。これによってこの発明を限定するものでは
ない。図２はこの発明の一実施例を示すブロック図であ
り、図３はこの実施例のフレーム変換のタイミングを示
すタイミングチャートである。

【００１２】図２において、Ａ１は回線側入力データＤ
１の先頭を検出するフレーム検出回路、Ａ２はフレーム
検出回路Ａ１によって検出されたデータＤ１の先頭に基
づいてタイミング信号ＴＭ１を生成するタイミング生成
回路、Ａ３はタイミング信号ＴＭ１に基づいてデータＤ
１からフレームビットを分離するフリップフロップであ
る。

【００１３】Ｂ１は端末側入力データＤ３の先頭を検出
するフレーム検出回路、Ｂ２はフレーム検出回路Ｂ１に
よって検出されたデータＤ３の先頭に基づいてタイミン
グ信号ＴＭ２を生成するタイミング生成回路、Ｂ３はタ
イミング信号ＴＭ２に基づいてデータＤ３からフレーム
ビットを分離するフリップフロップである。

【００１４】Ｃ１はタイミング生成回路Ａ２，Ｂ２の出
力を選択して出力するセレクタ、Ｃ２はセレクタＣ１の
出力に対応してアドレスにデータＤ１又はデータＤ３を
選択的に格納するメモリである。

【００１５】Ａ４はメモリＣ２から読出された端末側出
力用データにフリップフロップＢ３の出力するフレーム
ビットを挿入しタイミング信号ＴＭ２に同期して出力す
るセレクタ、Ｂ４はメモリＣ２から読出された回線側出
力用データにフリップフロップＡ４の出力するフレーム
ビットを挿入しタイミング信号ＴＭ１に同期して出力す
るセレクタである。

【００１６】図２および図３において、回線側より入力
されたデータＤ１の先頭が回線側のフレーム検出回路Ａ
１により検出されると、それに伴ってタイミング生成回
路Ａ２により生成されたタイミング信号ＴＭ１はフリッ
プフロップＡ３のクロックに入力されて回線側フレーム
ビットｆの分離が行われる。

【００１７】そして、タイミング生成回路Ａ２の出力に
対応するアドレスに基づいてデータＤ１はメモリＣ２に
対して書き込まれる。メモリＣ２からデータＤ２を端末
側に出力する際はデータが端末側のタイミング生成回路
Ｂ２の出力に対応するメモリリードアドレスにより端末
側入力データＤ３に同期して読み出され、セレクタＡ４
により端末側のフレームビットＦの挿入が行われデータ
Ｄ２として出力される。

【００１８】一方、端末側より入力されたデータＤ３の
先頭が端末側のフレーム検出回路Ｂ１により検出される
と、それに伴ってタイミング生成回路Ｂ２により生成さ
れたタイミング信号ＴＭ２はフリップフロップＢ３のク
ロックに入力されて端末側フレームビットＦの分離が行
われる。

【００１９】データＤ３はタイミング生成回路Ｂ２の出
力に対応するアドレスに基づいてメモリＣ２に書き込ま
れる。メモリＣ２からデータＤ４を回線側に出力する際
は、データが回線側のタイミング生成回路Ｂ２の出力に
対応する生成されたメモリリードアドレスにより回線側
入力データＤ１に同期して読み出され、セレクタＢ４に
よりフレームビットｆの挿入が行われデータＤ４として
出力される。

【００２０】なお、メモリＣ２では、アドレスを回線側
と端末側にセレクタＣ１で切り換えることにより書き込
み・読み出しが行われる。

【００２１】

【発明の効果】この発明によれば、フレームの変換にメ
モリを使用することによりデータの同期が取れ、メモリ
のリード及びライトアドレスをセレクタにより切り換え
て使用することによりデータの組み替えがメモリ１つで
行う事ができると共に、回線側・端末側それぞれのフレ
ームビット挿入・分離が同一タイミング行うことができ
るので、フレーム変換回路の構成が簡単になる。

【図面の簡単な説明】

【図１】この発明の原理を示すブロック図である。

【図２】この発明の実施例を示すブロック図である。

【図３】実施例の動作を示すタイミングチャートであ
る。

【図４】従来例を示すブロック図である。

【図５】従来例の動作を示すタイミングチャートであ
る。

【符号の説明】

Ａ１ フレーム検出回路 Ａ２ タイミング生成回路 Ａ３ フリップフロップ Ａ４ セレクタ Ｂ１ フレーム検出回路 Ｂ２ タイミング生成回路 Ｂ３ フリップフロップ Ｂ３ セレクタ Ｃ１ セレクタ Ｃ２ メモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 回線側入力データ（Ｄ１）のフレームを
   検出する第１フレーム検出部（１）と、第１フレーム検
   出部（１）で検出されたフレームに対応する第１タイミ
   ング信号を生成する第１タイミング生成部（２）と、端
   末側入力データ（Ｄ３）のフレームを検出する第２フレ
   ーム検出部（３）と、第２フレーム検出部（３）で検出
   されたフレームに対応する第２タイミング信号を生成す
   る第２タイミング生成部（４）と、第１タイミング信号
   をうけて回線側入力データ（Ｄ１）から回線側フレーム
   ビットを分離する第１データ分離部（５）と、第２タイ
   ミング信号をうけて端末側入力データ（Ｄ３）から端末
   側フレームビットを分離する第２データ分離部（６）
   と、回線側入力データ（Ｄ１）を端末側用出力データに
   組み替えると共に端末側入力データ（Ｄ３）を回線側用
   出力データに組み替えて出力するデータ組み替え部
   （７）と、データ組み替え部（７）から出力される端末
   側用出力データに第２データ分離部（６）で分離された
   端末側フレームビットを挿入し第２タイミング信号に同
   期した端末側出力データ（Ｄ２）を出力する第１データ
   挿入部（８）と、データ組み替え部（７）から出力され
   る回線側用出力データに第１データ分離部（５）で分離
   された回線側フレームビットを挿入し第１タイミング信
   号に同期した回線側出力データ（Ｄ４）を出力する第２
   データ挿入部（９）を備えたフレーム変換回路。
2. 【請求項２】 データ組み替え部（７）が、単一のメモ
   リとそのメモリのアドレスを制御するセレクタを備え、
   第１タイミング信号および第２タイミング信号に同期し
   てデータの組み替えを行う請求項１記載のフレーム変換
   回路。