JPH0669231B2 - 周波数安定化発振器 - Google Patents
周波数安定化発振器Info
- Publication number
- JPH0669231B2 JPH0669231B2 JP59196413A JP19641384A JPH0669231B2 JP H0669231 B2 JPH0669231 B2 JP H0669231B2 JP 59196413 A JP59196413 A JP 59196413A JP 19641384 A JP19641384 A JP 19641384A JP H0669231 B2 JPH0669231 B2 JP H0669231B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- signal
- controlled oscillator
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、VTR（磁気記録再生装置）における特殊再生
であるスチル再生時に生じるスキュー歪を補正するため
に用いられるCCD遅延素子に加えるクロック周波数を得
る発振器に係り、特に前記クロック周波数としてクロマ
信号のサブキャリア（SC）の３倍である３SCを利用
するときの周波数安定化発振器に関する。
であるスチル再生時に生じるスキュー歪を補正するため
に用いられるCCD遅延素子に加えるクロック周波数を得
る発振器に係り、特に前記クロック周波数としてクロマ
信号のサブキャリア（SC）の３倍である３SCを利用
するときの周波数安定化発振器に関する。
（ロ） 従来の技術 一般にVTRにおいて、特殊再生であるスチル再生を行う
とき、Ｈ並べがずれてしまい、隣接した記録トラックの
切り替わり部分で水平同期信号間隔の不連続が生じ、再
生画面が歪むスキュー歪みという現象が起る。そこで従
来 ガラス遅延線を用いて スキュージャンプの補正回路を用いて、前記歪を防止し
ていたが、近年集積回路化の進歩から電荷結合素子（CC
D）と呼ばれる半導体遅延素子が用いられ始めた。
とき、Ｈ並べがずれてしまい、隣接した記録トラックの
切り替わり部分で水平同期信号間隔の不連続が生じ、再
生画面が歪むスキュー歪みという現象が起る。そこで従
来 ガラス遅延線を用いて スキュージャンプの補正回路を用いて、前記歪を防止し
ていたが、近年集積回路化の進歩から電荷結合素子（CC
D）と呼ばれる半導体遅延素子が用いられ始めた。
その一例として東芝レビュー36巻８号（昭和56年）のP7
13〜716に示されているようにクロマ信号のサブキャリ
ア周波数SCの３倍即ち３SCをクロック信号として駆
動する構成が示されている。
13〜716に示されているようにクロマ信号のサブキャリ
ア周波数SCの３倍即ち３SCをクロック信号として駆
動する構成が示されている。
ここで前記３SCを得るのに一般的には第２図に示すよ
うに水晶発振子（１）を用い、発振器（２）、ローパス
フィルタ（３）及び位相検波器（４）より成る水晶発振
回路を構成する。
うに水晶発振子（１）を用い、発振器（２）、ローパス
フィルタ（３）及び位相検波器（４）より成る水晶発振
回路を構成する。
ところが水晶発振子は、温度に対して極めて安定してお
り、構成素子としては適しているが、高価でありVTRの
コストアップにつながっている。
り、構成素子としては適しているが、高価でありVTRの
コストアップにつながっている。
（ハ） 発明が解決しようとする問題点 本発明は、前記CCDを用いて遅延回路を構成する場合、
前記水晶発振子を用いることなく、発振周波数の安定し
た発振器を構成することを目的とする。
前記水晶発振子を用いることなく、発振周波数の安定し
た発振器を構成することを目的とする。
（ニ） 問題点を解決するための手段 本発明は、磁気録録再生装置（VTR）においてクロマ信
号のサブキャリア信号（3.58MHz）の発振器が具備され
ており、しかもこれは水晶発振子を用いたクリスタル発
振器で構成されているので、その発振出力が温度等に対
して安定した発振周波数であり、又第１の電圧制御発振
器はほぼ一定の周波数（350Ｈ5.5MHz、Ｈは水平
同期信号の周波数）で発振し、CCDに加えるクロックパ
ルスとして第２の電圧制御発振器の出力（周波数は３
SC10.7MHzSCはクロマ信号のサブキャリア）を加え
る構成で、前記各電圧制御発振器に流す電流比を所定値
に設定しておくことにより、前記第１の制御発振器の発
振周波数を調整すると、前記第２の電圧制御発振器の発
振周波数を３SCに設定され、位相比較器に加えられる
前記３SC信号及びSC（3.58MHz）信号によりその比
較出力を導入して前記第２の電圧制御発振器に加える。
号のサブキャリア信号（3.58MHz）の発振器が具備され
ており、しかもこれは水晶発振子を用いたクリスタル発
振器で構成されているので、その発振出力が温度等に対
して安定した発振周波数であり、又第１の電圧制御発振
器はほぼ一定の周波数（350Ｈ5.5MHz、Ｈは水平
同期信号の周波数）で発振し、CCDに加えるクロックパ
ルスとして第２の電圧制御発振器の出力（周波数は３
SC10.7MHzSCはクロマ信号のサブキャリア）を加え
る構成で、前記各電圧制御発振器に流す電流比を所定値
に設定しておくことにより、前記第１の制御発振器の発
振周波数を調整すると、前記第２の電圧制御発振器の発
振周波数を３SCに設定され、位相比較器に加えられる
前記３SC信号及びSC（3.58MHz）信号によりその比
較出力を導入して前記第２の電圧制御発振器に加える。
更に前記第１の電圧制御発振器の発振出力を基準として
所定時間内に３SC信号のパルスをカウントし、一定の
範囲から外れている場合、前記範囲に入るように前記第
２の電圧制御発振器の制御端子に制御信号を印加し、サ
イドロックを防止し、SCと３SC信号の位相ロックを
確実になし、従来の水晶発振器を削減したものである。
所定時間内に３SC信号のパルスをカウントし、一定の
範囲から外れている場合、前記範囲に入るように前記第
２の電圧制御発振器の制御端子に制御信号を印加し、サ
イドロックを防止し、SCと３SC信号の位相ロックを
確実になし、従来の水晶発振器を削減したものである。
（ホ） 作用 前述の本発明の構成から、一対の電圧制御発振器によ
り、位相比較器の基準信号として、VTRに具備されてい
るクロマ信号のサブキャリア信号を発生する電圧制御発
振器の出力（周波数はNTSC方式の場合、3.579545MHz）
を位相比較器の基準信号として利用し、３SCなる周波
数を有する電圧制御発振器で構成し得る。
り、位相比較器の基準信号として、VTRに具備されてい
るクロマ信号のサブキャリア信号を発生する電圧制御発
振器の出力（周波数はNTSC方式の場合、3.579545MHz）
を位相比較器の基準信号として利用し、３SCなる周波
数を有する電圧制御発振器で構成し得る。
（ヘ） 実施例 図面に従って本発明を説明すると、第１図は本発明の電
圧制御器を示す回路図、第３図は同発振器を説明するた
めの回路図、第４図は本発明の同発振器の一実施例を示
す回路図、第５図は本発明の同発振器を説明するための
特性波形図である。
圧制御器を示す回路図、第３図は同発振器を説明するた
めの回路図、第４図は本発明の同発振器の一実施例を示
す回路図、第５図は本発明の同発振器を説明するための
特性波形図である。
図面において、（１）は第１の電圧制御発振器（以下VC
O−１と呼ぶ）、（２）は第２の電圧制御発振器（以下V
CO−２と呼ぶ）、（３）は位相比較器、（４）（５）
（６）は電流分配回路（７）を構成する第１、第２及び
第３のトランジスタ、（８）は平滑用コンデンサ、
（９）は電流調整用可変抵抗器、（10）はサイドロック
検出回路、（11）（12）は各々350Ｈ信号及び３SC
信号用出力端子、（13）は第１の発振用コンデンサ、ト
ランジスタ（14）（15）（16）（17）（18）（19）は第
１の電圧制御発振器VCO−１（１）を構成する発振用ト
ランジスタ、（20）（21）（22）（23）（24）（25）は
同発振器（１）に定電流を供給する定電流用トランジス
タ、（26）は基準電圧発生回路、（27）（28）及び（2
9）（30）は各々第１及び第２の制御部（31）（32）を
構成する制御用トランジスタ、（33）は第２の発振用コ
ンデンサ、（34）（35）（36）（37）（38）（39）は第
２の電圧制御発振器VCO−２（２）を構成する発振用ト
ランジスタ、（40）（41）（42）（43）（44）（45）は
同発振器（２）に定電流を供給する定電流用トランジス
タ、（46）（47）は350Ｈ出力、（48）は直流電圧（V
CC）を供給する電源端子、（49）（50）は各々前記VCO
−１（１）及びVCO−２（２）の制御端子、（51）は前
記回路をIC化した際に可変抵抗器（９）が接続される外
部端子を示す。
O−１と呼ぶ）、（２）は第２の電圧制御発振器（以下V
CO−２と呼ぶ）、（３）は位相比較器、（４）（５）
（６）は電流分配回路（７）を構成する第１、第２及び
第３のトランジスタ、（８）は平滑用コンデンサ、
（９）は電流調整用可変抵抗器、（10）はサイドロック
検出回路、（11）（12）は各々350Ｈ信号及び３SC
信号用出力端子、（13）は第１の発振用コンデンサ、ト
ランジスタ（14）（15）（16）（17）（18）（19）は第
１の電圧制御発振器VCO−１（１）を構成する発振用ト
ランジスタ、（20）（21）（22）（23）（24）（25）は
同発振器（１）に定電流を供給する定電流用トランジス
タ、（26）は基準電圧発生回路、（27）（28）及び（2
9）（30）は各々第１及び第２の制御部（31）（32）を
構成する制御用トランジスタ、（33）は第２の発振用コ
ンデンサ、（34）（35）（36）（37）（38）（39）は第
２の電圧制御発振器VCO−２（２）を構成する発振用ト
ランジスタ、（40）（41）（42）（43）（44）（45）は
同発振器（２）に定電流を供給する定電流用トランジス
タ、（46）（47）は350Ｈ出力、（48）は直流電圧（V
CC）を供給する電源端子、（49）（50）は各々前記VCO
−１（１）及びVCO−２（２）の制御端子、（51）は前
記回路をIC化した際に可変抵抗器（９）が接続される外
部端子を示す。
次に電圧制御発振器について第３図を用いて説明すると
一般的に発振周波数を決定する素子として容量値Ｃを有
するコンデンサ（52）を使用し、それに流入又は流出の
電流と電圧との関係により前記発振周波数を決定する。
一般的に発振周波数を決定する素子として容量値Ｃを有
するコンデンサ（52）を使用し、それに流入又は流出の
電流と電圧との関係により前記発振周波数を決定する。
そこで直流電源端子（48）に順次スイッチ（53）、定電
流源（54）（55）、スイッチ（56）を接続し、Ａ点の電
位を検出する高レベル検出部、低レベル検出部（57）及
び制御部（58）を設け、前記スイッチ（53）がオンのと
きスイッチ（56）はオフ、又スイッチ（56）がオンのと
きスイッチ（53）がオフとなるように制御部（59）でコ
ントロールされるものとする。
流源（54）（55）、スイッチ（56）を接続し、Ａ点の電
位を検出する高レベル検出部、低レベル検出部（57）及
び制御部（58）を設け、前記スイッチ（53）がオンのと
きスイッチ（56）はオフ、又スイッチ（56）がオンのと
きスイッチ（53）がオフとなるように制御部（59）でコ
ントロールされるものとする。
例えばスイッチ（53）がオン、スイッチ（56）がオフと
すると、前記コンデンサ（52）には電荷が充電され、Ａ
の電位は定電流源（54）からの供給電流により上昇して
行く。そして高い側の閾値に到達すると、高レベル検出
部（57）が動作し、制御部（59）に検出出力が加わり、
前記スイッチ（53）がオフ、スイッチ（56）がオンにな
る。
すると、前記コンデンサ（52）には電荷が充電され、Ａ
の電位は定電流源（54）からの供給電流により上昇して
行く。そして高い側の閾値に到達すると、高レベル検出
部（57）が動作し、制御部（59）に検出出力が加わり、
前記スイッチ（53）がオフ、スイッチ（56）がオンにな
る。
すると前記スイッチ（56）のオンにより、コンデンサ
（52）の充電電荷は放電され、Ａ点の電位は下降して行
き、低い側の閾値に到達すると、最初の状態に戻り、コ
ンデンサ（52）への充電が始まる。第３図におけるシス
テムの発振周期は、 によって定まる。
（52）の充電電荷は放電され、Ａ点の電位は下降して行
き、低い側の閾値に到達すると、最初の状態に戻り、コ
ンデンサ（52）への充電が始まる。第３図におけるシス
テムの発振周期は、 によって定まる。
そこで第１図におけるVCO−１（１）とVCO−２（２）の
供給電流分配比を例えば1:2に設定すると、VCO−１
（１）を周波数Ｉに調整すると、VCO−２（２）は２
Ｉな周波数に設定される。
供給電流分配比を例えば1:2に設定すると、VCO−１
（１）を周波数Ｉに調整すると、VCO−２（２）は２
Ｉな周波数に設定される。
但し（１）式の高レベル及び低レベル閾値電圧VH及びVL
の差（VH−VL）及びＣが同一の値に設定した場合である
が、集積回路（IC）化したとき、同一IC上に同形状のコ
ンデンサ及び閾値検出回路を設けることにより、それぞ
れの値はかなり精度良く近づく。
の差（VH−VL）及びＣが同一の値に設定した場合である
が、集積回路（IC）化したとき、同一IC上に同形状のコ
ンデンサ及び閾値検出回路を設けることにより、それぞ
れの値はかなり精度良く近づく。
本システムにVCO−１（１）を350Ｈ、NTSC方式の場合
5.5MHzに調整したときにVCO−２（２）が３SC即ち10.
7Mよりも高目（例えば＋15％）になるように電流分配比
を設定し、VCO−２（２）の制御端子（50）に制御電圧
を加えて発振周波数が下がる方向のみに制御できるよう
にセットしておく。これによりサイドロック検出回路
（10）の入力周波数が所定の値よりも高くなることはな
く、その動作も確実となる。
5.5MHzに調整したときにVCO−２（２）が３SC即ち10.
7Mよりも高目（例えば＋15％）になるように電流分配比
を設定し、VCO−２（２）の制御端子（50）に制御電圧
を加えて発振周波数が下がる方向のみに制御できるよう
にセットしておく。これによりサイドロック検出回路
（10）の入力周波数が所定の値よりも高くなることはな
く、その動作も確実となる。
第１図において、サイドロック検出回路（10）は、350
Ｈを基準とした信号で、所定時間内に３SC信号（整
形後のパルス信号）のパルス数をカウントし、一定の範
囲（例えば9.3MHz〜12.1MHz）以外であればサイドロッ
ク検波出力信号が前期サイドロック検出回路（10）から
現われ、VCO−２（２）の制御端子（50）に制御信号と
して加わる。この制御信号として例えばVCO−２（２）
の出力（３SC）信号の周波数が前記12.1MHzより高い
場合は“H"レベル、一方9.3MHzより低い場合は“L"レベ
ルの出力が端子（50）に加わり、VCO−２（２）の発振
周波数は前記範囲内に入る。
Ｈを基準とした信号で、所定時間内に３SC信号（整
形後のパルス信号）のパルス数をカウントし、一定の範
囲（例えば9.3MHz〜12.1MHz）以外であればサイドロッ
ク検波出力信号が前期サイドロック検出回路（10）から
現われ、VCO−２（２）の制御端子（50）に制御信号と
して加わる。この制御信号として例えばVCO−２（２）
の出力（３SC）信号の周波数が前記12.1MHzより高い
場合は“H"レベル、一方9.3MHzより低い場合は“L"レベ
ルの出力が端子（50）に加わり、VCO−２（２）の発振
周波数は前記範囲内に入る。
一方前記範囲に３SC信号が入った場合、位相比較器
（３）はロックすることになり、所定の３SC信号がVC
O−２（２）の出力端子（60）（61）に現われる。
（３）はロックすることになり、所定の３SC信号がVC
O−２（２）の出力端子（60）（61）に現われる。
次に第４図は第１図の具体的な一実施例で、VCO−１
（１）は350Ｈの周波数にて発振するよう構成され、
端子（49）には制御信号として記録時及び再生時におい
て、所定の電圧を印加し、制御部（31）のトランジスタ
（28）のベースをコントロールする。発振部（62）の各
トランジスタのエミッタ側には定電流トランジスタ（2
0）（21）（22）（23）（24）（25）が接続されてお
り、一定のエミッタ電流を流す。
（１）は350Ｈの周波数にて発振するよう構成され、
端子（49）には制御信号として記録時及び再生時におい
て、所定の電圧を印加し、制御部（31）のトランジスタ
（28）のベースをコントロールする。発振部（62）の各
トランジスタのエミッタ側には定電流トランジスタ（2
0）（21）（22）（23）（24）（25）が接続されてお
り、一定のエミッタ電流を流す。
ここで発振部（62）のトランジスタ（15）（16）のベー
スは基準電圧発生源（26）により得た電圧を分圧回路
（63）の抵抗（64）（65）（66）によって電圧V0を分割
した電圧V1が供給され、前記制御部（31）のトランジス
タ（27）へは電流分配回路（７）のトランジスタ（４）
から所定の電流（I1）を供給する。
スは基準電圧発生源（26）により得た電圧を分圧回路
（63）の抵抗（64）（65）（66）によって電圧V0を分割
した電圧V1が供給され、前記制御部（31）のトランジス
タ（27）へは電流分配回路（７）のトランジスタ（４）
から所定の電流（I1）を供給する。
このとき電流分配回路（７）に流れる電流は可変抵抗器
（９）によりレベル調整される。
（９）によりレベル調整される。
一方VCO−２（２）は、発振部（67）の各トランジスタ
に定電流トランジスタ（40）（41）（42）（43）（44）
（45）により、一定の電流を流し、トランジスタ（35）
（36）のベースには前記基準電圧発生源（26）の電圧V0
を分割した電圧（V2）を供給し、制御部（32）のトラン
ジタ（29）のベースには端子（50）を介して位相比較器
の出力とサイドロック検出回路を加算した電圧が加わ
る。
に定電流トランジスタ（40）（41）（42）（43）（44）
（45）により、一定の電流を流し、トランジスタ（35）
（36）のベースには前記基準電圧発生源（26）の電圧V0
を分割した電圧（V2）を供給し、制御部（32）のトラン
ジタ（29）のベースには端子（50）を介して位相比較器
の出力とサイドロック検出回路を加算した電圧が加わ
る。
ここで前述した様に一定の周波数範囲外では、例えば9.
3MHz以下では“H"レベル、12.1MHzを越えると“L"レベ
ルなる制御信号がサイドロック検出回路（10）から現わ
れ、これが前記トランジスタ（29）のベースに加わり、
端子（50）が“H"レベル時はトランジスタ（29）はカッ
トオフとなり、電源分配部（７）からのコレクタ電流は
トランジスタ（30）を介して全て定電流トランジスタ
（30）のベースに流れ込み、端子（50）が“L"レベル時
トランジスタ（29）がオンとなって、トランジスタ（3
0）のコレクタ電流は最小となる。このときを発振部（6
7）は、発振コンデンサ（33）の充放電に伴ってフリー
ランを行う。そのときは前記電流分配回路（７）におけ
る電流比をトランジスタ（４）と（５）（６）で定め、
例えば1:2に設定すると、VCO−２（２）の発振周波数は
VCO−２の２倍になる。前述とは異なり、前記周波数範
囲に入った場合は、前記サイドロック検出回路（26）の
出力はゼロとなり、制御端子（50）には位相比較器
（３）からの出力が加わり、基準信号の周波数SCに基
ずいてVCO−２（２）は３SCロックされる。
3MHz以下では“H"レベル、12.1MHzを越えると“L"レベ
ルなる制御信号がサイドロック検出回路（10）から現わ
れ、これが前記トランジスタ（29）のベースに加わり、
端子（50）が“H"レベル時はトランジスタ（29）はカッ
トオフとなり、電源分配部（７）からのコレクタ電流は
トランジスタ（30）を介して全て定電流トランジスタ
（30）のベースに流れ込み、端子（50）が“L"レベル時
トランジスタ（29）がオンとなって、トランジスタ（3
0）のコレクタ電流は最小となる。このときを発振部（6
7）は、発振コンデンサ（33）の充放電に伴ってフリー
ランを行う。そのときは前記電流分配回路（７）におけ
る電流比をトランジスタ（４）と（５）（６）で定め、
例えば1:2に設定すると、VCO−２（２）の発振周波数は
VCO−２の２倍になる。前述とは異なり、前記周波数範
囲に入った場合は、前記サイドロック検出回路（26）の
出力はゼロとなり、制御端子（50）には位相比較器
（３）からの出力が加わり、基準信号の周波数SCに基
ずいてVCO−２（２）は３SCロックされる。
第５図（イ）はVCO−１（１）の制御電圧対発振周波数
（350Ｈ）特性を示しVCC／２を中心値5.5MHzに設定し
た例で、同図（ロ）はVCO−２（２）の制御電圧対発振
周波数（３SC）特性を示し、VCC／２を越えると12.1M
Hzに一定になる例である。
（350Ｈ）特性を示しVCC／２を中心値5.5MHzに設定し
た例で、同図（ロ）はVCO−２（２）の制御電圧対発振
周波数（３SC）特性を示し、VCC／２を越えると12.1M
Hzに一定になる例である。
（ト） 発明の効果 本発明の周波数安定化発振器によれば、従来の様に水晶
発振子を用いる必要がなく、従って回路構成上コストダ
ウンが図れ、本発明はCCD遅延素子を用いたVTRに寄与す
ること極めて大である。
発振子を用いる必要がなく、従って回路構成上コストダ
ウンが図れ、本発明はCCD遅延素子を用いたVTRに寄与す
ること極めて大である。
第１図は本発明の周波数安定化発振器の基本回路図、第
２図は従来の水晶発振器を用いた発振回路の回路図、第
３図は第１図の要部説明回路図、第４図は本発明の一実
施例を示す回路図、第５図は本発明の説明特性図を示
す。 主な図番の説明 （１）……第１の電圧制御発振器（VCO−１）、（２）
……第２の電圧制御発振器（VCO−２）、（３）……位
相比較器、（７）……電流分配回路、（10）……サイド
ロック検出回路、（49）（50）……制御端子。
２図は従来の水晶発振器を用いた発振回路の回路図、第
３図は第１図の要部説明回路図、第４図は本発明の一実
施例を示す回路図、第５図は本発明の説明特性図を示
す。 主な図番の説明 （１）……第１の電圧制御発振器（VCO−１）、（２）
……第２の電圧制御発振器（VCO−２）、（３）……位
相比較器、（７）……電流分配回路、（10）……サイド
ロック検出回路、（49）（50）……制御端子。
Claims (1)
- 【請求項１】スキュー歪補償用CCDのクロック信号とし
てテレビジョン信号のサブキャリア周波数fSCの３倍で
ある3fSCの周波数信号を発生する周波数安定化発振器で
あって、水平同期信号の周波数fHのｎ倍であるnfHを発
振周波数とした第１の電圧制御発振器と、周波数3fSCを
発振周波数とし前記第１の電圧制御発振器と等しい構成
を有する第２の電圧制御発振器と、前記第１の電圧制御
発振器の発振周波数設定用の可変抵抗と、該可変抵抗の
出力電圧を電流に変換し該電流を所定の比で前記第１及
び第２の電圧制御発振器に供給する電流分配回路と、前
記第１の電圧制御発振器のnfHの発振周波数信号に基づ
いて第２の電圧制御発振器の周波数3fSCの発振周波数信
号をカウントし前記周波数3fSCの発振周波数信号の周波
数が所定範囲内にあるかないかの判別信号を前記第２の
電圧制御発振器の周波数制御端子に印加するサイドロッ
ク検出回路と、テレビジョン信号のサブキャリア周波数
で発振する電圧制御発振器の出力信号と前記第２の電圧
制御発振器の周波数3fSCの発振周波数信号との位相比較
を行ないその誤差電圧を前記第２の電圧制御発振器の周
波数制御端子に印加する位相比較器とを備え、前記第２
の電圧制御発振器から周波数3fSCの発振周波数信号を得
るようにしたことを特徴とする周波数安定化発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196413A JPH0669231B2 (ja) | 1984-09-19 | 1984-09-19 | 周波数安定化発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196413A JPH0669231B2 (ja) | 1984-09-19 | 1984-09-19 | 周波数安定化発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6173495A JPS6173495A (ja) | 1986-04-15 |
| JPH0669231B2 true JPH0669231B2 (ja) | 1994-08-31 |
Family
ID=16357441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196413A Expired - Lifetime JPH0669231B2 (ja) | 1984-09-19 | 1984-09-19 | 周波数安定化発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669231B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651700A (en) * | 1979-10-02 | 1981-05-09 | Sumitomo Electric Industries | Electron beam irradiation device |
| JPS5676636A (en) * | 1979-11-29 | 1981-06-24 | Sony Corp | Variable oscillation circuit |
-
1984
- 1984-09-19 JP JP59196413A patent/JPH0669231B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651700A (en) * | 1979-10-02 | 1981-05-09 | Sumitomo Electric Industries | Electron beam irradiation device |
| JPS5676636A (en) * | 1979-11-29 | 1981-06-24 | Sony Corp | Variable oscillation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6173495A (ja) | 1986-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922141A (en) | Phase-locked loop delay line | |
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| EP0647933A1 (en) | Dot clock generator for liquid crystal display device | |
| KR100308601B1 (ko) | 교호 주기에서 에러를 측정 및 보정하는 위상 동기 루프 | |
| JP2978856B2 (ja) | 水平走査パルス信号制御回路 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JPH0669231B2 (ja) | 周波数安定化発振器 | |
| USRE34317E (en) | Variable frequency oscillator | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JPS6076813A (ja) | Ｐｌｌ回路 | |
| JP3278625B2 (ja) | 水平発振周波数の自動調整回路 | |
| JP3277432B2 (ja) | フェイズ・ロックド・ループ回路 | |
| JP3276718B2 (ja) | マイクロコンピュータ | |
| EP0140567A2 (en) | Apparatus for controlling the frequency of a voltage controlled oscillator | |
| KR910008999Y1 (ko) | Pll을 이용한 모드 판별회로 | |
| JP3299367B2 (ja) | パルス発生回路 | |
| JP3459444B2 (ja) | 水平位置補正回路 | |
| JPH0575224B2 (ja) | ||
| JPS6135075A (ja) | ミラ−積分型垂直偏向回路 | |
| JPS6139785A (ja) | 位相同期ル−プ回路 | |
| JPS63212285A (ja) | 発振回路 | |
| JPH06164379A (ja) | デューティ比固定ｐｌｌ発振回路 | |
| JPH0758633A (ja) | Ｐｌｌ回路 |