JPH0660637A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】生産期間を短縮しかつ生産管理を容易にしてコ
ストの低減をはかり、また製造工程上，完成品上の融通
性を高める。 【構成】メモリセルアレイ部１，アドレスバッファ回路
２，アドレス選択回路３，データ入出力回路４及び制御
回路７に、各モードと対応した構成要素を設ける。これ
ら構成要素を選択されたモードに適合させるように選
択，設定，制御するモード選択回路５及びモード切換制
御回路６を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体記憶装置に関し、
特に複数種類の中から選ばれたデータ入出力構成，機
能，パッケージ形態等を有する半導体記憶装置に関す
る。

【０００２】

【従来の技術】従来の半導体記憶装置は、大容量化及び
多機能化に伴ない、設計工程の簡略化を図るために、同
一チップにおいてデータ入出力ピン数の異なるものや、
機能の異なるものを共通に設計しておき、製造工程にお
いて、メタルオプションやボンディングオプション等に
よってこれらを選択して細分化し、それぞれの固有の機
能を備えた製品を製造していた。

【０００３】例えば、４ＭビットＤＲＡＭを例にとる
と、 （１）データ入出力ビット構成として、１ビット，４ビ
ットの２種類 （２）第１の機能として、フラッシュライト・ページモ
ード，スタティックカラムモード，ニブルモードのうち
３種類 （３）第２の機能として、ライトパービット・モードの
使用，不使用の２種類 （４）パッケージ形態としてＳＯＪ，ＺＩＰの２種類 などがあり、これらを設計段階から製造工程のアルミオ
プション，ボンディングオプション等によって必要なも
のを順次選択，細分化して、それぞれの製品に組み上げ
ると、２４種類の製品ができ上る。

【０００４】

【発明が解決しようとする課題】この従来の半導体記憶
装置では、異なる機能を持った半導体記憶装置を製作す
る場合、必要な機能と対応して製造工程の細分化を行わ
なければならないため、製造に要する期間が長くなり、
またその管理が煩雑になり、コストが増大するという問
題点があった。また、製造工程において、メタルオプシ
ョンやボンディングオプションを利用して機能ごとに細
分化を行う方法では、需要の変化に応じたきめ細かい製
造ができずまた完成品の機能等も固定されるため融通性
が悪いという問題点があった。

【０００５】本発明の目的は、生産期間を短縮しかつ生
産管理を容易にしてコストを低減することができ、しか
も製造工程上また完成品において融通性の高い半導体記
憶装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明の半導体記憶装置
は、複数のメモリセルを備え制御信号及びモード切換制
御信号に従って選択された前記メモリセルから記憶デー
タを読出しこの選択されたメモリセルに伝達されたデー
タを書込み記憶するメモリセルアレイ部と、前記制御信
号及びモード切換制御信号に従ってアドレスビット構
成，信号発生タイミングを含む諸設定を行いアドレス選
択信号を発生し前記メモリセルアレイ部のメモリセルを
選択するアドレスバッファ回路及びアドレス選択回路
と、前記制御信号及びモード切換制御信号に従ってデー
タ入出力ビット構成を含む諸設定を行い前記メモリセル
アレイ部へのデータの伝達及びこのメモリセルアレイ部
から読出されたデータの外部への出力を行うデータ入出
力回路と、プログラム素子を備えこのプログラム素子を
プログラムして複数のモードのうちの所定のモードを選
択するモード選択回路と、このモード選択回路により選
択されたモードと対応した前記モード切換制御信号を発
生するモード切換制御と、前記モード切換制御信号と対
応した前記制御信号を発生する制御回路とを有してい
る。

【０００７】また、モード選択回路のプログラム素子
が、消去不可能なＲＯＭ及び消去可能再書込み可能なＲ
ＯＭのうちの何れか一方で形成される。

【０００８】

【実施例】次に本発明の実施例について図面を参照して
説明する。

【０００９】図１は本発明の一実施例を示すブロック図
である。

【００１０】この実施例は、複数のメモリセルを備え制
御信号ＣＮＴ及びモード切換制御信号ＭＳＷに従って選
択された前記メモリセルから記憶データを読出しこの選
択されたメモリセルに伝達されたデータを書込み記憶す
るメモリセルアレイ部１と、制御信号ＣＮＴ及びモード
切換制御信号ＭＳＷに従ってアドレスビット構成，信号
発生タイミングを含む諸設定を行いアドレス選択信号を
発生しメモリセルアレイ部１のメモリセルを選択するア
ドレスバッファ回路２及びアドレス選択回路３と、制御
信号ＣＮＴ及びモード切換制御信号ＭＳＷに従ってデー
タ入出力ビット構成を含む諸設定を行いメモリセルアレ
イ部１へのデータの伝達及びこのメモリセル部１から読
出されたデータの外部への出力を行うデータ入出力回路
４と、プログラム素子を備えこのプログラム素子をプロ
グラムして外部からのモード選択制御信号ＭＳＣにより
複数のモードのうちの所定のモードを選択してモード信
号ＭＳＧを出力するモード選択回路５と、このモード選
択回路５からのモード信号ＭＳＧと対応したモード切換
制御信号ＭＳＷを発生するモード切換制御回路６と、モ
ード切換制御信号ＭＳＷと対応した制御信号ＣＮＴを発
生する制御回路７とを有する構成となっている。

【００１１】メモリセルアレイ部１，アドレスバッファ
回路２，アドレス選択回路３，データ入出力回路４及び
制御回路７は、従来の技術の項で説明した４ＭビットＤ
ＲＡＭに必要な、各種のデータ入出力ビット構成、第
１，第２の機能、パッケージ形態の構成要素を備えてお
り、これら構成要素は、モード切換制御信号ＭＳＷによ
って制御され、そのモード切換制御信号ＭＳＷのもつモ
ードに適合した構成に設定される。このモードの選択
は、外部から端子ＴＭ３を介して入力されるモード選択
制御信号ＭＳＣによって行なわれる。

【００１２】従って、従来のように製造工程において、
メタルオプションやボンディングオプションにより選
択，細分化する必要がなく、製品完成後自由に選択でき
る。従って生産期間が短縮され、かつ生産管理が容易と
なり、コストの低減をはかることができ、しかも１種類
を製造すればよいので、製造工程上及び完成品の融通性
は極めて高い。

【００１３】なお、モード選択回路５のプログラム素子
としては、消去不可能なＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐ
ｒｏｇｒａｍａｂｌｅ）ＲＯＭを使用して誤消去を防止
するようにしてもよいし、消去可能，再書込み可能なＥ
ＥＰＲＯＭを使用してユーザーにおける使用上の自由度
を高めるようにしてもよい。

【００１４】

【発明の効果】以上説明したように本発明は、各部に複
数のモードと対応する構成要素を設けておき、これら構
成要素を、モード選択制御信号により選択されたモード
に適合させて選択設定し制御する構成とすることによ
り、従来のように製造工程におけるメタルオプションや
ボンディングオプションによる選択，細分化する必要が
なく、１種類のみ製造すればよいので、生産期間を短縮
しかつ生産管理が容易となりコストの低減をはかること
ができ、しかも製造工程上や完成品においても融通性を
高めることができる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【符号の説明】

１ メモリセルアレイ部 ２ アドレスバッファ回路 ３ アドレス選択回路 ４ データ入出力回路 ５ モード選択回路 ６ モード切換制御回路 ７ 制御回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のメモリセルを備え制御信号及びモ
   ード切換制御信号に従って選択された前記メモリセルか
   ら記憶データを読出しこの選択されたメモリセルに伝達
   されたデータを書込み記憶するメモリセルアレイ部と、
   前記制御信号及びモード切換制御信号に従ってアドレス
   ビット構成，信号発生タイミングを含む諸設定を行いア
   ドレス選択信号を発生し前記メモリセルアレイ部のメモ
   リセルを選択するアドレスバッファ回路及びアドレス選
   択回路と、前記制御信号及びモード切換制御信号に従っ
   てデータ入出力ビット構成を含む諸設定を行い前記メモ
   リセルアレイ部へのデータの伝達及びこのメモリセルア
   レイ部から読出されたデータの外部への出力を行うデー
   タ入出力回路と、プログラム素子を備えこのプログラム
   素子をプログラムして複数のモードのうちの所定のモー
   ドを選択するモード選択回路と、このモード選択回路に
   より選択されたモードと対応した前記モード切換制御信
   号を発生するモード切換制御と、前記モード切換制御信
   号と対応した前記制御信号を発生する制御回路とを有す
   ることを特徴とする半導体記憶装置。
2. 【請求項２】 モード選択回路のプログラム素子が、消
   去不可能なＲＯＭ及び消去可能再書込み可能なＲＯＭの
   うちの何れか一方で形成された請求項１記載の半導体記
   憶装置。