JPH0660156U - プリント基板 - Google Patents

プリント基板

Info

Publication number
JPH0660156U
JPH0660156U JP146493U JP146493U JPH0660156U JP H0660156 U JPH0660156 U JP H0660156U JP 146493 U JP146493 U JP 146493U JP 146493 U JP146493 U JP 146493U JP H0660156 U JPH0660156 U JP H0660156U
Authority
JP
Japan
Prior art keywords
mounting
recess
substrate
bare chip
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP146493U
Other languages
English (en)
Other versions
JP2596750Y2 (ja
Inventor
健 笠原
茂成 高見
智広 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP146493U priority Critical patent/JP2596750Y2/ja
Publication of JPH0660156U publication Critical patent/JPH0660156U/ja
Application granted granted Critical
Publication of JP2596750Y2 publication Critical patent/JP2596750Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 射出成形プリント基板上に実装するLED等
の表示素子の実装高さを調整できるようにし、かつ機器
の小型化を図る。 【構成】 射出成形プリント基板を、射出成形により形
成される基板6と、その基板6上に一体に設けられた凸
状の実装台6aと、その実装台6a上面に設けられ表面
実装用LEDブロック等の表示素子を実装する凹部6d
と、その凹部6d内に少なくとも1つ設けられたベアチ
ップ実装用凹部6eと、前記実装台6aの側面に前記実
装台6aと一体に少なくとも1つ設けられ前記基板6表
面から前記実装台6aの上面に達する勾配略60度以下
の斜面6cを少なくとも1つ有する傾斜部6bと、前記
表示素子との接続用に前記ベアチップ実装用凹部6e底
面から前記斜面6cを経由して前記基板6表面まで少な
くとも2つ設けられた接続用導体パターン3a,3bよ
り構成する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、LED等の表示素子を実装するプリント基板の構造に関するもので ある。
【0002】
【従来の技術】
図5に基づきLED実装の従来例を説明する。図5(a)はプリント基板上に 表面実装用のLEDブロックを実装した一例を示すもので、図中、1はプリント 基板、2はLEDブロック、3は導体パターンである。
【0003】 LEDブロック2とは、図に示すようにセラミックス等の基板上に端子を形成 し、LEDチップの実装、ワイヤーボンディング、樹脂封止を行ったものである 。このLEDブロック2による実装方法では実装密度は高くなるが、LEDブロ ック2の実装高さを調整できなかった。
【0004】 図5(b)は異なる従来例を示すもので、リード線付LEDを表面実装した一 例である。図中、4はリード線付LED、5はLED支持台である。図5(a) の従来例と同等構成については同符号を付すこととする。この実装方法では、リ ード線付LED4の実装高さは、LED支持台5の高さを変えれば調節できるが リード線及び封止樹脂部分の占有スペースが大きいため実装密度が低く、また、 リード線をフォーミングする必要があった。
【0005】
【考案が解決しようとする課題】
上記のように、従来のプリント基板にLEDを実装する場合、表面実装用LE Dブロックでは実装密度が上がるが実装高さが調整できないという問題点があり 、リード線付LEDでは実装密度が上がらず、リード線のフォーミングも必要で あった。
【0006】 本考案は、上記問題点に鑑みなされたもので、その目的とするところは、射出 成形プリント基板上に実装するLED等の表示素子の実装高さを調整でき、かつ 実装密度を上げることによって機器の小型化を図れるプリント基板の構造を提供 することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するため本考案は、プリント基板を、射出成形により形成され る基板と、その基板上に一体に設けられた凸状の実装台と、その実装台上面に設 けられ表面実装用LEDブロック等の表示素子を実装する凹部と、前記凹部内に 少なくとも1つ設けられたベアチップ実装用凹部と、前記実装台の側面に前記実 装台と一体に少なくとも1つ設けられ前記基板表面から前記実装台の上面に達す る勾配略60度以下の斜面を少なくとも1つ有する傾斜部と、前記表示素子との 接続用に前記ベアチップ実装用凹部底面から前記斜面を経由して前記基板表面ま で少なくとも2つ設けられた接続用導体パターンより構成したことを特徴とする ものである。
【0008】 異なる手段として、請求項1記載の接続用導体パターンに変えて、ベアチップ 実装用凹部の底面に少なくとも1つ、その端部がそれぞれ斜面を経由して基板表 面まで達する帯状の絶縁帯を設け、この絶縁帯以外の実装台及び傾斜部の表面に 基板上の導体パターンと接続される接続用導体パターンを形成したことを特徴と するものである。
【0009】 また異なる手段として、プリント基板を、射出成形により形成される基板と、 その基板上に設けられ表面実装用LEDブロック等の表示素子を実装する凹部と 、その凹部内に設けられたベアチップ封止用凹部と、そのベアチップ封止用凹部 内に少なくとも1つ設けられたベアチップ実装用凹部と、前記凹部の側面に少な くとも1つ設けられた、前記凹部底面から前記基板表面に達する勾配略60度以 下の斜面を少なくとも1つ有する傾斜部と、前記表示素子との接続用に前記ベア チップ実装用凹部底面から斜面を経由して前記基板表面まで少なくとも2つ設け られた接続用導体パターンより構成したことを特徴とするものである。
【0010】 さらに異なる手段として、請求項3記載の接続用導体パターンに変えて、ベア チップ実装用凹部底面に少なくとも1つ、その端部がそれぞれ斜面を経由して基 板表面まで達する帯状の絶縁帯を設け、この絶縁帯以外の凹部内の面に前記基板 上の導体パターンと接続される接続用導体パターンを形成したことを特徴とする ものである。
【0011】
【作用】
本考案の基板上に設けた実装台によってLED等の表示素子は所望の高さに実 装され、接続用導体パターンによって表示素子は射出成形プリント基板上の導体 パターンに接続される。
【0012】 また、基板上に設けた実装用凹部によってLED等の表示素子は所望の実装高 さに固定され、接続用導体パターンによって表示素子は射出成形プリント基板上 の導体パターンに接続される。
【0013】
【実施例】
図1は本考案のプリント基板を用いてLEDのベアチップを実装した一例を示 すものである。本考案では射出成形により形成された基板を用い、それと一体に 後述する実装台等を設けると共に、垂直露光技術を利用して基板上に導体パター ンを形成して構成するもので、所謂射出成形プリント基板の構造に関するもので ある。
【0014】 射出成形プリント基板は射出成形部品表面に導体パターンを形成した基板で、 その基板はケース等の部品を兼ねるため機器の小型化、部品点数及び組立工数の 削減が図れるという特徴を有するものである。ただし、射出成形プリント基板の 場合、ケース等の部品を兼ねるために貫通穴を設けられないことが多く、部品実 装は表面実装に限定されていた。
【0015】 図1で、6は射出成形により形成された基板、6aは基板上に一体に形成され た凸状の実装台であって、この実施例では外形は略直方体状であり、その両側面 には、側面より見て台形状の傾斜部6bが形成され、その傾斜部6bの斜面6c の勾配は約60度である。6dは実装台6a上面に形成された、表面実装用LE Dブロック等の表示素子を実装する凹部、6eは凹部6d内に形成されたベアチ ップ実装用凹部、3a及び3bはベアチップ実装用凹部6eの底面から斜面6c を経由して基板6表面まで形成された接続用導体パターン、7はLEDのベアチ ップ、8はボンディングワイヤーである。
【0016】 実装は、ベアチップ7をベアチップ実装用凹部6eにダイボンドペースト等を 介して固定した後、ボンディングワイヤー8によりベアチップ7と接続用導体パ ターン3bを接続し、凹部6d内を樹脂封止して行われる。図1では樹脂を省略 している。このように構成することにより、LEDは所望の高さに実装され基板 1上の導体パターン3と接続される。
【0017】 尚、本実施例では、斜面6cの勾配は60度であるが、本考案はこれに限定さ れるものではなく、略60度以下であればよい。斜面6cの勾配を略60度以下 としたのは、垂直露光技術を利用した導体パターン形成法の制限により略60度 以下でなければ、斜面上の導体パターンの形成を制御できないためである。
【0018】 図1に示した例はLEDのベアチップを実装したものであったが、実装台6a の上面に表面実装用LEDブロックを実装することもできる。また、表示素子に 限らず表面実装用の機構部品や半導体センサーのベアチップを実装してもよい。
【0019】 異なる手段として、導体パターンを設けない箇所をマスクして、それ以外の箇 所に接続用導体パターンを形成した場合、プリント基板は、例えば図2に示すよ うになる。図中、9は導体パターンを設けない絶縁帯、実装台6a及び傾斜部6 b表面の3c及び3dは接続用導体パターンである。尚、図1に示した例と同等 構成については同符号を付している。また図2より、ベアチップ7やボンディン グワイヤー8や封止材料は省略する。
【0020】 実装台6a及び傾斜部6b表面にて、絶縁帯9以外は全てその表面に接続用導 体パターンが形成される。実装台6a及び傾斜部6b表面の導体パターンは、絶 縁帯9により2つの導体パターン3c及び3dに分けられた状態となっており、 ベアチップ7は、この導体パターン3c及び3dにより基板1上の導体パターン 3と接続されている。
【0021】 斜面の勾配が略60度以下でなければ、斜面上の導体パターンの形成を制御で きないため、絶縁帯9を設ける斜面の勾配も略60度以下でなければならない。 斜面の勾配が60度を越えた場合、斜面全面に導体パターンが形成されてしまい 絶縁帯を設けられなくなるからである。
【0022】 図3は異なる実施例を示すもので、6dは射出成形により形成された基板6上 に設けた上面視略長方形状の凹部であり、その凹部6d内の側面には側面視略三 角形状の傾斜部6bが形成されている。その傾斜部6bの斜面は勾配略60度以 下になるように形成されている。さらに、凹部6d底面には、LEDベアチップ を樹脂封止するためのベアチップ封止用凹部6fが形成され、そのベアチップ封 止用凹部6f内には、ベアチップ実装用凹部6eが形成されている。また、凹部 6d内には、ベアチップ実装用凹部6e底面から斜面6cを経由して基板6表面 まで接続用導体パターン3aが形成されていると共に、ベアチップ封止用凹部6 f底面から斜面6cを経由して基板6表面まで接続用導体パターン3bが形成さ れている。
【0023】 図3に示した例で、導体パターンの形成方法を変えた場合の例を図4に示す。 図中、3e及び3fは凹部6d内に形成された導体パターンで、凹部6d内では 絶縁帯9により絶縁されている。10は凹部6dに被せる平面視略長方形状のカ バーで、中央には貫通した窓が、また、上部長辺側側面には、基板に突き当てる 鍔が形成されている、11はカバー10中央の貫通した窓の部分に組み込むレン ズである。その他の構成は図3に示した例と同様であるので同等構成については 同符号を付すこととする。ベアチップ7は、この接続用導体パターン3e及び3 fを通じて基板1上の導体パターン3と接続されている。図3及び図4の実施例 でベアチップを実装する場合は、カバー10を凹部6dに嵌合させて、また、必 要に応じて表示マーク等をつけたレンズ11をカバー10の貫通した窓に取り付 けて数々の表示機能を持たせることもできる。
【0024】
【考案の効果】
以上のように、本考案のプリント基板は、基板を射出成形により形成し、その 基板上に傾斜部を伴った実装台や凹部を一体に設けたので、LED等の表示素子 を所望の高さに実装することができる。また、LEDベアチップや表面実装用L EDブロックが実装できるため、実装密度を高めることができ機器の小型化が図 れるという効果を奏する。
【図面の簡単な説明】
【図1】本考案の一実施例を示す斜視図である。
【図2】本考案の異なる実施例を示す斜視図である。
【図3】本考案の異なる実施例を示す斜視図である。
【図4】本考案の異なる実施例を示す斜視図である。
【図5】従来の例を示す斜視図である。
【符号の説明】
1 プリント基板 2 LEDブロック 3 導体パターン 3a,3b,3c,3d,3e,3f 接続用導体パタ
ーン 4 リード線付LED 5 LED支持台 6 基板 6a 実装台 6b 傾斜部 6c 斜面 6d 凹部 6e ベアチップ実装用凹部 6f ベアチップ封止用凹部 7 ベアチップ 8 ボンディングワイヤー 9 絶縁帯 10 カバー 11 レンズ

Claims (4)

    【実用新案登録請求の範囲】
  1. 【請求項1】 射出成形により形成される基板と、その
    基板上に一体に設けられた凸状の実装台と、その実装台
    上面に設けられ表面実装用LEDブロック等の表示素子
    を実装する凹部と、その凹部内に少なくとも1つ設けら
    れたベアチップ実装用凹部と、前記実装台の側面に前記
    実装台と一体に少なくとも1つ設けられ前記基板表面か
    ら前記実装台の上面に達する勾配略60度以下の斜面を
    少なくとも1つ有する傾斜部と、前記表示素子との接続
    用に前記ベアチップ実装用凹部底面から前記斜面を経由
    して前記基板表面まで少なくとも2つ設けられた接続用
    導体パターンより構成されるプリント基板。
  2. 【請求項2】 請求項1記載の接続用導体パターンに変
    えて、ベアチップ実装用凹部の底面に少なくとも1つ、
    その端部がそれぞれ斜面を経由して基板表面まで達する
    帯状の絶縁帯を設け、この絶縁帯以外の実装台及び傾斜
    部の表面に基板上の導体パターンと接続される接続用導
    体パターンを形成したことを特徴とする請求項1記載の
    プリント基板。
  3. 【請求項3】 射出成形により形成される基板と、その
    基板上に設けられ表面実装用LEDブロック等の表示素
    子を実装する凹部と、その凹部内に設けられたベアチッ
    プ封止用凹部と、そのベアチップ封止用凹部内に少なく
    とも1つ設けられたベアチップ実装用凹部と、前記凹部
    の側面に少なくとも1つ設けられた、前記凹部底面から
    前記基板表面に達する勾配略60度以下の斜面を少なく
    とも1つ有する傾斜部と、前記表示素子との接続用に前
    記ベアチップ実装用凹部底面から斜面を経由して前記基
    板表面まで少なくとも2つ設けられた接続用導体パター
    ンより構成されるプリント基板。
  4. 【請求項4】 請求項3記載の接続用導体パターンに変
    えて、ベアチップ実装用凹部底面に少なくとも1つ、そ
    の端部がそれぞれ斜面を経由して基板表面まで達する帯
    状の絶縁帯を設け、この絶縁帯以外の凹部内の面に前記
    基板上の導体パターンと接続される接続用導体パターン
    を形成したことを特徴とする請求項3記載のプリント基
    板。
JP146493U 1993-01-25 1993-01-25 プリント基板 Expired - Fee Related JP2596750Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP146493U JP2596750Y2 (ja) 1993-01-25 1993-01-25 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP146493U JP2596750Y2 (ja) 1993-01-25 1993-01-25 プリント基板

Publications (2)

Publication Number Publication Date
JPH0660156U true JPH0660156U (ja) 1994-08-19
JP2596750Y2 JP2596750Y2 (ja) 1999-06-21

Family

ID=11502190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP146493U Expired - Fee Related JP2596750Y2 (ja) 1993-01-25 1993-01-25 プリント基板

Country Status (1)

Country Link
JP (1) JP2596750Y2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324398A (ja) * 2005-05-18 2006-11-30 Ngk Spark Plug Co Ltd 配線基板
JP2012134397A (ja) * 2010-12-22 2012-07-12 Seiko Instruments Inc 光学デバイスモジュール
JP2012182309A (ja) * 2011-03-01 2012-09-20 Seiko Instruments Inc 光学デバイス
JP2012191016A (ja) * 2011-03-10 2012-10-04 Seiko Instruments Inc 光学デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324398A (ja) * 2005-05-18 2006-11-30 Ngk Spark Plug Co Ltd 配線基板
JP2012134397A (ja) * 2010-12-22 2012-07-12 Seiko Instruments Inc 光学デバイスモジュール
JP2012182309A (ja) * 2011-03-01 2012-09-20 Seiko Instruments Inc 光学デバイス
JP2012191016A (ja) * 2011-03-10 2012-10-04 Seiko Instruments Inc 光学デバイス

Also Published As

Publication number Publication date
JP2596750Y2 (ja) 1999-06-21

Similar Documents

Publication Publication Date Title
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
KR980006193A (ko) 열적 개량된 플립 칩 패키지 및 그 제조 방법
JPH05251613A (ja) 半導体パッケージ
JPH1145958A (ja) 表面実装部品及びその製造方法
US20020191382A1 (en) Surface-mount device and method for manufacturing the surface-mount device
JP2914097B2 (ja) 射出成形プリント基板
JPH03108744A (ja) 樹脂封止型半導体装置
JPH0660156U (ja) プリント基板
KR100246312B1 (ko) 반도체 패키지의 제조방법
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR100706505B1 (ko) 반도체 패키지
JPH03289162A (ja) 面実装型電子部品
JPH03177055A (ja) 半導体素子搭載用基体
JP2805471B2 (ja) 面実装型ダイオードの製造方法
JP2000208655A (ja) 電子部品内蔵モジュ―ル
JPH11340377A (ja) 表面実装型半導体装置
JPH0142344Y2 (ja)
JPH0451505Y2 (ja)
KR200248776Y1 (ko) 기판실장형반도체패키지
JP2003078342A (ja) チップアンテナとその製造方法
KR100401143B1 (ko) 반도체 패키지 제조용 히트블럭
JP2516394Y2 (ja) 半導体装置
JP3809019B2 (ja) 面実装型半導体装置およびその製造方法
JPH0613152U (ja) 複合半導体装置
JPH06283628A (ja) ハイブリッド型集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees