JP2012191016A - 光学デバイス - Google Patents

光学デバイス Download PDF

Info

Publication number
JP2012191016A
JP2012191016A JP2011053507A JP2011053507A JP2012191016A JP 2012191016 A JP2012191016 A JP 2012191016A JP 2011053507 A JP2011053507 A JP 2011053507A JP 2011053507 A JP2011053507 A JP 2011053507A JP 2012191016 A JP2012191016 A JP 2012191016A
Authority
JP
Japan
Prior art keywords
electrode
recess
optical device
functional element
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011053507A
Other languages
English (en)
Other versions
JP5709165B2 (ja
Inventor
Keiichiro Hayashi
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2011053507A priority Critical patent/JP5709165B2/ja
Publication of JP2012191016A publication Critical patent/JP2012191016A/ja
Application granted granted Critical
Publication of JP5709165B2 publication Critical patent/JP5709165B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】回路基板等の平坦面にフリップチップ実装が可能な小型、多機能の光学デバイス1を提供する。
【解決手段】光学デバイス1は、窪み3を有する収納部材2と、この窪み3の底面6の側に第一活性領域5を向ける光学素子4と、窪み3の底面6側に機能性素子14を設置した機能性素子基板15とを備え、光学素子4と機能性素子基板15は窪み3の上端面19から突出しないように収納部材2に収納される。収納部材2は、第一活性領域5に対向する窪み3の底部が透明な第一透明領域7であり、窪み3の内側面8に段差部11が形成され、この段差部11に機能性素子基板15が接合している。段差部11の段差表面には段差電極12が形成され、底面6に形成した第三電極E3や上端面19に形成した第四電極E4と内側面8に形成した側面電極9を介して電気的に接続される。
【選択図】図1

Description

本発明は、発光素子や受光素子等の光学素子とこれを収納する収納部材からなる光学デバイスに関する。
従来から、発光素子や受光素子等の光学素子はパッケージに収納されて光学デバイスとして利用されている。これらの光学素子は、発光面や受光面等の活性面と同じ表面に駆動用の電極が形成されている。そのため、光学素子の活性面側から電気的に接続する必要があり、光学素子や収納部材の他に光学素子と収納部材とを電気的に接続するボンディングワイヤや収納部材を光学素子の活性面側からキャップする透明キャップ材を必要とした。その結果、部品点数が多くなるとともに製造工数がかかりコスト高となった。そこで、部品点数を減らして製造工数を少なくした光学デバイスが求められている。
特許文献1には、部品点数を減らした光学素子が記載されている。図6は光学素子としての撮像素子をガラス基板に貼りつけた固体撮像装置を表し、(a)が平面図であり(b)が側面図である(特許文献1の図1)。固体撮像装置101は、撮像素子102と光学ガラス配線基板103から構成される。撮像素子102の上面に有効撮像領域104が形成され、その周囲に複数の電極パッド105が形成され、その電極パッド105の上面にはバンプ等の突起電極106が形成されている。光学ガラス配線基板103は、光学ガラス板107の裏側に配線パターン108が形成され、この配線パターン形成面の略中央に接合材料109を介して撮像素子102が接合されている。そして、光学ガラス板107の裏側において配線パターン108の一端と撮像素子102の電極パット105とが突起電極106を介してフリップチップ方式で電気的に接続される。接合材料109は、撮像素子102の有効撮像領域104を除いた素子周縁領域に形成され、有効撮像領域104と光学ガラス配線基板103との間には突起電極106の高さ分の中空領域(隙間)が形成されている。このように構成することにより、部品点数を減らし製造工数を少なくしてコストダウンを図ることができる、というものである。
特開平9-17986号公報
しかしながら、特許文献1の光学素子は、撮像素子102が光学ガラス配線基板103の背面側に突出して接合され、撮像素子102に駆動信号を供給するための配線パターン108は光学ガラス板107の裏側に形成されている。そのため、この光学素子を回路基板等の平坦面に実装しようとすると、光学素子と平坦面との間に実装用基板を設け、この実装用基板を介して配線パターン108と平坦面の電極との間を電気的に接続する必要がある。その結果、部品点数が増加するとともに製造工数が増えてコスト高となる。また、近年光学デバイスの高機能、多機能化に伴い、光学デバイスを複数実装する光学デバイスモジュールが増えてきている。この場合、光学デバイスを平面上に複数並べて実装する必要があり、光学デバイスモジュールの面積が増大し、高密度化の妨げとなっている。
本発明は上記課題に鑑みてなされたものであり、部品点数を少なくして製造工数を減らし、回路基板等の平坦面にフリップチップ方式による実装(以下、フリップチップ実装、という。)の可能な多機能な光学デバイスを提供することを目的とする。
本発明の光学デバイスは、光学的に活性な第一活性領域と第一電極を有する第一面と、前記第一面の反対側に第二面を有する光学素子と、機能性素子と第二電極を有する第三面と、前記第三面の反対側に第四面を有する機能性素子基板と、中央に窪みを有し、前記窪みの底面の側に前記第一面を向ける前記光学素子と、前記窪みの開口側に前記第四面を向け、前記窪みの開口側の上端面から前記第四面が突出しないように前記機能性素子基板とを収納する収納部材と、を備え、前記収納部材は、前記第一活性領域に対向する前記窪みの底部が透明な第一透明領域であり、前記窪みの内側面に段差部が設置され、前記底面に前記第一電極と電気的に接続する第三電極と、前記上端面に第四電極と、前記内側面に設置され、前記第三電極と前記第四電極とを電気的に接続する側面電極と、前記段差部の段差表面に設置され、前記第三電極、前記第四電極又は前記側面電極のいずれかに電気的に接続する段差電極とを備え、前記機能性素子基板は前記段差部に接合し、前記第二電極が前記段差電極と電気的に接続することとした。
また、前記機能性素子は、前記底面の側に光学的に活性な第二活性領域を備え、前記収納部材は、前記第二活性領域に対向する前記底部が透明な第二透明領域であることとした。
また、前記側面電極の電極面は、前記底面に対して60°を超えない傾斜角を有することとした。
また、前記内側面は、前記底面に対して傾斜する傾斜路を有し、前記傾斜路の路面上に前記側面電極が形成されていることとした。
また、前記傾斜路は、前記底面から前記上端面にかけて葛折り状に形成されていることとした。
また、前記側面電極はナノ金属粒子により形成されることとした。
また、前記底面は、前記第一活性領域を囲む土手を有することとした。
また、前記第一面は、前記土手により囲まれる領域を除いてモールド材によりモールドされていることとした。
本発明の光学デバイスは、光学的に活性な第一活性領域と第一電極を有する第一面と、第一面の反対側に第二面を有する光学素子と、機能性素子と第二電極を有する第三面と、第三面の反対側に第四面を有する機能性素子基板と、中央に窪みを有し、窪みの底面の側に第一面を向ける光学素子と、窪みの開口側に第四面を向け、窪みの開口側の上端面から第四面が突出しないように機能性素子基板とを収納する収納部材と、を備えている。上記収納部材は、第一活性領域に対向する窪みの底部が透明な第一透明領域であり、窪みの内側面に段差部が設置され、底面に第一電極と電気的に接続する第三電極と、上端面に第四電極と、内側面に設置され、第三電極と第四電極とを電気的に接続する側面電極と、段差部の段差表面に設置され、第三電極、第四電極又は側面電極のいずれかに電気的に接続する段差電極とを備えている。更に、上記機能性素子基板は段差部に接合し、第二電極が段差電極に電気的に接続する。
この構成により、光学デバイスの設置面積を大きく増加させることなく光学デバイスの高機能化を図ることができる。また、収納部材から機能性素子基板が突出せず、また窪みの開口側の上端面に第四電極を設けたので、光学デバイスを回路基板等の平坦面に実装用基板を介在させることなくフリップチップ実装により容易に設置することができる。
本発明の第一実施形態に係る光学デバイスの縦断面模式図である。 本発明の第一実施形態に係る光学デバイスの収納部材の平面模式図である。 本発明の第二実施形態に係る光学デバイスの縦断面模式図である。 本発明の第二実施形態に係る光学デバイスの収納部材の説明図である。 本発明の第三実施形態に係る光学デバイスの縦断面模式図である。 従来公知の光学デバイスの説明図である。
(第一実施形態)
図1及び図2は本発明の第一実施形態に係る光学デバイス1の説明図である。図1は光学デバイス1の縦断面模式図であり、図2は収納部材2を開口側から見た平面模式図であり、図1は図2に示す部分AAの断面に相当する。光学デバイス1は、光学素子4と機能性素子基板15と収納部材2を備えている。光学素子4は、第一面M1に第一活性領域5と第一電極E1を有し、第一面M1の反対側に第二面M2を有している。機能性素子基板15は、第三面M3に機能性素子14と第二電極E2を有し、第三面M3の反対側に第四面M4を有している。収納部材2は、中央に窪み3を有し、その窪み3の底面6の側に第一面M1を向ける光学素子4と、窪み3の開口側に第四面M4を向け、窪み3の上端面19から第四面M4が突出しないようにして機能性素子基板15とを収納している。
収納部材2は、光学素子4の第一活性領域5に対向する窪み3の底部が透明な第一透明領域7であり、窪み3の内側面8には段差部11が設置されている。収納部材2は、窪み3の底面6に第一電極E1と電気的に接続する第三電極E3を有し、窪み3の開口側の上端面19に第四電極E4を有し、窪み3の内側面8に第三電極E3と第四電極E4を電気的に接続する側面電極9を有し、段差部11の段差表面に段差電極12を有し側面電極9に電気的に接続している。そして、機能性素子基板15は段差部11に接合し、第二電極E2が段差電極12と電気的に接続している。収納部材2は、底面6に光学素子4の第一活性領域5を取り囲む土手18を備えている。土手18の上端面は光学素子4の第一面M1に当接又は近接する。また、機能性素子基板15の第三面M3に設置した機能性素子14と第二電極E2とはワイヤー20により電気的に接続している。
従って、第一活性領域5や機能性素子基板15を駆動するための電源電圧や駆動信号を第四電極E4から供給することができる。例えば、光学素子4が発光素子であり機能性素子14が発光素子を制御する制御回路である場合に光学素子4の発光を機能性素子14によって制御することができる。また、光学素子4が受光素子であり機能性素子14が受光した光信号を復調する復調回路とする受信素子を構成することができる。このように、光学デバイス1の設置面積を大きく増加させることなく光学デバイス1の高機能化を図ることができる。また、収納部材2から機能性素子基板15が突出せず、且つ、上端面19に第四電極E4を形成したので、光学デバイス1を回路基板等の平坦面にフリップチップ実装することができる。
ここで、光学素子4をモールド材によりモールドすることができる。この場合に、土手18を形成したので第一透明領域7と第一活性領域5の隙間にモールド材が浸入することを防止することができる。なお、土手18はモールド材が第一活性領域5に流れ込むことを防止するとともに、光学素子4を底面6にフリップチップ実装する際に接着剤が第一活性領域5に流れ込むことも防止する。この流れ込み防止機能は、土手18の上端面が光学素子4の第一面M1に当接している場合の他に近接している場合でも有効である。モールド材や接着剤には粘性があるので、土手18の上端面と第一面M1との間に多少隙間が生じてもモールド材や接着剤は第一活性領域5側に浸入しない。
光学素子4として、発光ダイオード等の発光素子やフォトダイオード、イメージセンサ等の受光素子を使用することができる。第一活性領域5は、光学素子4が発光素子の場合はその発光面であり、光学素子4が受光素子の場合はその受光面である。収納部材2として、ガラス材料やプラスチック材料を使用することができる。ガラス材料として、ソーダガラス、硬質ガラス、石英ガラス、アルミナガラス、各種セラミックス等を使用することができる。プラスチック材料として、エポキシ系樹脂、ガラスエポキシ樹脂、アラミド不織布、アクリル系樹脂、ポリイミド系樹脂等を使用することができる。また、表面に絶縁膜を形成した金属材料を使用することができる。窪み3、内側面8、段差部11、土手18は型成形法により同時に形成することができる。窪み3の底部に形成する第一透明領域7は、光学素子4が発光し又は受光する光の波長に対して透明である。なお、収納部材2が光学素子4の発光又は受光する光の波長に対して透明であれば、窪み3の底部に第一透明領域7を区別して構成する必要はない。光学素子4の発光又は受光する光の方向や強度を高精度に制御する必要がある場合には第一透明領域7を透明にするとともに、第一透明領域7以外の収納部材2の領域を遮光する或いは不透明材料を使用するのが好ましい。
第三電極E3、第四電極E4、側面電極9及び段差電極12は、印刷法、めっき法、蒸着法、スパッタ法、インクジェット法等により導体を堆積して形成することができる。また、回路基板の配線材料として通常用いられる材料を使用することができ、例えば金、銀、銅、ニッケル、クロム、アルミニウム等の単体、或いはこれらを積層して用いることができる。第一面M1に形成した第一電極E1と底面6に形成した第三電極E3とは導電接着剤、異方性導電接着剤、はんだ、AuSn合金、ナノ金属ペースト等により電気的に接続することができる。また、第一電極E1をバンプによる突起電極とし、光学素子4を底面6にフリップチップ実装して第三電極E3と電気的に接続することができる。突起電極として、金、銅、はんだ等とすることができる。同様に、第三面M3に形成した第二電極E2と段差部11に形成した段差電極12とは導電接着剤、異方性導電接着剤、はんだ、AuSn合金、ナノ金属ペースト等により電気的に接続することができる。
なお、本発明は収納部材2を四角形の枡型に形成することに限定されない。収納部材2の外径や窪み3を四角以上の矩形形状としても良いし、円形や楕円形に形成してもよい。また、段差電極12、即ち機能性素子14に接続する第二電極E2を光学素子4に接続する側面電極9に電気的に共通接続することに代えて、段差電極12を光学素子4の第一電極E1に電気的に独立させて接続しても良いし、段差電極12を電気的に独立させて第四電極E4に接続しても良い。また、機能性素子14と第二電極E2をワイヤー接続することに代えて、機能性素子14の電極を第三面M3に形成した第二電極E2にフリップチップ実装することができる。これにより、光学デバイス1の厚さを一層薄くすることができる。
また、底面6、上端面19及び内側面8のそれぞれに4個所電極を形成したが、これら電極の形成個所を変更する或いは形成数を増減することができることはいうまでもない。また、窪み3の底面6に複数の光学素子4を設置し、各光学素子4の第一活性領域5に対応する窪み3の底部を透明領域としても良いし、1個の光学素子4が複数の第一活性領域5を備え、各第一活性領域5に対応する窪み3の底部を透明領域としてもよい。なお、上記第一実施形態において、窪み3の底面6に土手18を形成したが、モールド材を使用しない、或いは第一電極E1と第三電極E3の電気的接続の際に接着剤等が第一透明領域7と第一活性領域5の隙間に浸み込む等の問題が無ければ、土手18は形成しなくともよい。
(第二実施形態)
図3及び図4は、本発明の第二実施形態に係る光学デバイス1を説明するための図である。図3は光学デバイス1の縦断面模式図であり、図4(a)は収納部材2を開口側から見た平面模式図であり、図4(b)は部分CCの断面から上方を見た状態を表す模式図である。第一実施形態と異なる部分は、内側面8に傾斜路10を形成し、傾斜路10の路面上に側面電極9を形成した点である。同一の部分または同一の機能を有する部分には同一の符号を付している。
図3は図4(a)に示す収納部材2の部分BBの縦断面に相当する。光学デバイス1は、光学素子4と機能性素子基板15と収納部材2を備えている。光学素子4は、第一面M1に第一活性領域5と第一電極E1を有し、第一面M1の反対側に第二面M2を有している。機能性素子基板15は、第三面M3に機能性素子14と第二電極E2を有し、第三面M3の反対側に第四面M4を有している。収納部材2は、中央に窪み3を有し、その底面6の側に第一面M1を向ける光学素子4と、窪み3の開口側に第四面M4を向け、窪み3の上端面19から第四面M4が突出しないようにして機能性素子基板15とを収納している。
収納部材2は、光学素子4の第一活性領域5に対向する窪み3の底部が透明な第一透明領域7であり、窪み3の内側面8には段差部11が設置されている。収納部材2は、窪み3の底面6に第一電極E1と電気的に接続する第三電極E3を有し、窪み3の開口側の上端面19に第四電極E4を有している。内側面8は、底面6から段差部11にかけて、及び段差部11から上端面19にかけて葛折り状の傾斜路10を備えている。傾斜路10はその上面に側面電極9を備え、側面電極9は底面6に形成した第三電極E3と段差部11に形成した段差電極12とを、更に、段差電極12と上端面19に形成した第四電極E4とを電気的に接続する。
ここで、上端面19はその4つの角に第四電極E4を備え、窪み3はその4つの角に第三電極E3を備えている。段差電極12は各辺が交差する交差部に設置され、各内側面8に設置した葛折り状の側面電極9は段差電極12で屈曲する。即ち、左上角の第四電極E4は右上角の段差電極12に側面電極9を介して電気的に接続し、右上角の段差電極12は左上角の第三電極E3に電気的に接続している。他の電極も同様に構成されている。
また、機能性素子基板15は段差部11に接合し、第二電極E2が段差電極12と電気的に接続する。収納部材2は、底面6に光学素子4の第一活性領域5を取り囲む土手18を備えている。土手18の上端面は光学素子4の第一面M1に当接又は近接する。また、機能性素子基板15の第三面M3に設置した機能性素子14と第二電極E2とはワイヤー20により電気的に接続する。
ここで、第三電極E3、第四電極E4、段差電極12及び側面電極9はインクジェット方式を用いて形成することができる。電極形成領域にインクジェットヘッドから液状の電極材料を吐出して塗布し、その後乾燥・焼成させて各電極を形成することができる。例えばペースト状のナノ金属粒子をインクジェット方式で底面6、上端面19及び内側面8に塗布し、その後乾燥、焼成してナノ金属粒子に基づく第三電極E3、第四電極E4、段差電極12及び側面電極9を形成することができる。ナノ金属粒子として金、銀又は銅を主成分とする材料を使用することができる。インクジェット方式は、窪み3の上端面19、内側面8、段差部11及び底面6のように高低差のある場所に高精度の形状の電極パターンを形成することができる。また、インクジェット方式によれば蒸着法やスパッタ法よりも膜厚を厚く形成できるので、低抵抗の電極を形成することができる。更に、被塗布体の形状や基準位置を認識しながら必要な個所に電極パターンを形成することができるので、電極形成時の基板間に形状誤差が発生する場合や設計変更等の場合に容易に対応することができる。また、ナノ金属粒子にガラスフリットを混ぜてガラス基板等との間の密着性を向上させることができる。また、ナノ金属粒子は反応性が高いので100℃〜200℃の低温で硬化し、厚さが1μm〜10μmの低抵抗の配線電極を形成することができる。なお、インクジェット方式でナノ金属粒子を塗布し、乾燥・焼成させた電極の表面はうろこ状の模様を呈する。本第二実施形態においてはナノ銀粒子を用いている。
この構成により、第四電極E4と段差電極12との間及び段差電極12と第三電極E3との間を低抵抗で確実に電気的に接続することができる。例えば、機能性素子14及び光学素子4を駆動するための電源電圧や駆動信号を第四電極E4から供給することができる。また、光学素子4と機能性素子14が電気的に接続されるので、光学素子4が発光素子や受光素子である場合に、機能性素子14により光学素子4の発光を制御する、或いは光学素子4により受光した光から信号を抽出する等の復調を行うことができる。また、光学素子4をモールド材によりモールドすることができる。この場合に、土手18を形成したので第一透明領域7と第一活性領域5の隙間にモールド材が浸入することを防止することができる。また、黒色のモールド材を使用すれば、光の漏れやノイズ光の侵入を防止することができる。土手18は、第一電極E1と第三電極E3の電気的接続の際に接着剤等が第一透明領域7と第一活性領域5との隙間に浸入することも防止することができる。
図4(a)に示す収納部材2は、一辺が1mm〜2.5mmであり、厚さが0.5mm〜1mmであり、窪み3の上端面19の幅が0.1mm〜0.5mmであり、窪み3の深さが0.3mm〜0.8mmであり、底部の厚さが略0.2mmである。また、図4(b)に示すように、底面6に対する内側面8の傾斜角φは65°〜75°であり、底面6に対する側面電極9の電極面の傾斜角θは10°〜25°であり、傾斜路10の幅は略40μmである。内側面8の傾斜角φが75°を超えると収納部材2を型成形により形成する際の離型性が低下する。インクジェット方式により吐出される一滴の液滴の広がり径が略30μmであることから、傾斜路10の幅はインクジェットによる液滴吐出ばらつきを考慮すると略40μmを下回らないことが望ましい。側面電極9の傾斜角θを10°〜25°にしたので、インクジェット方式により傾斜路10に電極材料を塗布した際に塗布液が流れ落ちることが無い。
なお、本発明は、側面電極9の傾斜角θを10°〜25°とすることに限定されない。インクジェット方式により液滴を塗布する場合は、傾斜路10、即ち側面電極9の電極面の傾斜角θを60°未満とすることが好ましい。傾斜角θを60°未満とすればインクジェット方式によりナノ金属粒子を塗布したときに液だれを防止することができ、均一な又は必要な厚さの側面電極9を形成することができる。傾斜角θを60°以上とすると塗布されたナノ金属粒子が流れて目的の厚さの電極を形成することが難しくなる。
また、本発明は、傾斜路10が内側面8を斜めに横切るように形成することに限定されない。例えば、内側面8の傾斜角φが底面6に対して60°未満であれば、段差状の傾斜路10を形成しないで、第一実施形態のように内側面8の傾斜面に側面電極9を形成することができる。この場合は、例えば左上角の第三電極E3と左上角の段差電極12を側面電極9により最短距離で電気的に接続し、更に左上角の段差電極12と左上角の第四電極E4を側面電極9により最短距離で電気的に接続することができる。その他の電極も同様に接続することができる。また、葛折り状の傾斜路10の折り返し回数を複数回とすることができる。また、葛折り状の側面電極9に代えて複数の内側面8に跨って側面電極9を構成しても良い。例えば左上角の第三電極E3と右上角の段差電極12とを側面電極9を介して電気的に接続し、更に右上角の段差電極12と右下角の第四電極E4とを側面電極9を介して電気的に接続しても良い。また、収納部材2の材料や第一透明領域7との関係は、第一実施形態と同様なので説明を省略した。
このように、光学素子4と機能性素子14を収納部材2の窪み3に収納するので、光学デバイス1の設置面積を大きく増加させることなく光学デバイス1の高機能化を図ることができる。また、内側面8の傾斜角φを60°以上とすることができるので、収納部材2の外径を小さく構成することができる。更に、光学デバイス1の背面側に機能性素子基板15の第四面M4が突出せず、しかも収納部材2の窪み3側の上端面19に第四電極E4を設けたので、機能性素子基板15には安価な片面基板を使用することができ、かつ光学デバイス1を回路基板等の平坦面に容易にフリップチップ実装することができ、実装後の光学デバイスの容積を小さく構成することができる。
(第三実施形態)
図5は、本発明の第三実施形態に係る光学デバイス1の断面模式図である。本実施形態の光学デバイス1は、機能性素子14が光学的な機能を有し、窪み3の底部に形成した第一透明領域7と異なる第二透明領域17を介して光を入射又は射出する。同一の部分又は同一の機能を有する部分には同一の符号を付している。
光学デバイス1は、窪み3を有する収納部材2と、窪み3の底面6に設置した光学素子4と、窪み3の内側面8の段差部11に接合した機能性素子基板15と、機能性素子基板15に設置した機能性素子14を備えている。光学素子4は、光学的に活性な第一活性領域5と第一電極E1を有する第一面M1と、第一面M1と反対側に第二面M2を有している。機能性素子基板15は、機能性素子14と第二電極E2を有する第三面M3と、第三面M3と反対側に第四面M4を有している。機能性素子14は、底面6の側に光学的に活性な第二活性領域16を備えている。収納部材2は、底面6の側に第一面M1を向ける光学素子4と、窪み3の開口側に第四面M4を向け、窪み3の開口側の上端面19から第四面M4が突出しないように機能性素子基板15とを収納している。収納部材2は、第一活性領域5に対向する窪み3の底部が透明な第一透明領域7であり、第二活性領域16に対向する窪み3の底部が透明な第二透明領域17である。
窪み3の内側面8は段差部11を備え、段差部11の上面には段差電極12が設置されている。窪み3の底面6には第三電極E3が設置され、窪み3の開口側の上端面19には第四電極E4が設置され、内側面8には側面電極9が設置されている。第三電極E3と段差電極12の間及び段差電極12と第四電極E4の間は側面電極9により電気的に接続している。窪み3の底面6には、第一活性領域5を囲む土手18が形成されている。土手18の上端面は光学素子4の第一面M1に当接し又は近接している。光学素子4の第一面M1に形成した第一電極E1は突起形状を有し、第三電極E3と電気的に接続している。機能性素子14の表面に形成した電極と機能性素子基板15の第三面M3に設置した第二電極E2とはワイヤー20により電気的に接続している。更に、機能性素子基板15は段差部11に接合し、第二電極E2が段差電極12と電気的に接続している。
光学素子4として、例えば発光素子を設置し、機能性素子14として例えば受光素子を設置した光検出器を構成することができる。光学素子4の第一活性領域5で発光した光が第一透明領域7を通過して外部に射出し、その反射光が第二透明領域17を通過して機能性素子14の第二活性領域16に入射する。この場合に、光学素子4の第一面M1又は光学素子4の周囲を黒色のモールド材によりモールドすることができる。第一活性領域5の周囲は土手18により囲まれているのでモールド材は第一活性領域5と第一透明領域7の間の隙間に浸入しない。また、第二透明領域17の周囲に土手を形成し、接着剤やモールド材が第二透明領域17へ流れ込むことを防止してもよい。
なお、側面電極9は、第二実施形態において説明したように、内側面8に葛折り状の傾斜路を設け、その傾斜路の上にインクジェット方式によりナノ金属粒子を塗布して傾斜電極を形成しても良い。また、収納部材2や窪み3は四角形に限定されず、四角形以上の多角形とする、或いは円形や楕円形とすることができる。また、窪み3に複数の光学素子4を設ける、また、機能性素子基板15の第三面M3に複数の機能性素子14を設けることができる。
このように、多機能な光学デバイス1をコンパクトに構成することができる。また、機能性素子基板15の第四面M4は上端面19よりも外側に突出せず、その上端面19に外部電極と接続用の第四電極E4を形成したので、機能性素子基板15には安価な片面基板を使用することができ、かつ回路基板等の平坦面に容易にフリップチップ実装することができる。以上、第一〜第三実施形態を単体の光学デバイス1を用いて説明したが、一つの基板に多数の光学デバイス1を同時に形成することができる。
1 光学デバイス
2 収納部材
3 窪み
4 光学素子
5 第一活性領域
6 底面
7 第一透明領域
8 内側面
9 側面電極
10 傾斜路
11 段差部
12 段差電極
14 機能性素子
15 機能性素子基板
16 第二活性領域
17 第二透明領域
18 土手
19 上端面
20 ワイヤー




Claims (8)

  1. 光学的に活性な第一活性領域と第一電極を有する第一面と、前記第一面の反対側に第二面を有する光学素子と、
    機能性素子と第二電極を有する第三面と、前記第三面の反対側に第四面を有する機能性素子基板と、
    中央に窪みを有し、前記窪みの底面の側に前記第一面を向ける前記光学素子と、前記窪みの開口側に前記第四面を向け、前記窪みの開口側の上端面から前記第四面が突出しないように前記機能性素子基板とを収納する収納部材と、を備え、
    前記収納部材は、前記第一活性領域に対向する前記窪みの底部が透明な第一透明領域であり、前記窪みの内側面に段差部が設置され、前記底面に前記第一電極と電気的に接続する第三電極と、前記上端面に第四電極と、前記内側面に設置され、前記第三電極と前記第四電極とを電気的に接続する側面電極と、前記段差部の段差表面に設置され、前記第三電極、前記第四電極又は前記側面電極のいずれかに電気的に接続する段差電極とを備え、
    前記機能性素子基板は前記段差部に接合し、前記第二電極が前記段差電極と電気的に接続する光学デバイス。
  2. 前記機能性素子は、前記底面の側に光学的に活性な第二活性領域を備え、
    前記収納部材は、前記第二活性領域に対向する前記底部が透明な第二透明領域である請求項1に記載の光学デバイス。
  3. 前記側面電極の電極面は、前記底面に対して60°を超えない傾斜角を有する請求項1又は2に記載の光学デバイス。
  4. 前記内側面は、前記底面に対して傾斜する傾斜路を有し、
    前記傾斜路の路面上に前記側面電極が形成されている請求項3に記載の光学デバイス。
  5. 前記傾斜路は、前記底面から前記上端面にかけて葛折り状に形成されている請求項4に記載の光学デバイス。
  6. 前記側面電極はナノ金属粒子により形成される請求項1〜5のいずれか一項に記載の光学デバイス。
  7. 前記底面は、前記第一活性領域を囲む土手を有する請求項1〜6のいずれか一項に記載の光学デバイス。
  8. 前記第一面は、前記土手により囲まれる領域を除いてモールド材によりモールドされている請求項7に記載の光学デバイス。
JP2011053507A 2011-03-10 2011-03-10 光学デバイス Expired - Fee Related JP5709165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011053507A JP5709165B2 (ja) 2011-03-10 2011-03-10 光学デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011053507A JP5709165B2 (ja) 2011-03-10 2011-03-10 光学デバイス

Publications (2)

Publication Number Publication Date
JP2012191016A true JP2012191016A (ja) 2012-10-04
JP5709165B2 JP5709165B2 (ja) 2015-04-30

Family

ID=47083856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011053507A Expired - Fee Related JP5709165B2 (ja) 2011-03-10 2011-03-10 光学デバイス

Country Status (1)

Country Link
JP (1) JP5709165B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017131286A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 計測センサ用パッケージおよび計測センサ
WO2018153464A1 (en) * 2017-02-23 2018-08-30 Osram Opto Semiconductors Gmbh Sensor element
JP2019003976A (ja) * 2017-06-12 2019-01-10 大日本印刷株式会社 貫通電極基板、光学素子、撮像モジュール、撮像装置
JP2019003974A (ja) * 2017-06-12 2019-01-10 大日本印刷株式会社 光学素子、撮像モジュール、撮像装置
US10367102B2 (en) 2017-03-09 2019-07-30 Canon Kabushiki Kaisha Electronic component and equipment

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116460U (ja) * 1991-03-29 1992-10-19 日本電気株式会社 イメージセンサ
JPH0660156U (ja) * 1993-01-25 1994-08-19 松下電工株式会社 プリント基板
JPH10209413A (ja) * 1997-01-21 1998-08-07 Toshiba Corp 固体撮像装置
US20040041221A1 (en) * 2002-08-28 2004-03-04 Boon Suan Jeung Leadless packaging for image sensor devices and methods of assembly
JP2007225923A (ja) * 2006-02-23 2007-09-06 Hamamatsu Photonics Kk 光送受信デバイス
US20090014822A1 (en) * 2007-07-12 2009-01-15 Micron Technology, Inc. Microelectronic imagers and methods for manufacturing such microelectronic imagers
US20090224386A1 (en) * 2008-03-07 2009-09-10 Stats Chippac, Ltd. Optical Semiconductor Device Having Pre-Molded Leadframe with Window and Method Therefor
JP2010123606A (ja) * 2008-11-17 2010-06-03 Seiko Instruments Inc 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116460U (ja) * 1991-03-29 1992-10-19 日本電気株式会社 イメージセンサ
JPH0660156U (ja) * 1993-01-25 1994-08-19 松下電工株式会社 プリント基板
JPH10209413A (ja) * 1997-01-21 1998-08-07 Toshiba Corp 固体撮像装置
US20040041221A1 (en) * 2002-08-28 2004-03-04 Boon Suan Jeung Leadless packaging for image sensor devices and methods of assembly
US20040084741A1 (en) * 2002-08-28 2004-05-06 Boon Suan Jeung Leadless packaging for image sensor devices and methods of assembly
JP2007225923A (ja) * 2006-02-23 2007-09-06 Hamamatsu Photonics Kk 光送受信デバイス
US20090014822A1 (en) * 2007-07-12 2009-01-15 Micron Technology, Inc. Microelectronic imagers and methods for manufacturing such microelectronic imagers
US20090224386A1 (en) * 2008-03-07 2009-09-10 Stats Chippac, Ltd. Optical Semiconductor Device Having Pre-Molded Leadframe with Window and Method Therefor
JP2010123606A (ja) * 2008-11-17 2010-06-03 Seiko Instruments Inc 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017131286A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 計測センサ用パッケージおよび計測センサ
WO2018153464A1 (en) * 2017-02-23 2018-08-30 Osram Opto Semiconductors Gmbh Sensor element
US10868209B2 (en) 2017-02-23 2020-12-15 Osram Oled Gmbh Sensor element
DE112017007111B4 (de) 2017-02-23 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Sensorelement
US10367102B2 (en) 2017-03-09 2019-07-30 Canon Kabushiki Kaisha Electronic component and equipment
JP2019003976A (ja) * 2017-06-12 2019-01-10 大日本印刷株式会社 貫通電極基板、光学素子、撮像モジュール、撮像装置
JP2019003974A (ja) * 2017-06-12 2019-01-10 大日本印刷株式会社 光学素子、撮像モジュール、撮像装置

Also Published As

Publication number Publication date
JP5709165B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5709165B2 (ja) 光学デバイス
US8507927B2 (en) Semiconductor device with high density optical chips and manufacturing method thereof
CN106024772B (zh) 接近度和测距传感器
US8314485B2 (en) Electronic component
US8115106B2 (en) Surface mount device
US9583666B2 (en) Wafer level packaging for proximity sensor
JP6745815B2 (ja) 光学装置及び光学装置の製造方法
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US11092731B2 (en) Light emitting module and planar light source having a light guide with cavity and flourescent material disposed on a surface of cavity and light guide
US8194162B2 (en) Imaging device
CN109751561B (zh) 利用半导体发光元件的车辆用灯
KR20210022734A (ko) 기판 실장 방법 및 전자 부품 실장 기판
JP6669197B2 (ja) 発光装置及びその製造方法
JP2012182309A (ja) 光学デバイス
US7483603B2 (en) Optical device and method for manufacturing the same, optical module, and optical transmission device
US20200343407A1 (en) Method of manufacturing light-emitting module and light-emitting module
US8342654B2 (en) Liquid injection recording head
JP6457864B2 (ja) 光半導体素子パッケージおよび光半導体装置
JP2009021430A (ja) 面型光素子及び光モジュール
US20200035657A1 (en) Electroluminescent device and method of manufacturing the same
JP2005123268A (ja) 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置
JP4969055B2 (ja) 光通信モジュール
KR102634692B1 (ko) 반도체 발광 소자 패키지
US7816689B2 (en) Embedded package structure module with high-density electrical connections and method for making the same
KR20110052937A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5709165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees