JPH064162A - スタンバイ回路 - Google Patents
スタンバイ回路Info
- Publication number
- JPH064162A JPH064162A JP4161328A JP16132892A JPH064162A JP H064162 A JPH064162 A JP H064162A JP 4161328 A JP4161328 A JP 4161328A JP 16132892 A JP16132892 A JP 16132892A JP H064162 A JPH064162 A JP H064162A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- block circuit
- current
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Keying Circuit Devices (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 状態が切換わっても誤動作を生じさせないよ
うにする。 【構成】 第1のブロック回路20に電流を供給する第
1の電流供給手段Q2と、第2のブロック回路30に電
流を供給する第2の電流供給手段Q3,Q7と、接続を
切換えることによって第1及び第2の電流供給手段を介
して第1及び第2のブロック回路への電流の供給、停止
を行わせる切換手段1,R1,Q1と、第2のブロック
回路への電流供給開始のタイミング又は電流供給停止の
タイミングのうちの少なくとも一方のタイミングが第1
のブロック回路への対応するタイミングと異なるように
第1又は第2の電流供給手段を制御する制御手段Q4,
Q5,Q6,Q8,R3,R4,R5,R6,R7,C
と、を備えていることを特徴とする。
うにする。 【構成】 第1のブロック回路20に電流を供給する第
1の電流供給手段Q2と、第2のブロック回路30に電
流を供給する第2の電流供給手段Q3,Q7と、接続を
切換えることによって第1及び第2の電流供給手段を介
して第1及び第2のブロック回路への電流の供給、停止
を行わせる切換手段1,R1,Q1と、第2のブロック
回路への電流供給開始のタイミング又は電流供給停止の
タイミングのうちの少なくとも一方のタイミングが第1
のブロック回路への対応するタイミングと異なるように
第1又は第2の電流供給手段を制御する制御手段Q4,
Q5,Q6,Q8,R3,R4,R5,R6,R7,C
と、を備えていることを特徴とする。
Description
【0001】
【産業上の利用分野】本発明はスタンバイ機能を備えた
スタンバイ回路に関するもので、特に集積回路に用いら
れる。
スタンバイ回路に関するもので、特に集積回路に用いら
れる。
【0002】
【従来の技術】一般に、音響用や自動車用に使用される
集積回路(以下、ICともいう)にはスタンバイ機能、
すなわち電源電圧が印加されても電流がほとんど流れな
いという機能が内蔵されている。このようなスタンバイ
機能を備えた従来のスタンバイ回路の例を図2に示す。
このスタンバイ回路は、スタンバイ切換用スイッチ1
と、スタンバイスイッチング用トランジスタQ1,Q
2,Q3と、抵抗R1,R2とを有している。スイッチ
1は切換用の接点1a,1bと、固定接点1cとを有し
ている。接点1aは駆動電源Vccに接続され、接点1b
は接地電源に接続されている。抵抗R1の一端はスイッ
チ1の固定接点1cに接続され、他端はNPN型のトラ
ンジスタQ1のベースに接続されている。トランジスタ
Q1のコレクタはPNP型のトランジスタQ2,Q3の
ベースに接続され、トランジスタQ1のエミッタは抵抗
R2を介して接地電源に接続される。トランジスタQ
2,Q3の各エミッタは駆動電源Vccに接続され、トラ
ンジスタQ2のコレクタはブロック回路20に、トラン
ジスタQ3のコレクタはブロック回路30に各々接続さ
れている。
集積回路(以下、ICともいう)にはスタンバイ機能、
すなわち電源電圧が印加されても電流がほとんど流れな
いという機能が内蔵されている。このようなスタンバイ
機能を備えた従来のスタンバイ回路の例を図2に示す。
このスタンバイ回路は、スタンバイ切換用スイッチ1
と、スタンバイスイッチング用トランジスタQ1,Q
2,Q3と、抵抗R1,R2とを有している。スイッチ
1は切換用の接点1a,1bと、固定接点1cとを有し
ている。接点1aは駆動電源Vccに接続され、接点1b
は接地電源に接続されている。抵抗R1の一端はスイッ
チ1の固定接点1cに接続され、他端はNPN型のトラ
ンジスタQ1のベースに接続されている。トランジスタ
Q1のコレクタはPNP型のトランジスタQ2,Q3の
ベースに接続され、トランジスタQ1のエミッタは抵抗
R2を介して接地電源に接続される。トランジスタQ
2,Q3の各エミッタは駆動電源Vccに接続され、トラ
ンジスタQ2のコレクタはブロック回路20に、トラン
ジスタQ3のコレクタはブロック回路30に各々接続さ
れている。
【0003】スイッチ1を接点1a側に接続するとトラ
ンジスタQ1,Q2,Q3が動作し、ブロック回路2
0,30に電流が供給され、定常状態となる。又スイッ
チ1を切換えて接点1b側に接続するとトランジスタQ
1,Q2,Q3がカットオフされ、ブロック回路20,
30に電流が供給されず、スタンバイ状態となる。
ンジスタQ1,Q2,Q3が動作し、ブロック回路2
0,30に電流が供給され、定常状態となる。又スイッ
チ1を切換えて接点1b側に接続するとトランジスタQ
1,Q2,Q3がカットオフされ、ブロック回路20,
30に電流が供給されず、スタンバイ状態となる。
【0004】
【発明が解決しようとする課題】上述の従来のスタンバ
イ回路においては、スイッチ1の接続を接点1b側から
接点1a側に切換えた場合、トランジスタQ2,Q3が
ブロック回路20,30に各々供給される電流のタイミ
ングは全く同時となる。又、スイッチ1の接続を接点1
a側から接点1b側に切換えた場合には電流の供給を止
めるタイミングも同時となる。ここでブロック回路20
とブロック回路30の間で何らかの関係、例えばブロッ
ク回路20が出力回路であってブロック回路30が入力
回路であって、入力信号や出力信号を伝え合うような関
係がある場合には、ブロック回路20とブロック回路3
0の立上がりや立下がりのタイミングのわずかなズレ
で、伝達される信号を誤認識し、ブロック回路が誤動作
をする可能性があった。
イ回路においては、スイッチ1の接続を接点1b側から
接点1a側に切換えた場合、トランジスタQ2,Q3が
ブロック回路20,30に各々供給される電流のタイミ
ングは全く同時となる。又、スイッチ1の接続を接点1
a側から接点1b側に切換えた場合には電流の供給を止
めるタイミングも同時となる。ここでブロック回路20
とブロック回路30の間で何らかの関係、例えばブロッ
ク回路20が出力回路であってブロック回路30が入力
回路であって、入力信号や出力信号を伝え合うような関
係がある場合には、ブロック回路20とブロック回路3
0の立上がりや立下がりのタイミングのわずかなズレ
で、伝達される信号を誤認識し、ブロック回路が誤動作
をする可能性があった。
【0005】本発明は上記事情を考慮してなされたもの
であって、スタンバイ状態と定常状態のうちの一方の状
態から他方の状態に切換わる際に、ブロック回路に誤動
作を生じさせないスタンバイ回路を提供することを目的
とする。
であって、スタンバイ状態と定常状態のうちの一方の状
態から他方の状態に切換わる際に、ブロック回路に誤動
作を生じさせないスタンバイ回路を提供することを目的
とする。
【0006】
【課題を解決するための手段】本発明によるスタンバイ
回路は、第1のブロック回路に電流を供給する第1の電
流供給手段と、第2のブロック回路に電流を供給する第
2の電流供給手段と、接続を切換えることによって第1
及び第2の電流供給手段を介して第1及び第2のブロッ
ク回路への電流の供給、停止を行わせる切換手段と、第
2のブロック回路への電流供給開始のタイミング又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが第1のブロック回路への対応するタイミングと
異なるように第1又は第2の電流供給手段を制御する制
御手段と、を備えていることを特徴とする。
回路は、第1のブロック回路に電流を供給する第1の電
流供給手段と、第2のブロック回路に電流を供給する第
2の電流供給手段と、接続を切換えることによって第1
及び第2の電流供給手段を介して第1及び第2のブロッ
ク回路への電流の供給、停止を行わせる切換手段と、第
2のブロック回路への電流供給開始のタイミング又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが第1のブロック回路への対応するタイミングと
異なるように第1又は第2の電流供給手段を制御する制
御手段と、を備えていることを特徴とする。
【0007】
【作用】このように構成された本発明のスタンバイ回路
によれば、制御手段によって第1のブロック回路と第2
のブロック回路への電流供給開始のタイミング、又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが異なるようにされる。これにより、定常状態
(電流が供給されている状態)又はスタンバイ状態(電
流が供給されていない状態)のうちの一方の状態から他
方の状態に切換わる際に、ブロック回路に誤動作を生じ
させないようにすることができる。
によれば、制御手段によって第1のブロック回路と第2
のブロック回路への電流供給開始のタイミング、又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが異なるようにされる。これにより、定常状態
(電流が供給されている状態)又はスタンバイ状態(電
流が供給されていない状態)のうちの一方の状態から他
方の状態に切換わる際に、ブロック回路に誤動作を生じ
させないようにすることができる。
【0008】
【実施例】本発明によるスタンバイ回路の一実施例の構
成を図1に示す。この実施例のスタンバイ回路は図2に
示す従来のスタンバイ回路において、PNP型のトラン
ジスタQ4,Q5,Q6,Q7と、NPN型のトランジ
スタQ8と、抵抗R3,R4,R5,R6,R7と、キ
ャパシタCを新たに設けたものである。
成を図1に示す。この実施例のスタンバイ回路は図2に
示す従来のスタンバイ回路において、PNP型のトラン
ジスタQ4,Q5,Q6,Q7と、NPN型のトランジ
スタQ8と、抵抗R3,R4,R5,R6,R7と、キ
ャパシタCを新たに設けたものである。
【0009】トランジスタQ4,Q5はエミッタが駆動
電源Vccに接続され、ベースがトランジスタQ1のコレ
クタに接続される。又トランジスタQ4のコレクタは直
列接続された抵抗R3,R4を介して接地電源に接続さ
れ、トランジスタQ5のコレクタは直列接続された抵抗
R6,R7を介して接地電源に接続される。そしてキャ
パシタCは抵抗R4と並列に接続される。トランジスタ
Q6のエミッタは抵抗R3と抵抗R4の接続点のノード
5に接続され、ベースは抵抗R6と抵抗R7の接続点の
ノード6に接続され、コレクタは抵抗R5を介して接続
電源に接続される。トランジスタQ7はエミッタが駆動
電源に接続され、ベースがトランジスタQ8のコレクタ
に接続され、コレクタがトランジスタQ3のコレクタに
接続されている。トランジスタQ8はベースがトランジ
スタQ6のコレクタに接続され、エミッタが接地されて
いる。
電源Vccに接続され、ベースがトランジスタQ1のコレ
クタに接続される。又トランジスタQ4のコレクタは直
列接続された抵抗R3,R4を介して接地電源に接続さ
れ、トランジスタQ5のコレクタは直列接続された抵抗
R6,R7を介して接地電源に接続される。そしてキャ
パシタCは抵抗R4と並列に接続される。トランジスタ
Q6のエミッタは抵抗R3と抵抗R4の接続点のノード
5に接続され、ベースは抵抗R6と抵抗R7の接続点の
ノード6に接続され、コレクタは抵抗R5を介して接続
電源に接続される。トランジスタQ7はエミッタが駆動
電源に接続され、ベースがトランジスタQ8のコレクタ
に接続され、コレクタがトランジスタQ3のコレクタに
接続されている。トランジスタQ8はベースがトランジ
スタQ6のコレクタに接続され、エミッタが接地されて
いる。
【0010】このようなスタンバイ回路において、スイ
ッチ1が接点1a側に接続されている場合は、トランジ
スタQ1,Q2,Q3,Q4,Q5が動作状態にあり、
トランジスタQ2,Q3を介してブロック回路20,3
0に電流が供給される。この時、ノード5の電位を
V1 、ノード6の電位をV2 とした場合に、次の条件 V1 ≦V2 を満たすように抵抗R3,R4,R5,R6,R7の値
が設定されているものとする。
ッチ1が接点1a側に接続されている場合は、トランジ
スタQ1,Q2,Q3,Q4,Q5が動作状態にあり、
トランジスタQ2,Q3を介してブロック回路20,3
0に電流が供給される。この時、ノード5の電位を
V1 、ノード6の電位をV2 とした場合に、次の条件 V1 ≦V2 を満たすように抵抗R3,R4,R5,R6,R7の値
が設定されているものとする。
【0011】上記条件の下では、トランジスタR6はカ
ットオフ状態にある。
ットオフ状態にある。
【0012】このような状態にある場合に、スイッチ1
を接点1a側から接点1b側に切換えると、トランジス
タQ1,Q2,Q3,Q4,Q5がカットオフ状態とな
り、ブロック回路20への電流の供給が停止し、ブロッ
ク回路20がスタンバイ状態になる。しかし、この時キ
ャパシタCに残った電荷により V1 >V2 (=0) となり、キャパシタCから電荷が放出されている間は、
トランジスタQ6が動作し続け、これによりトランジス
タQ7とQ8が動作し、ブロック回路30へ電流が供給
される。そして、キャパシタCからの電荷の放出が終了
すると、トランジスタQ6,Q7,Q8がカットオフ
し、ブロック回路30への電流の供給が停止し、ブロッ
ク回路30がスタンバイ状態になる。
を接点1a側から接点1b側に切換えると、トランジス
タQ1,Q2,Q3,Q4,Q5がカットオフ状態とな
り、ブロック回路20への電流の供給が停止し、ブロッ
ク回路20がスタンバイ状態になる。しかし、この時キ
ャパシタCに残った電荷により V1 >V2 (=0) となり、キャパシタCから電荷が放出されている間は、
トランジスタQ6が動作し続け、これによりトランジス
タQ7とQ8が動作し、ブロック回路30へ電流が供給
される。そして、キャパシタCからの電荷の放出が終了
すると、トランジスタQ6,Q7,Q8がカットオフ
し、ブロック回路30への電流の供給が停止し、ブロッ
ク回路30がスタンバイ状態になる。
【0013】上述したように、トランジスタQ4,Q
5,Q6,Q7,Q8と、抵抗R3,R4,R5,R
6,R7と、キャパシタCを新たに設けたことにより、
ブロック回路20とブロック回路30のスタンバイ状態
に入るタイミングを異なるようにすることが可能とな
り、ブロック回路20,30に誤動作を生じさせないよ
うにすることができる。
5,Q6,Q7,Q8と、抵抗R3,R4,R5,R
6,R7と、キャパシタCを新たに設けたことにより、
ブロック回路20とブロック回路30のスタンバイ状態
に入るタイミングを異なるようにすることが可能とな
り、ブロック回路20,30に誤動作を生じさせないよ
うにすることができる。
【0014】なお上記実施例においては、定常状態から
スタンバイ状態に切換わる際の誤動作防止の例を説明し
たがスタンバイ状態から定常状態に切換わる際の誤動作
防止も同様に行うことができる。
スタンバイ状態に切換わる際の誤動作防止の例を説明し
たがスタンバイ状態から定常状態に切換わる際の誤動作
防止も同様に行うことができる。
【0015】
【発明の効果】本発明によれば、定常状態とスタンバイ
状態のうちの一方の状態から他方の状態に切換わる際
に、ブロック回路に誤動作が生じるのを防止できる。
状態のうちの一方の状態から他方の状態に切換わる際
に、ブロック回路に誤動作が生じるのを防止できる。
【図1】本発明の一実施例の構成を示す回路図。
【図2】従来のスタンバイ回路を示す回路図。
1 スタンバイ切換用スイッチ Q1,Q8 NPN型トランジスタ Q2〜Q7 PNP型トランジスタ R1〜R7 抵抗 Vcc 駆動電源 20,30 ブロック回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H03K 19/00 A 8941−5J
Claims (1)
- 【請求項1】第1のブロック回路に電流を供給する第1
の電流供給手段と、 第2のブロック回路に電流を供給する第2の電流供給手
段と、 接続を切換えることによって前記第1及び第2の電流供
給手段を介して第1及び第2のブロック回路への電流の
供給、停止を行わせる切換手段と、 前記第2のブロック回路への電流供給開始のタイミング
又は電流供給停止のタイミングのうちの少なくとも一方
のタイミングが前記第1のブロック回路への対応するタ
イミングと異なるように前記第1又は第2の電流供給手
段を制御する制御手段と、 を備えていることを特徴とするスタンバイ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4161328A JPH064162A (ja) | 1992-06-19 | 1992-06-19 | スタンバイ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4161328A JPH064162A (ja) | 1992-06-19 | 1992-06-19 | スタンバイ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH064162A true JPH064162A (ja) | 1994-01-14 |
Family
ID=15733001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4161328A Withdrawn JPH064162A (ja) | 1992-06-19 | 1992-06-19 | スタンバイ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH064162A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10065379A1 (de) * | 2000-12-27 | 2002-07-18 | Infineon Technologies Ag | Stromspiegelschaltung |
-
1992
- 1992-06-19 JP JP4161328A patent/JPH064162A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10065379A1 (de) * | 2000-12-27 | 2002-07-18 | Infineon Technologies Ag | Stromspiegelschaltung |
US6657422B2 (en) | 2000-12-27 | 2003-12-02 | Infineon Technologies Ag | Current mirror circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6162321A (ja) | 電池エネルギー節約回路 | |
JPH10201095A (ja) | 電源回路 | |
JPS62174814A (ja) | 安定化電源回路 | |
JPH064162A (ja) | スタンバイ回路 | |
JPH0411043B2 (ja) | ||
JPH07321621A (ja) | 半導体集積回路 | |
JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
EP0746098B1 (en) | Pulse generator, circuit and method for driving electronic devices, and corresponding applications | |
JPH04285999A (ja) | 圧電ブザーの駆動回路 | |
KR0135732B1 (ko) | 직류 전류를 회로에 공급하는 장치 및 그 방법 | |
KR920006206Y1 (ko) | 오디오 뮤팅회로 | |
KR950011623B1 (ko) | 팝노이즈 제거회로 | |
JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
JP2000323977A (ja) | 出力回路 | |
JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
JP2545730Y2 (ja) | Icインターフェース回路 | |
JP2710334B2 (ja) | 電力増幅装置 | |
JPH01117685A (ja) | 集積回路化モータ速度制御,駆動回路 | |
JP3229545B2 (ja) | スイッチング電源 | |
JPS5811077Y2 (ja) | スイッチング回路 | |
JPH0722930A (ja) | インピーダンス切替回路 | |
JPH06196978A (ja) | 直流再生回路 | |
KR20010056859A (ko) | 전원보호회로 | |
JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |