JPH064162A - スタンバイ回路 - Google Patents
スタンバイ回路Info
- Publication number
- JPH064162A JPH064162A JP4161328A JP16132892A JPH064162A JP H064162 A JPH064162 A JP H064162A JP 4161328 A JP4161328 A JP 4161328A JP 16132892 A JP16132892 A JP 16132892A JP H064162 A JPH064162 A JP H064162A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- block circuit
- current
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Keying Circuit Devices (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 状態が切換わっても誤動作を生じさせないよ
うにする。 【構成】 第１のブロック回路２０に電流を供給する第
１の電流供給手段Ｑ２と、第２のブロック回路３０に電
流を供給する第２の電流供給手段Ｑ３，Ｑ７と、接続を
切換えることによって第１及び第２の電流供給手段を介
して第１及び第２のブロック回路への電流の供給、停止
を行わせる切換手段１，Ｒ１，Ｑ１と、第２のブロック
回路への電流供給開始のタイミング又は電流供給停止の
タイミングのうちの少なくとも一方のタイミングが第１
のブロック回路への対応するタイミングと異なるように
第１又は第２の電流供給手段を制御する制御手段Ｑ４，
Ｑ５，Ｑ６，Ｑ８，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｃ
と、を備えていることを特徴とする。
うにする。 【構成】 第１のブロック回路２０に電流を供給する第
１の電流供給手段Ｑ２と、第２のブロック回路３０に電
流を供給する第２の電流供給手段Ｑ３，Ｑ７と、接続を
切換えることによって第１及び第２の電流供給手段を介
して第１及び第２のブロック回路への電流の供給、停止
を行わせる切換手段１，Ｒ１，Ｑ１と、第２のブロック
回路への電流供給開始のタイミング又は電流供給停止の
タイミングのうちの少なくとも一方のタイミングが第１
のブロック回路への対応するタイミングと異なるように
第１又は第２の電流供給手段を制御する制御手段Ｑ４，
Ｑ５，Ｑ６，Ｑ８，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｃ
と、を備えていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はスタンバイ機能を備えた
スタンバイ回路に関するもので、特に集積回路に用いら
れる。
スタンバイ回路に関するもので、特に集積回路に用いら
れる。
【０００２】
【従来の技術】一般に、音響用や自動車用に使用される
集積回路（以下、ＩＣともいう）にはスタンバイ機能、
すなわち電源電圧が印加されても電流がほとんど流れな
いという機能が内蔵されている。このようなスタンバイ
機能を備えた従来のスタンバイ回路の例を図２に示す。
このスタンバイ回路は、スタンバイ切換用スイッチ１
と、スタンバイスイッチング用トランジスタＱ１，Ｑ
２，Ｑ３と、抵抗Ｒ１，Ｒ２とを有している。スイッチ
１は切換用の接点１ａ，１ｂと、固定接点１ｃとを有し
ている。接点１ａは駆動電源Ｖccに接続され、接点１ｂ
は接地電源に接続されている。抵抗Ｒ１の一端はスイッ
チ１の固定接点１ｃに接続され、他端はＮＰＮ型のトラ
ンジスタＱ１のベースに接続されている。トランジスタ
Ｑ１のコレクタはＰＮＰ型のトランジスタＱ２，Ｑ３の
ベースに接続され、トランジスタＱ１のエミッタは抵抗
Ｒ２を介して接地電源に接続される。トランジスタＱ
２，Ｑ３の各エミッタは駆動電源Ｖccに接続され、トラ
ンジスタＱ２のコレクタはブロック回路２０に、トラン
ジスタＱ３のコレクタはブロック回路３０に各々接続さ
れている。
集積回路（以下、ＩＣともいう）にはスタンバイ機能、
すなわち電源電圧が印加されても電流がほとんど流れな
いという機能が内蔵されている。このようなスタンバイ
機能を備えた従来のスタンバイ回路の例を図２に示す。
このスタンバイ回路は、スタンバイ切換用スイッチ１
と、スタンバイスイッチング用トランジスタＱ１，Ｑ
２，Ｑ３と、抵抗Ｒ１，Ｒ２とを有している。スイッチ
１は切換用の接点１ａ，１ｂと、固定接点１ｃとを有し
ている。接点１ａは駆動電源Ｖccに接続され、接点１ｂ
は接地電源に接続されている。抵抗Ｒ１の一端はスイッ
チ１の固定接点１ｃに接続され、他端はＮＰＮ型のトラ
ンジスタＱ１のベースに接続されている。トランジスタ
Ｑ１のコレクタはＰＮＰ型のトランジスタＱ２，Ｑ３の
ベースに接続され、トランジスタＱ１のエミッタは抵抗
Ｒ２を介して接地電源に接続される。トランジスタＱ
２，Ｑ３の各エミッタは駆動電源Ｖccに接続され、トラ
ンジスタＱ２のコレクタはブロック回路２０に、トラン
ジスタＱ３のコレクタはブロック回路３０に各々接続さ
れている。
【０００３】スイッチ１を接点１ａ側に接続するとトラ
ンジスタＱ１，Ｑ２，Ｑ３が動作し、ブロック回路２
０，３０に電流が供給され、定常状態となる。又スイッ
チ１を切換えて接点１ｂ側に接続するとトランジスタＱ
１，Ｑ２，Ｑ３がカットオフされ、ブロック回路２０，
３０に電流が供給されず、スタンバイ状態となる。
ンジスタＱ１，Ｑ２，Ｑ３が動作し、ブロック回路２
０，３０に電流が供給され、定常状態となる。又スイッ
チ１を切換えて接点１ｂ側に接続するとトランジスタＱ
１，Ｑ２，Ｑ３がカットオフされ、ブロック回路２０，
３０に電流が供給されず、スタンバイ状態となる。
【０００４】
【発明が解決しようとする課題】上述の従来のスタンバ
イ回路においては、スイッチ１の接続を接点１ｂ側から
接点１ａ側に切換えた場合、トランジスタＱ２，Ｑ３が
ブロック回路２０，３０に各々供給される電流のタイミ
ングは全く同時となる。又、スイッチ１の接続を接点１
ａ側から接点１ｂ側に切換えた場合には電流の供給を止
めるタイミングも同時となる。ここでブロック回路２０
とブロック回路３０の間で何らかの関係、例えばブロッ
ク回路２０が出力回路であってブロック回路３０が入力
回路であって、入力信号や出力信号を伝え合うような関
係がある場合には、ブロック回路２０とブロック回路３
０の立上がりや立下がりのタイミングのわずかなズレ
で、伝達される信号を誤認識し、ブロック回路が誤動作
をする可能性があった。
イ回路においては、スイッチ１の接続を接点１ｂ側から
接点１ａ側に切換えた場合、トランジスタＱ２，Ｑ３が
ブロック回路２０，３０に各々供給される電流のタイミ
ングは全く同時となる。又、スイッチ１の接続を接点１
ａ側から接点１ｂ側に切換えた場合には電流の供給を止
めるタイミングも同時となる。ここでブロック回路２０
とブロック回路３０の間で何らかの関係、例えばブロッ
ク回路２０が出力回路であってブロック回路３０が入力
回路であって、入力信号や出力信号を伝え合うような関
係がある場合には、ブロック回路２０とブロック回路３
０の立上がりや立下がりのタイミングのわずかなズレ
で、伝達される信号を誤認識し、ブロック回路が誤動作
をする可能性があった。
【０００５】本発明は上記事情を考慮してなされたもの
であって、スタンバイ状態と定常状態のうちの一方の状
態から他方の状態に切換わる際に、ブロック回路に誤動
作を生じさせないスタンバイ回路を提供することを目的
とする。
であって、スタンバイ状態と定常状態のうちの一方の状
態から他方の状態に切換わる際に、ブロック回路に誤動
作を生じさせないスタンバイ回路を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明によるスタンバイ
回路は、第１のブロック回路に電流を供給する第１の電
流供給手段と、第２のブロック回路に電流を供給する第
２の電流供給手段と、接続を切換えることによって第１
及び第２の電流供給手段を介して第１及び第２のブロッ
ク回路への電流の供給、停止を行わせる切換手段と、第
２のブロック回路への電流供給開始のタイミング又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが第１のブロック回路への対応するタイミングと
異なるように第１又は第２の電流供給手段を制御する制
御手段と、を備えていることを特徴とする。
回路は、第１のブロック回路に電流を供給する第１の電
流供給手段と、第２のブロック回路に電流を供給する第
２の電流供給手段と、接続を切換えることによって第１
及び第２の電流供給手段を介して第１及び第２のブロッ
ク回路への電流の供給、停止を行わせる切換手段と、第
２のブロック回路への電流供給開始のタイミング又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが第１のブロック回路への対応するタイミングと
異なるように第１又は第２の電流供給手段を制御する制
御手段と、を備えていることを特徴とする。
【０００７】
【作用】このように構成された本発明のスタンバイ回路
によれば、制御手段によって第１のブロック回路と第２
のブロック回路への電流供給開始のタイミング、又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが異なるようにされる。これにより、定常状態
（電流が供給されている状態）又はスタンバイ状態（電
流が供給されていない状態）のうちの一方の状態から他
方の状態に切換わる際に、ブロック回路に誤動作を生じ
させないようにすることができる。
によれば、制御手段によって第１のブロック回路と第２
のブロック回路への電流供給開始のタイミング、又は電
流供給停止のタイミングのうちの少なくとも一方のタイ
ミングが異なるようにされる。これにより、定常状態
（電流が供給されている状態）又はスタンバイ状態（電
流が供給されていない状態）のうちの一方の状態から他
方の状態に切換わる際に、ブロック回路に誤動作を生じ
させないようにすることができる。
【０００８】
【実施例】本発明によるスタンバイ回路の一実施例の構
成を図１に示す。この実施例のスタンバイ回路は図２に
示す従来のスタンバイ回路において、ＰＮＰ型のトラン
ジスタＱ４，Ｑ５，Ｑ６，Ｑ７と、ＮＰＮ型のトランジ
スタＱ８と、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７と、キ
ャパシタＣを新たに設けたものである。
成を図１に示す。この実施例のスタンバイ回路は図２に
示す従来のスタンバイ回路において、ＰＮＰ型のトラン
ジスタＱ４，Ｑ５，Ｑ６，Ｑ７と、ＮＰＮ型のトランジ
スタＱ８と、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７と、キ
ャパシタＣを新たに設けたものである。
【０００９】トランジスタＱ４，Ｑ５はエミッタが駆動
電源Ｖccに接続され、ベースがトランジスタＱ１のコレ
クタに接続される。又トランジスタＱ４のコレクタは直
列接続された抵抗Ｒ３，Ｒ４を介して接地電源に接続さ
れ、トランジスタＱ５のコレクタは直列接続された抵抗
Ｒ６，Ｒ７を介して接地電源に接続される。そしてキャ
パシタＣは抵抗Ｒ４と並列に接続される。トランジスタ
Ｑ６のエミッタは抵抗Ｒ３と抵抗Ｒ４の接続点のノード
５に接続され、ベースは抵抗Ｒ６と抵抗Ｒ７の接続点の
ノード６に接続され、コレクタは抵抗Ｒ５を介して接続
電源に接続される。トランジスタＱ７はエミッタが駆動
電源に接続され、ベースがトランジスタＱ８のコレクタ
に接続され、コレクタがトランジスタＱ３のコレクタに
接続されている。トランジスタＱ８はベースがトランジ
スタＱ６のコレクタに接続され、エミッタが接地されて
いる。
電源Ｖccに接続され、ベースがトランジスタＱ１のコレ
クタに接続される。又トランジスタＱ４のコレクタは直
列接続された抵抗Ｒ３，Ｒ４を介して接地電源に接続さ
れ、トランジスタＱ５のコレクタは直列接続された抵抗
Ｒ６，Ｒ７を介して接地電源に接続される。そしてキャ
パシタＣは抵抗Ｒ４と並列に接続される。トランジスタ
Ｑ６のエミッタは抵抗Ｒ３と抵抗Ｒ４の接続点のノード
５に接続され、ベースは抵抗Ｒ６と抵抗Ｒ７の接続点の
ノード６に接続され、コレクタは抵抗Ｒ５を介して接続
電源に接続される。トランジスタＱ７はエミッタが駆動
電源に接続され、ベースがトランジスタＱ８のコレクタ
に接続され、コレクタがトランジスタＱ３のコレクタに
接続されている。トランジスタＱ８はベースがトランジ
スタＱ６のコレクタに接続され、エミッタが接地されて
いる。
【００１０】このようなスタンバイ回路において、スイ
ッチ１が接点１ａ側に接続されている場合は、トランジ
スタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５が動作状態にあり、
トランジスタＱ２，Ｑ３を介してブロック回路２０，３
０に電流が供給される。この時、ノード５の電位を
Ｖ1 、ノード６の電位をＶ2 とした場合に、次の条件 Ｖ1 ≦Ｖ2 を満たすように抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７の値
が設定されているものとする。
ッチ１が接点１ａ側に接続されている場合は、トランジ
スタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５が動作状態にあり、
トランジスタＱ２，Ｑ３を介してブロック回路２０，３
０に電流が供給される。この時、ノード５の電位を
Ｖ1 、ノード６の電位をＶ2 とした場合に、次の条件 Ｖ1 ≦Ｖ2 を満たすように抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７の値
が設定されているものとする。
【００１１】上記条件の下では、トランジスタＲ６はカ
ットオフ状態にある。
ットオフ状態にある。
【００１２】このような状態にある場合に、スイッチ１
を接点１ａ側から接点１ｂ側に切換えると、トランジス
タＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５がカットオフ状態とな
り、ブロック回路２０への電流の供給が停止し、ブロッ
ク回路２０がスタンバイ状態になる。しかし、この時キ
ャパシタＣに残った電荷により Ｖ1 ＞Ｖ2 （＝０） となり、キャパシタＣから電荷が放出されている間は、
トランジスタＱ６が動作し続け、これによりトランジス
タＱ７とＱ８が動作し、ブロック回路３０へ電流が供給
される。そして、キャパシタＣからの電荷の放出が終了
すると、トランジスタＱ６，Ｑ７，Ｑ８がカットオフ
し、ブロック回路３０への電流の供給が停止し、ブロッ
ク回路３０がスタンバイ状態になる。
を接点１ａ側から接点１ｂ側に切換えると、トランジス
タＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５がカットオフ状態とな
り、ブロック回路２０への電流の供給が停止し、ブロッ
ク回路２０がスタンバイ状態になる。しかし、この時キ
ャパシタＣに残った電荷により Ｖ1 ＞Ｖ2 （＝０） となり、キャパシタＣから電荷が放出されている間は、
トランジスタＱ６が動作し続け、これによりトランジス
タＱ７とＱ８が動作し、ブロック回路３０へ電流が供給
される。そして、キャパシタＣからの電荷の放出が終了
すると、トランジスタＱ６，Ｑ７，Ｑ８がカットオフ
し、ブロック回路３０への電流の供給が停止し、ブロッ
ク回路３０がスタンバイ状態になる。
【００１３】上述したように、トランジスタＱ４，Ｑ
５，Ｑ６，Ｑ７，Ｑ８と、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ
６，Ｒ７と、キャパシタＣを新たに設けたことにより、
ブロック回路２０とブロック回路３０のスタンバイ状態
に入るタイミングを異なるようにすることが可能とな
り、ブロック回路２０，３０に誤動作を生じさせないよ
うにすることができる。
５，Ｑ６，Ｑ７，Ｑ８と、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ
６，Ｒ７と、キャパシタＣを新たに設けたことにより、
ブロック回路２０とブロック回路３０のスタンバイ状態
に入るタイミングを異なるようにすることが可能とな
り、ブロック回路２０，３０に誤動作を生じさせないよ
うにすることができる。
【００１４】なお上記実施例においては、定常状態から
スタンバイ状態に切換わる際の誤動作防止の例を説明し
たがスタンバイ状態から定常状態に切換わる際の誤動作
防止も同様に行うことができる。
スタンバイ状態に切換わる際の誤動作防止の例を説明し
たがスタンバイ状態から定常状態に切換わる際の誤動作
防止も同様に行うことができる。
【００１５】
【発明の効果】本発明によれば、定常状態とスタンバイ
状態のうちの一方の状態から他方の状態に切換わる際
に、ブロック回路に誤動作が生じるのを防止できる。
状態のうちの一方の状態から他方の状態に切換わる際
に、ブロック回路に誤動作が生じるのを防止できる。
【図１】本発明の一実施例の構成を示す回路図。
【図２】従来のスタンバイ回路を示す回路図。
１ スタンバイ切換用スイッチ Ｑ１，Ｑ８ ＮＰＮ型トランジスタ Ｑ２〜Ｑ７ ＰＮＰ型トランジスタ Ｒ１〜Ｒ７ 抵抗 Ｖcc 駆動電源 ２０，３０ ブロック回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/00 Ａ 8941−5Ｊ
Claims (1)
- 【請求項１】第１のブロック回路に電流を供給する第１
の電流供給手段と、 第２のブロック回路に電流を供給する第２の電流供給手
段と、 接続を切換えることによって前記第１及び第２の電流供
給手段を介して第１及び第２のブロック回路への電流の
供給、停止を行わせる切換手段と、 前記第２のブロック回路への電流供給開始のタイミング
又は電流供給停止のタイミングのうちの少なくとも一方
のタイミングが前記第１のブロック回路への対応するタ
イミングと異なるように前記第１又は第２の電流供給手
段を制御する制御手段と、 を備えていることを特徴とするスタンバイ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161328A JPH064162A (ja) | 1992-06-19 | 1992-06-19 | スタンバイ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161328A JPH064162A (ja) | 1992-06-19 | 1992-06-19 | スタンバイ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064162A true JPH064162A (ja) | 1994-01-14 |
Family
ID=15733001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4161328A Withdrawn JPH064162A (ja) | 1992-06-19 | 1992-06-19 | スタンバイ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10065379A1 (de) * | 2000-12-27 | 2002-07-18 | Infineon Technologies Ag | Stromspiegelschaltung |
-
1992
- 1992-06-19 JP JP4161328A patent/JPH064162A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10065379A1 (de) * | 2000-12-27 | 2002-07-18 | Infineon Technologies Ag | Stromspiegelschaltung |
| US6657422B2 (en) | 2000-12-27 | 2003-12-02 | Infineon Technologies Ag | Current mirror circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10201095A (ja) | 電源回路 | |
| JPS62174814A (ja) | 安定化電源回路 | |
| JPH064162A (ja) | スタンバイ回路 | |
| JPH0411043B2 (ja) | ||
| JPH07321621A (ja) | 半導体集積回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| EP0746098B1 (en) | Pulse generator, circuit and method for driving electronic devices, and corresponding applications | |
| KR0135732B1 (ko) | 직류 전류를 회로에 공급하는 장치 및 그 방법 | |
| KR920006206Y1 (ko) | 오디오 뮤팅회로 | |
| KR950011623B1 (ko) | 팝노이즈 제거회로 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP3581472B2 (ja) | パルス信号発生回路 | |
| JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
| JP3593737B2 (ja) | 半導体集積回路 | |
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| JP2710334B2 (ja) | 電力増幅装置 | |
| JPH01117685A (ja) | 集積回路化モータ速度制御，駆動回路 | |
| JP3229545B2 (ja) | スイッチング電源 | |
| JPH0722930A (ja) | インピーダンス切替回路 | |
| JPH06196978A (ja) | 直流再生回路 | |
| KR20010056859A (ko) | 전원보호회로 | |
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| JPH0522989A (ja) | モータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |