JPH0637089A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0637089A JPH0637089A JP19238792A JP19238792A JPH0637089A JP H0637089 A JPH0637089 A JP H0637089A JP 19238792 A JP19238792 A JP 19238792A JP 19238792 A JP19238792 A JP 19238792A JP H0637089 A JPH0637089 A JP H0637089A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal wiring
- resist
- insulating layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ２層以上の金属配線を有する半導体装置の製
造方法に関し、金属配線層の下地となる層間絶縁層の表
面をより完全に平坦化することのできる半導体装置の製
造方法を提供することを目的とする。 【構成】 半導体基板上に金属配線層を形成する工程
と、前記金属配線層上に絶縁層を形成する工程と、前記
絶縁層上にレジスト層を塗布する工程と、前記レジスト
層に光を照射して表面を平坦化する工程と、前記レジス
ト層と前記絶縁層の一部をエッチバックする工程とを含
む。
造方法に関し、金属配線層の下地となる層間絶縁層の表
面をより完全に平坦化することのできる半導体装置の製
造方法を提供することを目的とする。 【構成】 半導体基板上に金属配線層を形成する工程
と、前記金属配線層上に絶縁層を形成する工程と、前記
絶縁層上にレジスト層を塗布する工程と、前記レジスト
層に光を照射して表面を平坦化する工程と、前記レジス
ト層と前記絶縁層の一部をエッチバックする工程とを含
む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に２層以上の金属配線を有する半導体装置の
製造方法に関する。
に関し、特に２層以上の金属配線を有する半導体装置の
製造方法に関する。
【０００２】
【従来の技術】半導体装置の集積度の向上と共に、多層
配線が採用されている。配線層の材料としては、抵抗の
低いアルミニウム等の金属が好ましいが、層間絶縁層の
形成に高温処理を必要とすると、金属の採用は難しい。
配線が採用されている。配線層の材料としては、抵抗の
低いアルミニウム等の金属が好ましいが、層間絶縁層の
形成に高温処理を必要とすると、金属の採用は難しい。
【０００３】比較的低温で形成できる絶縁層として、Ｔ
ＥＯＳ（テトラエトキシオルソシラン）を用いたシリコ
ン酸化物層が採用されるようになった。このような低温
で形成できる絶縁層を用いることにより、金属配線層を
２層以上形成することも可能となった。
ＥＯＳ（テトラエトキシオルソシラン）を用いたシリコ
ン酸化物層が採用されるようになった。このような低温
で形成できる絶縁層を用いることにより、金属配線層を
２層以上形成することも可能となった。
【０００４】たとえば、下層配線層としては、多結晶シ
リコンやシリサイドを用い、上層配線層としてアルミニ
ウムを用いて多層配線層を形成する。２層以上の金属配
線層を形成する場合、金属配線層は下地表面の凹凸を強
調してしまう。
リコンやシリサイドを用い、上層配線層としてアルミニ
ウムを用いて多層配線層を形成する。２層以上の金属配
線層を形成する場合、金属配線層は下地表面の凹凸を強
調してしまう。
【０００５】したがって、１層目の金属配線層を形成し
た後、層間絶縁層を形成すると、１層目金属配線層の凹
凸が層間絶縁層にも伝わり、その表面は凹凸を有するも
のとなってしまう。
た後、層間絶縁層を形成すると、１層目金属配線層の凹
凸が層間絶縁層にも伝わり、その表面は凹凸を有するも
のとなってしまう。
【０００６】このような凹凸を有する層間絶縁層上に、
さらに金属配線層を形成すると、２層目以降の金属配線
層の断線等の事故が生じやすい。したがって、１層目金
属配線層を形成した後の層間絶縁層に対しては、平坦化
処理を行なうことが望ましい。
さらに金属配線層を形成すると、２層目以降の金属配線
層の断線等の事故が生じやすい。したがって、１層目金
属配線層を形成した後の層間絶縁層に対しては、平坦化
処理を行なうことが望ましい。
【０００７】図２に従来の技術による多層金属配線層の
製造プロセスを示す。図２（Ａ）に示すように、シリコ
ン（Ｓｉ）基板１の表面部分に、半導体素子を形成す
る。図の構成においては、ｐ型Ｓｉ基板１の表面に、ｎ
+ 型ソース／ドレイン領域２ａ、２ｂが形成されてい
る。
製造プロセスを示す。図２（Ａ）に示すように、シリコ
ン（Ｓｉ）基板１の表面部分に、半導体素子を形成す
る。図の構成においては、ｐ型Ｓｉ基板１の表面に、ｎ
+ 型ソース／ドレイン領域２ａ、２ｂが形成されてい
る。
【０００８】ソース／ドレイン領域２ａ、２ｂに挟まれ
たチャネル領域上にゲート絶縁膜をＳｉＯ2 等で形成
し、その上に多結晶シリコン等で形成されたゲート電極
３を形成する。
たチャネル領域上にゲート絶縁膜をＳｉＯ2 等で形成
し、その上に多結晶シリコン等で形成されたゲート電極
３を形成する。
【０００９】その後、ＰＳＧ（ホスホシリケートガラ
ス）等の層間絶縁層５を形成する。なお、必要に応じて
多結晶シリコン配線層を２層以上形成してもよい。多結
晶シリコン層間の絶縁は、多結晶シリコン層表面の酸化
や、酸化シリコン層の堆積等によって行なう。
ス）等の層間絶縁層５を形成する。なお、必要に応じて
多結晶シリコン配線層を２層以上形成してもよい。多結
晶シリコン層間の絶縁は、多結晶シリコン層表面の酸化
や、酸化シリコン層の堆積等によって行なう。
【００１０】以下、層間絶縁層５の上に、２層の金属配
線層を形成する場合を説明する。まず、ソース／ドレイ
ン領域２ａ、２ｂを露出するように、層間絶縁層５に開
口６ａ、６ｂを形成する。開口６ａ、６ｂを形成した
後、層間絶縁層５上にアルミニウム等の金属配線層７を
形成する。
線層を形成する場合を説明する。まず、ソース／ドレイ
ン領域２ａ、２ｂを露出するように、層間絶縁層５に開
口６ａ、６ｂを形成する。開口６ａ、６ｂを形成した
後、層間絶縁層５上にアルミニウム等の金属配線層７を
形成する。
【００１１】この金属配線層は、たとえば電子ビーム
（ＥＢ）蒸着やスパッタリング等の物理的堆積によって
行なう。このため、金属配線層７表面には、下地の層間
絶縁層５の凹凸をさらに強調したような凹凸が形成され
る。図示の構成においては、開口６ａ、６ｂ上に凹凸８
ａ、８ｂが形成されている。金属配線層７をパターニン
グすると、パターン端部にも凹凸８ｃが形成される。
（ＥＢ）蒸着やスパッタリング等の物理的堆積によって
行なう。このため、金属配線層７表面には、下地の層間
絶縁層５の凹凸をさらに強調したような凹凸が形成され
る。図示の構成においては、開口６ａ、６ｂ上に凹凸８
ａ、８ｂが形成されている。金属配線層７をパターニン
グすると、パターン端部にも凹凸８ｃが形成される。
【００１２】金属配線層７上に、ＴＥＯＳ（テトラエト
キシオルソシラン）のＣＶＤ（化学気相堆積）により、
低温酸化物層１１を堆積する。低温酸化物層１１表面に
は、下地の凹凸を反映した凹凸１２が形成される。
キシオルソシラン）のＣＶＤ（化学気相堆積）により、
低温酸化物層１１を堆積する。低温酸化物層１１表面に
は、下地の凹凸を反映した凹凸１２が形成される。
【００１３】低温酸化物層１１表面の凹凸を平坦化する
ため、低温酸化物層１１表面にノボラック系のレジスト
層１３をスピン塗布する。スピン塗布によってレジスト
層１３の表面はかなり平坦化させるが、下地の凹凸１２
部分においては、若干の凹凸が残る。
ため、低温酸化物層１１表面にノボラック系のレジスト
層１３をスピン塗布する。スピン塗布によってレジスト
層１３の表面はかなり平坦化させるが、下地の凹凸１２
部分においては、若干の凹凸が残る。
【００１４】次に、図２（Ｂ）に示すように、レジスト
層１３と低温酸化物層１１をＣＦ4、ＣＨＦ3 等のフレ
オン系ガスと酸素ガスを混合したエッチングガス等を用
い、プラズマを用いたドライエッチングによりエッチバ
ックする。このエッチバック工程は、レジスト層１３お
よび低温酸化物層１１をほぼ均等にエッチングすること
ができる。
層１３と低温酸化物層１１をＣＦ4、ＣＨＦ3 等のフレ
オン系ガスと酸素ガスを混合したエッチングガス等を用
い、プラズマを用いたドライエッチングによりエッチバ
ックする。このエッチバック工程は、レジスト層１３お
よび低温酸化物層１１をほぼ均等にエッチングすること
ができる。
【００１５】所定厚さの低温酸化物層１１ｐを残してエ
ッチバックを停止した状態が図２（Ｂ）である。下地表
面と比較すると、大幅に平滑化された表面が得られてい
る。しかしながら、レジスト層１３表面に存在した凹凸
１４が若干低温酸化物層１１ｐにも残されている。
ッチバックを停止した状態が図２（Ｂ）である。下地表
面と比較すると、大幅に平滑化された表面が得られてい
る。しかしながら、レジスト層１３表面に存在した凹凸
１４が若干低温酸化物層１１ｐにも残されている。
【００１６】図２（Ｃ）に示すように、平坦化した表面
を有する低温酸化物層１１ｂ表面に、２層目の金属配線
層１５をアルミニウム等によって形成する。低温酸化物
層１１ｐの表面に、凹凸１４が存在するため、２層目の
金属配線層１５表面には強調された凹凸１６が形成され
る。このような金属配線層の凹凸は、金属配線層の断線
の原因となるため、できるだけ防止することが望まれ
る。
を有する低温酸化物層１１ｂ表面に、２層目の金属配線
層１５をアルミニウム等によって形成する。低温酸化物
層１１ｐの表面に、凹凸１４が存在するため、２層目の
金属配線層１５表面には強調された凹凸１６が形成され
る。このような金属配線層の凹凸は、金属配線層の断線
の原因となるため、できるだけ防止することが望まれ
る。
【００１７】
【発明が解決しようとする課題】以上説明したように、
従来の技術による層間絶縁層表面の平坦化によれば、下
地表面の凹凸はかなり緩和されるが、完全に平坦化する
ことは極めて難しい。このため、２層目以降の金属配線
層の断線等の事故の危険性が残る。
従来の技術による層間絶縁層表面の平坦化によれば、下
地表面の凹凸はかなり緩和されるが、完全に平坦化する
ことは極めて難しい。このため、２層目以降の金属配線
層の断線等の事故の危険性が残る。
【００１８】本発明の目的は、金属配線層の下地となる
層間絶縁層の表面をより完全に平坦化することのできる
半導体装置の製造方法を提供することである。
層間絶縁層の表面をより完全に平坦化することのできる
半導体装置の製造方法を提供することである。
【００１９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に金属配線層を形成する工程
と、前記金属配線層上に絶縁層を形成する工程と、前記
絶縁層上にレジスト層を塗布する工程と、前記レジスト
層に光を照射して表面を平坦化する工程と、前記レジス
ト層と前記絶縁層の一部をエッチバックする工程とを含
む。
造方法は、半導体基板上に金属配線層を形成する工程
と、前記金属配線層上に絶縁層を形成する工程と、前記
絶縁層上にレジスト層を塗布する工程と、前記レジスト
層に光を照射して表面を平坦化する工程と、前記レジス
ト層と前記絶縁層の一部をエッチバックする工程とを含
む。
【００２０】
【作用】絶縁層上にレジスト層を塗布した後、レジスト
層に光を照射することにより、レジスト層表面はより平
坦化される。このように、レジスト層表面を平坦化した
後、エッチバックを行なうことにより、より完全に平坦
化された表面を有する層間絶縁層が得られる。
層に光を照射することにより、レジスト層表面はより平
坦化される。このように、レジスト層表面を平坦化した
後、エッチバックを行なうことにより、より完全に平坦
化された表面を有する層間絶縁層が得られる。
【００２１】
【実施例】図１に、本発明の実施例による半導体装置の
製造方法の主要工程を示す。ｐ型シリコンで形成された
Ｓｉ基板１表面部分に、ｎ+ 型ソース／ドレイン領域２
ａ、２ｂ等を形成することにより、半導体素子構造を形
成する。ソース／ドレイン領域２ａ、２ｂ間のチャネル
領域上に、ゲート絶縁膜を介して多結晶シリコン等のゲ
ート電極３を形成する。
製造方法の主要工程を示す。ｐ型シリコンで形成された
Ｓｉ基板１表面部分に、ｎ+ 型ソース／ドレイン領域２
ａ、２ｂ等を形成することにより、半導体素子構造を形
成する。ソース／ドレイン領域２ａ、２ｂ間のチャネル
領域上に、ゲート絶縁膜を介して多結晶シリコン等のゲ
ート電極３を形成する。
【００２２】また、必要に応じてゲート電極３上に熱酸
化、シリコン酸化物堆積等により絶縁層を形成し、多層
多結晶シリコン配線層を形成する。なお、多結晶シリコ
ンに代えてシリサイド等を用いることもできる。
化、シリコン酸化物堆積等により絶縁層を形成し、多層
多結晶シリコン配線層を形成する。なお、多結晶シリコ
ンに代えてシリサイド等を用いることもできる。
【００２３】ゲート電極３を覆って、ＰＳＧ（ホスホシ
リケートガラス）等の層間絶縁層５を形成する。層間絶
縁層５にホトリソグラフィにより開口６ａ、６ｂを形成
し、ソース／ドレイン領域２ａ、２ｂの表面を露出す
る。
リケートガラス）等の層間絶縁層５を形成する。層間絶
縁層５にホトリソグラフィにより開口６ａ、６ｂを形成
し、ソース／ドレイン領域２ａ、２ｂの表面を露出す
る。
【００２４】層間絶縁層５の上に、アルミニウム等の金
属配線層７をスパッタリング、ＥＢ蒸着等によって形成
する。金属配線層７表面には、下地表面の凹凸を反映し
た凹凸８ａ、８ｂが形成される。また、金属配線層７を
パターニングすることにより、金属配線層端部にも凹凸
８ｃが形成される。
属配線層７をスパッタリング、ＥＢ蒸着等によって形成
する。金属配線層７表面には、下地表面の凹凸を反映し
た凹凸８ａ、８ｂが形成される。また、金属配線層７を
パターニングすることにより、金属配線層端部にも凹凸
８ｃが形成される。
【００２５】金属配線層７を覆って、ＴＥＯＳ、ＰＳＧ
等のＣＶＤにより、低温酸化物層１１を形成する。低温
酸化物層１１は、比較的低温で形成されるため、下地で
ある金属配線層７の性能を維持することができる。
等のＣＶＤにより、低温酸化物層１１を形成する。低温
酸化物層１１は、比較的低温で形成されるため、下地で
ある金属配線層７の性能を維持することができる。
【００２６】低温酸化物層１１表面には、下地の凹凸８
ａ、８ｂ、８ｃを反映した凹凸１２ａ、１２ｂ、１２ｃ
が形成される。低温酸化物層１１表面に、ノボラック系
ポジレジストのレジスト層１３をスピン塗布する。レジ
スト層１３表面にも下地の凹凸を反映した凹凸１４ａ、
１４ｂ、１４ｃが若干形成される。
ａ、８ｂ、８ｃを反映した凹凸１２ａ、１２ｂ、１２ｃ
が形成される。低温酸化物層１１表面に、ノボラック系
ポジレジストのレジスト層１３をスピン塗布する。レジ
スト層１３表面にも下地の凹凸を反映した凹凸１４ａ、
１４ｂ、１４ｃが若干形成される。
【００２７】次に、図１（Ｂ）に示すように、レジスト
層１３表面からレジストの感光波長よりも長波長の高強
度の光２０を照射する。たとえば、ハロゲンランプ等の
強度の高い光を集光して照射する。さらに、Ｓｉ基板を
加熱し、１００〜１２０℃程度でレジスト層のベーキン
グを行なう。光照射とベーキングにより、レジスト層１
３ａの表面は、より平滑化される。
層１３表面からレジストの感光波長よりも長波長の高強
度の光２０を照射する。たとえば、ハロゲンランプ等の
強度の高い光を集光して照射する。さらに、Ｓｉ基板を
加熱し、１００〜１２０℃程度でレジスト層のベーキン
グを行なう。光照射とベーキングにより、レジスト層１
３ａの表面は、より平滑化される。
【００２８】このようにして、レジスト層１３ａの表面
を平滑化した後、ＣＦ4 、ＣＨＦ3等のフレオン系ガス
と酸素ガスの混合ガスをエッチングガスとして用い、プ
ラズマエッチングにより、レジスト層１３ａおよび低温
酸化物層１１の一部をエッチバックする。
を平滑化した後、ＣＦ4 、ＣＨＦ3等のフレオン系ガス
と酸素ガスの混合ガスをエッチングガスとして用い、プ
ラズマエッチングにより、レジスト層１３ａおよび低温
酸化物層１１の一部をエッチバックする。
【００２９】レジスト層１３ａの表面が平滑化されてい
るため、エッチバックされた表面はほぼ平坦な形状とな
り、所望厚さの低温酸化物層１１ａを残してエッチバッ
クを停止すると、低温酸化物層１１ａの表面はほぼ完全
に平坦になる。
るため、エッチバックされた表面はほぼ平坦な形状とな
り、所望厚さの低温酸化物層１１ａを残してエッチバッ
クを停止すると、低温酸化物層１１ａの表面はほぼ完全
に平坦になる。
【００３０】図１（Ｃ）に示すように、平坦な表面を有
する低温酸化物層１１ａ上に、２層目の金属配線層１５
をアルミニウム等のスパッタリング、ＥＢ蒸着等によっ
て形成すると、その表面は平坦になる。
する低温酸化物層１１ａ上に、２層目の金属配線層１５
をアルミニウム等のスパッタリング、ＥＢ蒸着等によっ
て形成すると、その表面は平坦になる。
【００３１】その後、金属配線層１５を所望形状にパタ
ーニングする。下地表面が平坦化されているため、２層
目金属配線層１５の表面も平坦となり、その後の使用に
おいても断線等は生じにくい。
ーニングする。下地表面が平坦化されているため、２層
目金属配線層１５の表面も平坦となり、その後の使用に
おいても断線等は生じにくい。
【００３２】このように、金属配線層の下地絶縁層の表
面を平坦化することにより、金属配線層の断線等の事故
が低減でき、半導体装置の信頼性を向上することができ
る。以上実施例に沿って本発明を説明したが、本発明は
これらに制限されるものではない。たとえば、金属配線
層としてアルミニウム以外の金属を用いることもでき
る。
面を平坦化することにより、金属配線層の断線等の事故
が低減でき、半導体装置の信頼性を向上することができ
る。以上実施例に沿って本発明を説明したが、本発明は
これらに制限されるものではない。たとえば、金属配線
層としてアルミニウム以外の金属を用いることもでき
る。
【００３３】また、２層以上の金属配線層を有する半導
体装置であれば、上述の実施例の構造に限らず、種々の
構造を有する半導体装置に同様の金属配線層を形成する
ことができる。その他、種々の変更、改良、組み合わせ
等が可能なことは当業者に自明であろう。
体装置であれば、上述の実施例の構造に限らず、種々の
構造を有する半導体装置に同様の金属配線層を形成する
ことができる。その他、種々の変更、改良、組み合わせ
等が可能なことは当業者に自明であろう。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
凹凸を有する絶縁層の表面をより完全に平坦化すること
ができるため、その上に形成する金属配線層の信頼性を
向上することができる。
凹凸を有する絶縁層の表面をより完全に平坦化すること
ができるため、その上に形成する金属配線層の信頼性を
向上することができる。
【図１】本発明の実施例による半導体装置の製造方法を
説明するための断面図である。
説明するための断面図である。
【図２】従来の技術による半導体装置の製造方法を説明
するための断面図である。
するための断面図である。
１ Ｓｉ基板 ２ ソース／ドレイン領域 ３ ゲート電極 ５ 層間絶縁層 ６ 開口 ７ （１層目）金属配線層 ８、１２、１４ 凹凸 １１ 低温酸化物層 １３ レジスト層 １５ （２層目）金属配線層 ２０ 光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鳥畑 貞二 宮城県黒川郡大和町松坂平１丁目６番地 富士フイルムマイクロデバイス株式会社内
Claims (3)
- 【請求項１】 半導体基板（１）上に金属配線層（７）
を形成する工程と、 前記金属配線層（７）上に絶縁層（１１）を形成する工
程と、 前記絶縁層（１１）上にレジスト層（１３）を塗布する
工程と、 前記レジスト層（１３）に光を照射して表面を平坦化す
る工程と、 前記レジスト層（１３）と前記絶縁層（１１）の一部を
エッチバックする工程とを含む半導体装置の製造方法。 - 【請求項２】 前記レジスト層がノボラック系のポジレ
ジストで形成される請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記光を照射して表面を平坦化する工程
の後に前記レジスト層（１３）をベーキングする工程を
さらに含む請求項１ないし２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19238792A JPH0637089A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19238792A JPH0637089A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637089A true JPH0637089A (ja) | 1994-02-10 |
Family
ID=16290456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19238792A Withdrawn JPH0637089A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637089A (ja) |
-
1992
- 1992-07-20 JP JP19238792A patent/JPH0637089A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US5169801A (en) | Method for fabricating a semiconductor device | |
| KR100195246B1 (ko) | Sog를 이용한 반도체장치에서의 콘택홀 제조방법 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH0637090A (ja) | 半導体装置の製造方法 | |
| US5804514A (en) | Method of planarizing a film of a semiconductor device | |
| JPH0637089A (ja) | 半導体装置の製造方法 | |
| JPS60217644A (ja) | 半導体装置の製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JP2003045970A (ja) | 半導体装置及びその製造方法 | |
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| JP3350156B2 (ja) | 半導体装置の製造方法 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH04165651A (ja) | 半導体装置の製造方法 | |
| JPH0897285A (ja) | 配線層間膜の形成方法 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPH0476920A (ja) | 半導体装置の製造方法 | |
| JPH06124914A (ja) | 半導体装置の製造方法 | |
| JPH03167840A (ja) | 半導体素子の製造方法 | |
| JP2002050688A (ja) | 半導体装置およびその製造方法 | |
| JPH08186168A (ja) | 半導体装置の製造方法 | |
| JPH05347303A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |