JPH08186168A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08186168A JPH08186168A JP6722095A JP6722095A JPH08186168A JP H08186168 A JPH08186168 A JP H08186168A JP 6722095 A JP6722095 A JP 6722095A JP 6722095 A JP6722095 A JP 6722095A JP H08186168 A JPH08186168 A JP H08186168A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- wiring
- insulating film
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明の目的は、配線間の接続の簡略化と配
線の信頼性向上を実現する半導体装置の製造方法を提供
することにある。 【構成】 本発明の半導体装置の製造方法は、半導体基
板１の表面に酸化膜２を形成する工程と、前記酸化膜２
上の所定の位置に絶縁性の突起部９を形成する工程と、
前記酸化膜２上に突起部９上にならうように下層配線３
を形成する工程と、前記下層配線３を覆うように層間絶
縁膜４を形成後平坦化し前記突起部９上の下層配線３を
露出させる工程と、前記層間絶縁膜４上に下層配線３と
電気的に接続する上層配線６を形成する工程を具備する
ことを特徴とするものである。 本発明の半導体装置の
製造方法によれば、配線層間に通常形成されるコンタク
トホール５を形成する必要がないので、コンタクトホー
ル５周縁近傍おける上層配線６のコンタクト抵抗の増加
や断線を防止することができる。また、下層配線３と上
層配線６のコンタクト部を層間絶縁膜４を単に全面エッ
チングするだけで形成することができるので、従来に比
して生産性の向上を図ることができる。
線の信頼性向上を実現する半導体装置の製造方法を提供
することにある。 【構成】 本発明の半導体装置の製造方法は、半導体基
板１の表面に酸化膜２を形成する工程と、前記酸化膜２
上の所定の位置に絶縁性の突起部９を形成する工程と、
前記酸化膜２上に突起部９上にならうように下層配線３
を形成する工程と、前記下層配線３を覆うように層間絶
縁膜４を形成後平坦化し前記突起部９上の下層配線３を
露出させる工程と、前記層間絶縁膜４上に下層配線３と
電気的に接続する上層配線６を形成する工程を具備する
ことを特徴とするものである。 本発明の半導体装置の
製造方法によれば、配線層間に通常形成されるコンタク
トホール５を形成する必要がないので、コンタクトホー
ル５周縁近傍おける上層配線６のコンタクト抵抗の増加
や断線を防止することができる。また、下層配線３と上
層配線６のコンタクト部を層間絶縁膜４を単に全面エッ
チングするだけで形成することができるので、従来に比
して生産性の向上を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多層配線の形成方法に関する。
に関し、特に多層配線の形成方法に関する。
【０００２】
【従来の技術】従来より多層配線の形成方法として２つ
の方法が採用されている。まず第１の方法を、図３を参
照にして説明する。図３（ａ）に示すように、半導体基
板１の表面に形成された酸化膜２上にＡｌ等の配線材料
を蒸着法やスパッタ法により被着した後、ホトリソプロ
セスにより配線材料をパターニングし下層配線３を形成
する。次に、図３（ｂ）に示すように、下層配線３を覆
うように全面に層間絶縁膜４を形成した後、ホトリソプ
ロセスにより層間絶縁膜４にコンタクトホール５を形成
する。最後に、図３（ｃ）に示すように、下層配線３と
同様の方法で配線材料を被着した後パターニングし、上
層配線６を形成するものである。
の方法が採用されている。まず第１の方法を、図３を参
照にして説明する。図３（ａ）に示すように、半導体基
板１の表面に形成された酸化膜２上にＡｌ等の配線材料
を蒸着法やスパッタ法により被着した後、ホトリソプロ
セスにより配線材料をパターニングし下層配線３を形成
する。次に、図３（ｂ）に示すように、下層配線３を覆
うように全面に層間絶縁膜４を形成した後、ホトリソプ
ロセスにより層間絶縁膜４にコンタクトホール５を形成
する。最後に、図３（ｃ）に示すように、下層配線３と
同様の方法で配線材料を被着した後パターニングし、上
層配線６を形成するものである。
【０００３】また、第２の方法は、図４（ａ）に示すよ
うに、半導体基板１に表面に形成された酸化膜２上にＡ
ｌ等の配線材料を蒸着法やスパッタ法により被着した
後、ホトリソプロセスにより配線材料をパターニングし
て下層配線３を形成する。次に、図４（ｂ）に示すよう
に、下層配線３を覆うように全面に層間絶縁膜４を形成
した後、ホトリソプロセスにより層間絶縁膜４にコンタ
クトホール５を形成する。次に、図４（ｃ）に示すよう
に、コンタクトホール５内を含む全面に高融点金属、例
えばＷ（タングステン）をＣＶＤ法により被着した後、
エッチバックしてコンタクトホール５内のみにＷを残す
ようにしてプラグ７を形成する。最後に、図４（ｄ）に
示すように、蒸着法やスパッタ法によりＡｌからなる配
線材料を被着した後パターニングし、プラグ７に電気的
に接続する上層配線６を形成するものである。
うに、半導体基板１に表面に形成された酸化膜２上にＡ
ｌ等の配線材料を蒸着法やスパッタ法により被着した
後、ホトリソプロセスにより配線材料をパターニングし
て下層配線３を形成する。次に、図４（ｂ）に示すよう
に、下層配線３を覆うように全面に層間絶縁膜４を形成
した後、ホトリソプロセスにより層間絶縁膜４にコンタ
クトホール５を形成する。次に、図４（ｃ）に示すよう
に、コンタクトホール５内を含む全面に高融点金属、例
えばＷ（タングステン）をＣＶＤ法により被着した後、
エッチバックしてコンタクトホール５内のみにＷを残す
ようにしてプラグ７を形成する。最後に、図４（ｄ）に
示すように、蒸着法やスパッタ法によりＡｌからなる配
線材料を被着した後パターニングし、プラグ７に電気的
に接続する上層配線６を形成するものである。
【０００４】
【発明が解決しようとする課題】しかし、上述の第１の
方法では、コンタクトホール５の側壁の傾斜が垂直に近
い場合、上層配線６を被着したときに、開口部周縁近傍
で上層配線６に薄い部分が生じてコンタクト抵抗が増加
したり、あるいは、断線などの接続不良を生じ易くな
る。
方法では、コンタクトホール５の側壁の傾斜が垂直に近
い場合、上層配線６を被着したときに、開口部周縁近傍
で上層配線６に薄い部分が生じてコンタクト抵抗が増加
したり、あるいは、断線などの接続不良を生じ易くな
る。
【０００５】一方、コンタクト抵抗の増加や断線による
接続不良を防止するために、コンタクトホール５の側壁
の傾斜を緩やかにすると開口部面積が大きくなり、微細
化が困難となってくる。また、上述の第２の方法では、
プラグ７の形成の工程を追加しなければならず、しか
も、その工程が複雑であるため生産性の向上を図ること
ができなっかた。
接続不良を防止するために、コンタクトホール５の側壁
の傾斜を緩やかにすると開口部面積が大きくなり、微細
化が困難となってくる。また、上述の第２の方法では、
プラグ７の形成の工程を追加しなければならず、しか
も、その工程が複雑であるため生産性の向上を図ること
ができなっかた。
【０００６】さらに、ＷはＷＦ（フッ化タングステン）
を用いたＣＶＤ法により被着されるので、ＷＦ中のＦ
（フッ素）とＡｌからなる下層配線３とが反応してＡｌ
Ｆ（フッ化アルミニウム）が下層配線３上に形成され
る。このため、Ａｌからなる下層配線３とＷのプラグ７
のコンタクト抵抗は、Ａｌからなる下層配線３と上層配
線６とを直接接続した場合のコンタクト抵抗に比べて非
常に高くなるという問題も生じている。
を用いたＣＶＤ法により被着されるので、ＷＦ中のＦ
（フッ素）とＡｌからなる下層配線３とが反応してＡｌ
Ｆ（フッ化アルミニウム）が下層配線３上に形成され
る。このため、Ａｌからなる下層配線３とＷのプラグ７
のコンタクト抵抗は、Ａｌからなる下層配線３と上層配
線６とを直接接続した場合のコンタクト抵抗に比べて非
常に高くなるという問題も生じている。
【０００７】本発明の目的は、上述した問題点に鑑み、
配線間の接続の簡略化と配線の信頼性向上を実現する半
導体装置の製造方法を提供することにある。
配線間の接続の簡略化と配線の信頼性向上を実現する半
導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような構成をとる。すなわち、請求
項１記載の半導体装置の製造方法は、半導体基板の表面
に酸化膜を形成する工程と、前記酸化膜上の所定の位置
に絶縁性の突起部を形成する工程と、前記酸化膜上に突
起部上にならうように下層配線を形成する工程と、前記
下層配線を覆うように層間絶縁膜を形成後平坦化し前記
突起部上の下層配線を露出させる工程と、前記層間絶縁
膜上に下層配線と電気的に接続する上層配線を形成する
工程を具備することを特徴とする半導体装置の製造方
法。
達成するために次のような構成をとる。すなわち、請求
項１記載の半導体装置の製造方法は、半導体基板の表面
に酸化膜を形成する工程と、前記酸化膜上の所定の位置
に絶縁性の突起部を形成する工程と、前記酸化膜上に突
起部上にならうように下層配線を形成する工程と、前記
下層配線を覆うように層間絶縁膜を形成後平坦化し前記
突起部上の下層配線を露出させる工程と、前記層間絶縁
膜上に下層配線と電気的に接続する上層配線を形成する
工程を具備することを特徴とする半導体装置の製造方
法。
【０００９】請求項２記載の半導体装置の製造方法は、
請求項１に係る半導体装置の製造方法において、前記酸
化膜にレジストを選択的に被覆し、このレジストをマス
クにエッチングして突起部を形成することを特徴とする
ものである。請求項３記載の半導体装置の製造方法は、
請求項１に係る半導体装置の製造方法において、前記酸
化膜上に窒化膜を形成し、この窒化膜上にレジストを選
択的に被覆し、このレジストをマスクにエッチングして
突起部を形成することを特徴とするものである。
請求項１に係る半導体装置の製造方法において、前記酸
化膜にレジストを選択的に被覆し、このレジストをマス
クにエッチングして突起部を形成することを特徴とする
ものである。請求項３記載の半導体装置の製造方法は、
請求項１に係る半導体装置の製造方法において、前記酸
化膜上に窒化膜を形成し、この窒化膜上にレジストを選
択的に被覆し、このレジストをマスクにエッチングして
突起部を形成することを特徴とするものである。
【００１０】
【作用】本発明の半導体装置の製造方法によれば、絶縁
性の突起部で突出するように形成された下層配線とその
上方に形成された上層配線とを電気的に接続しているの
で、配線層間に通常形成されるコンタクトホールを形成
する必要がない。そのためコンタクトホール周縁近傍お
ける上層配線のコンタクト抵抗の増加や断線を防止する
ことができる。このため、信頼性の高い多層配線を形成
することができる。
性の突起部で突出するように形成された下層配線とその
上方に形成された上層配線とを電気的に接続しているの
で、配線層間に通常形成されるコンタクトホールを形成
する必要がない。そのためコンタクトホール周縁近傍お
ける上層配線のコンタクト抵抗の増加や断線を防止する
ことができる。このため、信頼性の高い多層配線を形成
することができる。
【００１１】また、下層配線と上層配線のコンタクト部
を層間絶縁膜を単に平坦化するだけで形成することがで
きるので、従来に比して生産性の向上を図ることができ
る。
を層間絶縁膜を単に平坦化するだけで形成することがで
きるので、従来に比して生産性の向上を図ることができ
る。
【００１２】
【実施例】以下、本発明の実施例を、図１を参照しつつ
説明する。尚、従来と同一部分や相当部分には同一の符
号を付している。まず、図１（ａ）に示すように、半導
体基板１、例えばＳｉ基板を高温の酸化雰囲気中で熱酸
化し、半導体基板１の表面に酸化膜２を形成した後、所
定の箇所にレジスト８を形成する。酸化膜２の膜厚は、
次の工程でエッチングされる関係から所望の厚さより厚
く形成する。
説明する。尚、従来と同一部分や相当部分には同一の符
号を付している。まず、図１（ａ）に示すように、半導
体基板１、例えばＳｉ基板を高温の酸化雰囲気中で熱酸
化し、半導体基板１の表面に酸化膜２を形成した後、所
定の箇所にレジスト８を形成する。酸化膜２の膜厚は、
次の工程でエッチングされる関係から所望の厚さより厚
く形成する。
【００１３】次に、図１（ｂ）に示すように、レジスト
８をマスクとして、ドライエッチング法やウエットエッ
チング法を用いて酸化膜２をエッチングして突起部９を
形成する。次に、図１（ｃ）に示すように、酸化膜２上
に形成された突起部９を覆うように、蒸着法やスパッタ
法によりＡｌ等の配線材料を被着した後、ホトリソプロ
セスにより配線材料をパターニングし、突起部９上に下
層配線３を形成する。
８をマスクとして、ドライエッチング法やウエットエッ
チング法を用いて酸化膜２をエッチングして突起部９を
形成する。次に、図１（ｃ）に示すように、酸化膜２上
に形成された突起部９を覆うように、蒸着法やスパッタ
法によりＡｌ等の配線材料を被着した後、ホトリソプロ
セスにより配線材料をパターニングし、突起部９上に下
層配線３を形成する。
【００１４】次に、図１（ｄ）に示すように、下層配線
３を覆うように層間絶縁膜４を形成する。層間絶縁膜４
にＳｉＯ2 等の無機絶縁物を用いた場合は、層間絶縁膜
４をＣＶＤ法で形成した後、その表面を平坦化する必要
がある。一方、層間絶縁膜４としてポリイミド樹脂等の
有機絶縁物を用いた場合は、それ自体に平坦化する能力
があり、スピンコート法で塗布し熱処理で膜を硬化させ
ることで平坦な層間絶縁膜４を形成することができる。
３を覆うように層間絶縁膜４を形成する。層間絶縁膜４
にＳｉＯ2 等の無機絶縁物を用いた場合は、層間絶縁膜
４をＣＶＤ法で形成した後、その表面を平坦化する必要
がある。一方、層間絶縁膜４としてポリイミド樹脂等の
有機絶縁物を用いた場合は、それ自体に平坦化する能力
があり、スピンコート法で塗布し熱処理で膜を硬化させ
ることで平坦な層間絶縁膜４を形成することができる。
【００１５】次に、図１（ｅ）に示すように、平坦な層
間絶縁膜４を平坦化し、突起部９上の下層配線３を層間
絶縁膜４上に露出させる。平坦化する技術として、従来
より行われているエッチングの他に、化学的機械研磨
（ＣＭＰ法）がある。エッチングには、ドライエッチン
グ法やウエットエッチング法のいずれも利用できるが、
均一性や再現性の点からドライエッチング法を利用する
ことが好ましい。
間絶縁膜４を平坦化し、突起部９上の下層配線３を層間
絶縁膜４上に露出させる。平坦化する技術として、従来
より行われているエッチングの他に、化学的機械研磨
（ＣＭＰ法）がある。エッチングには、ドライエッチン
グ法やウエットエッチング法のいずれも利用できるが、
均一性や再現性の点からドライエッチング法を利用する
ことが好ましい。
【００１６】化学的機械研磨は、研磨剤を性溶液中に分
散させたスラリーを滴下しながら、研磨パッドをウエハ
に押し当てることで機械的作用と化学的作用により層間
絶縁膜を除去し平坦化するものである。最後に、図１
（ｆ）に示すように、蒸着法やスパッタ法によりＡｌか
らなる配線材料を層間絶縁膜４上に被着した後パターニ
ングし、下層配線３と電気的に接続する上層配線６を形
成する。
散させたスラリーを滴下しながら、研磨パッドをウエハ
に押し当てることで機械的作用と化学的作用により層間
絶縁膜を除去し平坦化するものである。最後に、図１
（ｆ）に示すように、蒸着法やスパッタ法によりＡｌか
らなる配線材料を層間絶縁膜４上に被着した後パターニ
ングし、下層配線３と電気的に接続する上層配線６を形
成する。
【００１７】次に、突起部９を形成する他の方法につい
て図２を参照しつつ説明する。まず図２（ａ）に示すよ
うに、半導体基板１、例えばＳｉ基板を高温の酸化雰囲
気中で熱酸化して、半導体基板１の表面に酸化膜２を形
成した後、酸化膜２上に窒化膜１０を形成し、窒化膜１
０の所定の箇所にレジスト８を形成する。このとき酸化
膜２の膜厚は、窒化膜１０が形成されているので酸化膜
２自体をエッチバックする必要がないので、通常の厚さ
で形成される。
て図２を参照しつつ説明する。まず図２（ａ）に示すよ
うに、半導体基板１、例えばＳｉ基板を高温の酸化雰囲
気中で熱酸化して、半導体基板１の表面に酸化膜２を形
成した後、酸化膜２上に窒化膜１０を形成し、窒化膜１
０の所定の箇所にレジスト８を形成する。このとき酸化
膜２の膜厚は、窒化膜１０が形成されているので酸化膜
２自体をエッチバックする必要がないので、通常の厚さ
で形成される。
【００１８】次に、図２（ｂ）に示すように、レジスト
８をマスクとして、ドライエッチング法やウエットエッ
チング法を用いて窒化膜１０をエッチングして突起部９
を形成する。そして、レジスト８を除去した後、上述の
図１（ｃ）〜（ｆ）と同様の工程を経ることで、図２
（ｃ）に示すような、窒化膜からなる突起部９にならう
ように形成された下層配線３と、この下層配線３を覆う
ように形成された層間絶縁膜４と、層間絶縁膜４上に下
層配線３と電気的に接続するように形成された上層配線
６とを有する多層配線構造を形成することができる。、
なお、本発明の実施例では、配線材料としてＡｌをにつ
いて説明したが、他の導体材料でも良い。また、配線材
料を被着する方法も蒸着法やスパッタ法等に以外の方法
であっても良い。
８をマスクとして、ドライエッチング法やウエットエッ
チング法を用いて窒化膜１０をエッチングして突起部９
を形成する。そして、レジスト８を除去した後、上述の
図１（ｃ）〜（ｆ）と同様の工程を経ることで、図２
（ｃ）に示すような、窒化膜からなる突起部９にならう
ように形成された下層配線３と、この下層配線３を覆う
ように形成された層間絶縁膜４と、層間絶縁膜４上に下
層配線３と電気的に接続するように形成された上層配線
６とを有する多層配線構造を形成することができる。、
なお、本発明の実施例では、配線材料としてＡｌをにつ
いて説明したが、他の導体材料でも良い。また、配線材
料を被着する方法も蒸着法やスパッタ法等に以外の方法
であっても良い。
【００１９】
【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、絶縁性の突起部で突出するよう
に形成された下層配線とその上方に形成された上層配線
とを電気的に接続しているので、配線層間に通常形成さ
れるコンタクトホールを形成する必要がない。そのため
コンタクトホール周縁近傍おける上層配線のコンタクト
抵抗の増加や断線を防止することができる。このため、
信頼性の高い多層配線を形成することができる。
置の製造方法によれば、絶縁性の突起部で突出するよう
に形成された下層配線とその上方に形成された上層配線
とを電気的に接続しているので、配線層間に通常形成さ
れるコンタクトホールを形成する必要がない。そのため
コンタクトホール周縁近傍おける上層配線のコンタクト
抵抗の増加や断線を防止することができる。このため、
信頼性の高い多層配線を形成することができる。
【００２０】また、下層配線と上層配線のコンタクト部
を層間絶縁膜を単に全面エッチングするだけで形成する
ことができるので、従来に比して生産性の向上を図るこ
とができる。
を層間絶縁膜を単に全面エッチングするだけで形成する
ことができるので、従来に比して生産性の向上を図るこ
とができる。
【図１】本発明の方法による一実施例を示す説明図。
【図２】本発明の方法による他の実施例を示す説明図。
【図３】従来の多層配線形成方法を示す説明図。
【図４】従来の多層配線形成方法を示す説明図。
１ 半導体基板 ２ 酸化膜 ３ 下層配線 ４ 層間絶縁膜 ６ 上層配線 ８ レジスト ９ 突起部 10 窒化膜
Claims (3)
- 【請求項１】 半導体基板の表面に酸化膜を形成する工
程と、前記酸化膜上の所定の位置に絶縁性の突起部を形
成する工程と、前記酸化膜上に突起部上にならうように
下層配線を形成する工程と、前記下層配線を覆うように
層間絶縁膜を形成後平坦化し前記突起部上の下層配線を
露出させる工程と、前記層間絶縁膜上に下層配線と電気
的に接続する上層配線を形成する工程を具備することを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記酸化膜にレジストを選択的に被覆
し、このレジストをマスクにエッチングして突起部を形
成することを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記酸化膜上に窒化膜を形成し、この窒
化膜上にレジストを選択的に被覆し、このレジストをマ
スクにエッチングして突起部を形成することを特徴とす
る請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6722095A JPH08186168A (ja) | 1994-10-31 | 1995-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-267647 | 1994-10-31 | ||
| JP26764794 | 1994-10-31 | ||
| JP6722095A JPH08186168A (ja) | 1994-10-31 | 1995-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186168A true JPH08186168A (ja) | 1996-07-16 |
Family
ID=26408399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6722095A Pending JPH08186168A (ja) | 1994-10-31 | 1995-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007138765A1 (ja) * | 2006-05-29 | 2007-12-06 | Alps Electric Co., Ltd. | 多層配線基板の製造方法および多層配線基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263836A (ja) * | 1990-03-14 | 1991-11-25 | Matsushita Electron Corp | 半導体装置の電極配線形成方法 |
| JPH04192444A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | 多層配線構造の半導体装置 |
-
1995
- 1995-03-27 JP JP6722095A patent/JPH08186168A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263836A (ja) * | 1990-03-14 | 1991-11-25 | Matsushita Electron Corp | 半導体装置の電極配線形成方法 |
| JPH04192444A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | 多層配線構造の半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007138765A1 (ja) * | 2006-05-29 | 2007-12-06 | Alps Electric Co., Ltd. | 多層配線基板の製造方法および多層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004968B1 (ko) | 반도체장치 제조방법 | |
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| US6309964B1 (en) | Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug | |
| US5773365A (en) | Fabrication process of semiconductor device | |
| US6020265A (en) | Method for forming a planar intermetal dielectric layer | |
| US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
| JPH08186168A (ja) | 半導体装置の製造方法 | |
| JPH0327551A (ja) | 半導体装置の配線構造 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| JP2969109B1 (ja) | 二重波型模様プロセスを使用した半導体装置の製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JPH07211714A (ja) | 半導体装置の製造方法 | |
| KR970005683B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0461340A (ja) | 半導体装置の製造方法 | |
| KR930011112B1 (ko) | 평탄화된 금속배선 형성방법 | |
| KR100415988B1 (ko) | 반도체 장치의 비아홀 형성 방법 | |
| JP2001284353A (ja) | 半導体装置の製造方法 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 |