JPH0636579B2 - スーパープロセッサ装置 - Google Patents
スーパープロセッサ装置Info
- Publication number
- JPH0636579B2 JPH0636579B2 JP63035940A JP3594088A JPH0636579B2 JP H0636579 B2 JPH0636579 B2 JP H0636579B2 JP 63035940 A JP63035940 A JP 63035940A JP 3594088 A JP3594088 A JP 3594088A JP H0636579 B2 JPH0636579 B2 JP H0636579B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- key
- shadow
- key signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョンスーパープロセッサ装置に関し、
特にキー信号発生回路に関する。
特にキー信号発生回路に関する。
従来この種のスーパープロセッサは、第４図に示す様に
キー生成回路１からのキー信号を遅延回路５を通して出
力キー信号Ｂ（以下ＳＵＰ ＫＥＹと呼ぶ）として出力
するとともに、ＳＵＰ ＫＥＹにシャドー付加回路６で
シャドーを付加したＫＥＹを出力ＫＥＹ信号Ａ（以下Ｓ
ＵＰ+ＳＤＷ ＫＥＹと呼ぶ）とをそのまま出力してい
た。
キー生成回路１からのキー信号を遅延回路５を通して出
力キー信号Ｂ（以下ＳＵＰ ＫＥＹと呼ぶ）として出力
するとともに、ＳＵＰ ＫＥＹにシャドー付加回路６で
シャドーを付加したＫＥＹを出力ＫＥＹ信号Ａ（以下Ｓ
ＵＰ+ＳＤＷ ＫＥＹと呼ぶ）とをそのまま出力してい
た。
上述した従来のスーパープロセッサは（ＳＵＰ ＫＥ
Ｙ）にシャドーを付加したキー信号そのものを（ＳＵＰ
＋ＳＤＷ ＫＥＹ）として扱っているので、入力映像信
号のポジションを動かしてもシャドーには何の変化もな
く（ＳＵＰ ＫＥＹ）と一緒にポジションが変化するだ
けでシャドーカラーと同じ色の尾を引く様な効果は得ら
れなかった。
Ｙ）にシャドーを付加したキー信号そのものを（ＳＵＰ
＋ＳＤＷ ＫＥＹ）として扱っているので、入力映像信
号のポジションを動かしてもシャドーには何の変化もな
く（ＳＵＰ ＫＥＹ）と一緒にポジションが変化するだ
けでシャドーカラーと同じ色の尾を引く様な効果は得ら
れなかった。
本発明のスーパープロセッサは、入力映像信号を受けキ
ー信号を生成するキー生成回路と、このキー生成回路の
出力と後記乗算回路の出力とを合成する第一の非加算混
合回路と、この第一の非加算混合回路の出力をフレーム
遅延させるフレーム遅延回路と、このフレーム遅延回路
の出力に所定の係数を乗算する乗算回路と、前記キー生
成回路の出力を遅延させ、出力キー信号を出力する遅延
回路と、前記キー生成回路の出力を受け出力キー信号に
シャドーを付加するシャドー付加回路と、このシャドー
付加回路の出力及び前記第一の非加算混合回路の出力を
受け、キー合成を行ない出力キー信号とシャドー付キー
信号との合成信号を出力する第二の非加算混合回路とを
有している。
ー信号を生成するキー生成回路と、このキー生成回路の
出力と後記乗算回路の出力とを合成する第一の非加算混
合回路と、この第一の非加算混合回路の出力をフレーム
遅延させるフレーム遅延回路と、このフレーム遅延回路
の出力に所定の係数を乗算する乗算回路と、前記キー生
成回路の出力を遅延させ、出力キー信号を出力する遅延
回路と、前記キー生成回路の出力を受け出力キー信号に
シャドーを付加するシャドー付加回路と、このシャドー
付加回路の出力及び前記第一の非加算混合回路の出力を
受け、キー合成を行ない出力キー信号とシャドー付キー
信号との合成信号を出力する第二の非加算混合回路とを
有している。
次に本発明について図面を参照して説明する。第１図は
本発明の一実施例のブロック図である。第２図は動作説
明図である。
本発明の一実施例のブロック図である。第２図は動作説
明図である。
第２図(a)で示す入力映像信号を例にとって説明する
と、第１図で１は入力映像信号を受けてキー信号を生成
するキー生成回路であり、第２図(a)の断面Ｘにおける
キー信号は第２図(b)の通りである。２は第一の非加算
混合回路、３はフレーム遅延回路、４は乗算回路であ
る。乗算回路４へ入力する所定の係数を１以下に設定す
ると、入力映像信号のボジションを動かさないとき、第
一の非加算混合回路２の出力は第２図(b)と同じとな
り、フレーム遅延回路３によりフレーム遅延した後、乗
算回路４で１以下に設定した係数が乗算され、第２図
(c)で示すキー信号が出力される。この出力と、キー生
成回路１出力、すなわち(b)で示すキー信号とを非加算
混合した第一の非加算混合回路２の出力は前記した通り
第２図(b)と同じとなる。
と、第１図で１は入力映像信号を受けてキー信号を生成
するキー生成回路であり、第２図(a)の断面Ｘにおける
キー信号は第２図(b)の通りである。２は第一の非加算
混合回路、３はフレーム遅延回路、４は乗算回路であ
る。乗算回路４へ入力する所定の係数を１以下に設定す
ると、入力映像信号のボジションを動かさないとき、第
一の非加算混合回路２の出力は第２図(b)と同じとな
り、フレーム遅延回路３によりフレーム遅延した後、乗
算回路４で１以下に設定した係数が乗算され、第２図
(c)で示すキー信号が出力される。この出力と、キー生
成回路１出力、すなわち(b)で示すキー信号とを非加算
混合した第一の非加算混合回路２の出力は前記した通り
第２図(b)と同じとなる。
次に、入力映像信号のポジションを第２図(d)の様に動
かした場合、第一の非加算混合回路２では１フレーム前
のレベルダウンした信号と合成を行ない、第２図(e)で
示すキー信号を出力する。シャドー付加回路６で入力映
像信号(d)を入力し、(f)の様に、シャドーを付加して出
力する。次に第一の非加算混合回路２の出力(e)とシャ
ドー付加回路６の出力(f)とを第二の非加算混合回路７
で合成して(g)の様なキー信号とシャドー信号とが合成
されたキー信号（ＳＵＰ＋ＳＤＷ ＫＥＹ）を出力す
る。
かした場合、第一の非加算混合回路２では１フレーム前
のレベルダウンした信号と合成を行ない、第２図(e)で
示すキー信号を出力する。シャドー付加回路６で入力映
像信号(d)を入力し、(f)の様に、シャドーを付加して出
力する。次に第一の非加算混合回路２の出力(e)とシャ
ドー付加回路６の出力(f)とを第二の非加算混合回路７
で合成して(g)の様なキー信号とシャドー信号とが合成
されたキー信号（ＳＵＰ＋ＳＤＷ ＫＥＹ）を出力す
る。
キー生成回路１からのキー信号を受ける遅延回路５は遅
延を行ない（ＳＵＰ＋ＳＤＷ ＫＥＹ）と同相のスーパ
ーキー信号（ＳＵＰ ＴＥＹ）を出力する。
延を行ない（ＳＵＰ＋ＳＤＷ ＫＥＹ）と同相のスーパ
ーキー信号（ＳＵＰ ＴＥＹ）を出力する。
第３図に本発明の一応用例のブロック図を示す。図でス
ーパープロセッサ８が本発明のスーパープロセッサであ
り、入力映像信号を受け（ＳＵＰ＋ＳＤＷ ＫＥＹ）と
（ＳＵＰ ＫＥＹ）を出力する。減算回路９は、これら
の出力を受けシャドーキー信号（ＳＤＷ ＫＥＹ）を出
力する。この（ＳＤＷ ＫＥＹ）とバックカラー発生回
路１０の出力を受け乗算回路１２はこれらを乗算する。
スーパープロセッサ８の出力である（ＳＵＰ ＫＥＹ）
とバックカラー発生回路１１の出力を受け、乗算回路１
３はこれらを乗算する。１４は加算回路で乗算回路１２
と乗算回路１３の各出力を受け、それらを加算して、出
力映像信号を出力する。これにより、シャドーカラーと
スーパーカラーを別々の色にすることができるが、本発
明では、ポジションを動かした時に引く尾の色をシャド
ーカラーと同じ色として出力することが可能となってい
る。
ーパープロセッサ８が本発明のスーパープロセッサであ
り、入力映像信号を受け（ＳＵＰ＋ＳＤＷ ＫＥＹ）と
（ＳＵＰ ＫＥＹ）を出力する。減算回路９は、これら
の出力を受けシャドーキー信号（ＳＤＷ ＫＥＹ）を出
力する。この（ＳＤＷ ＫＥＹ）とバックカラー発生回
路１０の出力を受け乗算回路１２はこれらを乗算する。
スーパープロセッサ８の出力である（ＳＵＰ ＫＥＹ）
とバックカラー発生回路１１の出力を受け、乗算回路１
３はこれらを乗算する。１４は加算回路で乗算回路１２
と乗算回路１３の各出力を受け、それらを加算して、出
力映像信号を出力する。これにより、シャドーカラーと
スーパーカラーを別々の色にすることができるが、本発
明では、ポジションを動かした時に引く尾の色をシャド
ーカラーと同じ色として出力することが可能となってい
る。
以上説明したように本発明は、従来の（ＳＵＰ＋ＳＤＷ
ＫＥＹ）に、（ＳＵＰ ＫＥＹ）をフレーム遅延させた
後所定の係数を乗算し、（ＳＵＰ ＫＥＹ）と非加算混
合した出力を非加算混合することにより、入力映像信号
のポジションを動かしたとき、スーパーの部分が尾を引
きその尾の部分の色を従来のシャドーの部分の色と同じ
色にし、ポジションを止めとときは段々と消えてなくな
るという尾をつけることができる効果である。
ＫＥＹ）に、（ＳＵＰ ＫＥＹ）をフレーム遅延させた
後所定の係数を乗算し、（ＳＵＰ ＫＥＹ）と非加算混
合した出力を非加算混合することにより、入力映像信号
のポジションを動かしたとき、スーパーの部分が尾を引
きその尾の部分の色を従来のシャドーの部分の色と同じ
色にし、ポジションを止めとときは段々と消えてなくな
るという尾をつけることができる効果である。
第１図は本発明の一実施例のスーパープロセッサのブロ
ック図、第２図はその動作説明図、第３図はその一応用
例を示すブロック図である。第４図は従来技術のブロッ
ク図である。 １……キー生成回路、２……第一の非加算混合回路、３
……フレーム遅延回路、４……乗算回路、５……遅延回
路、６……シャドー付加回路、７……第二の非加算混合
回路、ａ……入力映像信号、ｂ……キー生成回路１の出
力、ｃ……乗算回路４の出力、ｄ……ポジションを動か
した時のキー生成回路１の出力、ｅ……第一の非加算混
合回路の出力、ｆ……シャドー付加回路の出力、ｇ……
第二の非加算混合回路の出力、８……本発明のスーパー
プロセッサ、９……減算回路、１０……バックカラー発
生回路、１１……バックカラー発生回路、１２……乗算
回路、１３……乗算回路、１４……加算回路。
ック図、第２図はその動作説明図、第３図はその一応用
例を示すブロック図である。第４図は従来技術のブロッ
ク図である。 １……キー生成回路、２……第一の非加算混合回路、３
……フレーム遅延回路、４……乗算回路、５……遅延回
路、６……シャドー付加回路、７……第二の非加算混合
回路、ａ……入力映像信号、ｂ……キー生成回路１の出
力、ｃ……乗算回路４の出力、ｄ……ポジションを動か
した時のキー生成回路１の出力、ｅ……第一の非加算混
合回路の出力、ｆ……シャドー付加回路の出力、ｇ……
第二の非加算混合回路の出力、８……本発明のスーパー
プロセッサ、９……減算回路、１０……バックカラー発
生回路、１１……バックカラー発生回路、１２……乗算
回路、１３……乗算回路、１４……加算回路。
Claims (1)
- 【請求項１】入力映像信号を受けてこれよりキー信号を
生成するキー信号生成回路と、このキー信号生成回路の
出力と乗算回路の出力とを合成する第１の非加算混合回
路と、この第１の非加算混合回路の出力をフレーム遅延
させるフレーム遅延回路と、このフレーム遅延回路の出
力に所定の係数を乗算する前記乗算回路と、前記キー信
号生成回路の出力を遅延させ出力キー信号を出力する遅
延回路と、前記キー信号生成回路の出力を受けてシャド
ーを付加するシャドー付加回路と、このシャドー付加回
路の出力及び、前記第一の非加算混合回路の出力を受け
て合成を行ない、シャドー付キー信号を出力する第２の
非加算混合回路とを備えてなることを特徴とするスーパ
ープロセッサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035940A JPH0636579B2 (ja) | 1988-02-17 | 1988-02-17 | スーパープロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035940A JPH0636579B2 (ja) | 1988-02-17 | 1988-02-17 | スーパープロセッサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01209886A JPH01209886A (ja) | 1989-08-23 |
| JPH0636579B2 true JPH0636579B2 (ja) | 1994-05-11 |
Family
ID=12456012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035940A Expired - Fee Related JPH0636579B2 (ja) | 1988-02-17 | 1988-02-17 | スーパープロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636579B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216678A (ja) * | 1988-02-24 | 1989-08-30 | Micro Denshi Kogyo:Kk | 画像信号処理装置 |
| JPH04167773A (ja) * | 1990-10-30 | 1992-06-15 | Nec Corp | スーパー信号発生器 |
| US5327177A (en) * | 1992-05-26 | 1994-07-05 | The Grass Valley Group, Inc. | Method of and apparatus for processing a shaped video signal to add a simulated shadow |
-
1988
- 1988-02-17 JP JP63035940A patent/JPH0636579B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01209886A (ja) | 1989-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0636579B2 (ja) | スーパープロセッサ装置 | |
| JPS5668073A (en) | Outline correcting device of video signal | |
| US5502505A (en) | Special effect video apparatus for achieving extended dimming and fading effects | |
| JP2833244B2 (ja) | 映像調整装置 | |
| JP3465453B2 (ja) | 演算回路 | |
| JP3350968B2 (ja) | 映像信号合成装置 | |
| JP2674072B2 (ja) | クロマキー装置 | |
| JPH05183814A (ja) | 映像信号合成装置 | |
| JP3045110B2 (ja) | Ｏｓｄ回路 | |
| JPS61224674A (ja) | 画像信号合成回路 | |
| JPS61161875A (ja) | ミラ−効果発生装置 | |
| JPH08298602A (ja) | デジタル輪郭補償装置 | |
| KR930000650Y1 (ko) | 휘도신호의 잡음제거 회로 | |
| JP2760257B2 (ja) | 輪郭補正回路 | |
| JP3045048B2 (ja) | デジタル補正回路およびデジタル信号の補正方法 | |
| JPH08321994A (ja) | テレビジョン映像合成装置 | |
| JP2585762B2 (ja) | フィードバックくし形フィルタ | |
| JP2569882B2 (ja) | 映像非加算混合装置 | |
| JP3027867B2 (ja) | 色信号処理装置 | |
| JP2861615B2 (ja) | カラーテレビジョンカメラ | |
| JPH065918B2 (ja) | 映像混合増幅器 | |
| JPH0120588B2 (ja) | ||
| JPS61208388A (ja) | デイジタル色度信号用デイジタル利得制御集積回路 | |
| JPS63114375A (ja) | デジタルクリツパ回路 | |
| JPH05176339A (ja) | テレビジョン信号用マトリックス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |