JP3045048B2 - デジタル補正回路およびデジタル信号の補正方法 - Google Patents
デジタル補正回路およびデジタル信号の補正方法Info
- Publication number
- JP3045048B2 JP3045048B2 JP7185732A JP18573295A JP3045048B2 JP 3045048 B2 JP3045048 B2 JP 3045048B2 JP 7185732 A JP7185732 A JP 7185732A JP 18573295 A JP18573295 A JP 18573295A JP 3045048 B2 JP3045048 B2 JP 3045048B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock signal
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力したデジタル
信号の振幅及び位相の補正を行うデジタル補正回路およ
びデジタル信号の補正方法に関する。
信号の振幅及び位相の補正を行うデジタル補正回路およ
びデジタル信号の補正方法に関する。
【０００２】
【従来の技術】図３は従来のこの種のデジタル補正回路
の構成を示すブロック図である。同図において、２は入
力端子１から入力される入力信号を直交するＩ，Ｑ信号
に分割する復調回路、５，６は分割されたＩ，Ｑ信号に
対してそれぞれ補正係数を掛けて出力する乗算回路、８
は補正された各Ｉ，Ｑ信号を加算する加算回路、９は加
算回路８により加算された信号を２クロック毎に反転し
出力端子１０から出力する符号反転回路、１１は各乗算
回路５，６に対し補正係数を出力するＣＰＵである。
の構成を示すブロック図である。同図において、２は入
力端子１から入力される入力信号を直交するＩ，Ｑ信号
に分割する復調回路、５，６は分割されたＩ，Ｑ信号に
対してそれぞれ補正係数を掛けて出力する乗算回路、８
は補正された各Ｉ，Ｑ信号を加算する加算回路、９は加
算回路８により加算された信号を２クロック毎に反転し
出力端子１０から出力する符号反転回路、１１は各乗算
回路５，６に対し補正係数を出力するＣＰＵである。
【０００３】図４はこのようなデジタル補正回路の各部
の動作を示すタイミングチャートである。このタイミン
グチャートに基づきデジタル補正回路の動作を説明す
る。デジタル信号入力端子１から入力したデジタル入力
信号は、復調回路２において、図４（ａ）に示すクロッ
クｆｓに基づき図４（ｂ），（ｅ）に示すような直交す
るＩ１，Ｑ１信号に分けられ、それぞれ乗算回路５，６
に出力される。乗算回路５では、Ｉ１信号を入力する
と、このＩ１信号に対しＣＰＵＩ１から出力される図４
（ｃ）の補正係数Ｃ１，Ｃ２を掛けて図４（ｄ）に示す
信号を加算回路８へ出力する。また、乗算回路６では、
Ｑ１信号を入力すると、このＱ１信号に対しＣＰＵ１１
から出力される図４（ｆ）の補正係数Ｃ１，−Ｃ２を掛
けて図４（ｇ）に示す信号を加算回路８へ出力する。
の動作を示すタイミングチャートである。このタイミン
グチャートに基づきデジタル補正回路の動作を説明す
る。デジタル信号入力端子１から入力したデジタル入力
信号は、復調回路２において、図４（ａ）に示すクロッ
クｆｓに基づき図４（ｂ），（ｅ）に示すような直交す
るＩ１，Ｑ１信号に分けられ、それぞれ乗算回路５，６
に出力される。乗算回路５では、Ｉ１信号を入力する
と、このＩ１信号に対しＣＰＵＩ１から出力される図４
（ｃ）の補正係数Ｃ１，Ｃ２を掛けて図４（ｄ）に示す
信号を加算回路８へ出力する。また、乗算回路６では、
Ｑ１信号を入力すると、このＱ１信号に対しＣＰＵ１１
から出力される図４（ｆ）の補正係数Ｃ１，−Ｃ２を掛
けて図４（ｇ）に示す信号を加算回路８へ出力する。
【０００４】こうして補正係数が掛けられたＩ1 ，Ｑ1
信号は、加算回路８で加算されて、図４（ｈ）に示すよ
うな加算信号が符号反転回路９へ出力される。そして、
この加算信号は符号反転回路９で図４（ｉ）に示す２ク
ロック毎に符号反転され、図４（ｊ）に示す信号として
デジタル信号出力端子１８から出力される。この結果、
入力信号であるＩ1 信号，Ｑ1 信号に対し、次式（１）
で示される行列演算が施されて出力信号であるＩ2 信
号，Ｑ2 信号が得られることになり、従って補正係数Ｃ
1 ，Ｃ2 または−Ｃ2 により、入力信号の位相及び振幅
が補正され、補正されたＩ2 信号及びＱ2 信号が出力さ
れることになる。
信号は、加算回路８で加算されて、図４（ｈ）に示すよ
うな加算信号が符号反転回路９へ出力される。そして、
この加算信号は符号反転回路９で図４（ｉ）に示す２ク
ロック毎に符号反転され、図４（ｊ）に示す信号として
デジタル信号出力端子１８から出力される。この結果、
入力信号であるＩ1 信号，Ｑ1 信号に対し、次式（１）
で示される行列演算が施されて出力信号であるＩ2 信
号，Ｑ2 信号が得られることになり、従って補正係数Ｃ
1 ，Ｃ2 または−Ｃ2 により、入力信号の位相及び振幅
が補正され、補正されたＩ2 信号及びＱ2 信号が出力さ
れることになる。
【０００５】
【数１】
【０００６】
【発明が解決しようとする課題】従来のデジタル補正回
路では、入力信号の位相及び振幅を補正する場合、ＣＰ
Ｕは図４（ｃ），（ｆ）に示すように、入力信号のクロ
ックに同期して補正係数を切り換えると共に、切り換え
た補正係数を各乗算回路に与えてＩＱ信号の振幅及び位
相を補正させるようにしている。このため、入力信号の
クロックレートで動作するような高速のＣＰＵが必要と
なり、回路が高価になるという欠点があった。従って本
発明は、ＩＱ信号の振幅及び位相を補正する場合、高速
のＣＰＵを不要にして回路を経済的に構成することを目
的とする。
路では、入力信号の位相及び振幅を補正する場合、ＣＰ
Ｕは図４（ｃ），（ｆ）に示すように、入力信号のクロ
ックに同期して補正係数を切り換えると共に、切り換え
た補正係数を各乗算回路に与えてＩＱ信号の振幅及び位
相を補正させるようにしている。このため、入力信号の
クロックレートで動作するような高速のＣＰＵが必要と
なり、回路が高価になるという欠点があった。従って本
発明は、ＩＱ信号の振幅及び位相を補正する場合、高速
のＣＰＵを不要にして回路を経済的に構成することを目
的とする。
【０００７】
【課題を解決するための手段】このような課題を解決す
るために本発明は、入力信号を直交するＩＱ信号に分離
する復調回路と、分離されたＩＱ信号を、入力信号から
抽出した第１のクロック信号及びこの第１のクロック信
号を反転した反転クロック信号にそれぞれ同期して交互
に切り換えて出力する第１及び第２の選択回路と、第１
及び第２の選択回路の出力に対し補正係数を掛ける第
１，第２の乗算回路と、第１及び第２の乗算回路に対し
補正係数を固定値として与える制御手段（ＣＰＵ）と、
補正係数を掛けた一方の乗算回路からの信号の符号を第
１のクロック信号が２分周された第２のクロック信号に
合わせて反転する第１の符号反転回路と、第１の符号反
転回路の出力と他方の乗算回路の出力とを合成する加算
回路と、合成された信号の符号を第１のクロック信号が
４分周された第３のクロック信号の「Ｌ」レベル出力に
合わせて反転させる第２の符号反転回路とを設けたもの
である。この結果、固定の補正係数によりＩＱ信号の振
幅及び位相を補正できることになり、従ってＣＰＵでは
クロックレートで補正係数を切り換えて乗算回路へ与え
る必要が無くなるため、安価な低速のＣＰＵにより制御
が可能になり、回路を経済的に構成できる。
るために本発明は、入力信号を直交するＩＱ信号に分離
する復調回路と、分離されたＩＱ信号を、入力信号から
抽出した第１のクロック信号及びこの第１のクロック信
号を反転した反転クロック信号にそれぞれ同期して交互
に切り換えて出力する第１及び第２の選択回路と、第１
及び第２の選択回路の出力に対し補正係数を掛ける第
１，第２の乗算回路と、第１及び第２の乗算回路に対し
補正係数を固定値として与える制御手段（ＣＰＵ）と、
補正係数を掛けた一方の乗算回路からの信号の符号を第
１のクロック信号が２分周された第２のクロック信号に
合わせて反転する第１の符号反転回路と、第１の符号反
転回路の出力と他方の乗算回路の出力とを合成する加算
回路と、合成された信号の符号を第１のクロック信号が
４分周された第３のクロック信号の「Ｌ」レベル出力に
合わせて反転させる第２の符号反転回路とを設けたもの
である。この結果、固定の補正係数によりＩＱ信号の振
幅及び位相を補正できることになり、従ってＣＰＵでは
クロックレートで補正係数を切り換えて乗算回路へ与え
る必要が無くなるため、安価な低速のＣＰＵにより制御
が可能になり、回路を経済的に構成できる。
【０００８】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明に係るデジタル補正回路の
実施の形態を示すブロック図である。同図において、復
調回路２、乗算回路５，６、加算回路８、及び符号反転
回路９は、図３に示す従来のデジタル補正回路と同様の
回路である。この他、本発明ではこの従来回路に、選択
回路３，４及び符号反転回路７等が設けられている。ま
た、図２はこのデジタル補正回路の各部の動作を示すタ
イミングチャートである。このタイミングチャート及び
図１のブロック図に基づいて本発明の要部動作を説明す
る。
して説明する。図１は本発明に係るデジタル補正回路の
実施の形態を示すブロック図である。同図において、復
調回路２、乗算回路５，６、加算回路８、及び符号反転
回路９は、図３に示す従来のデジタル補正回路と同様の
回路である。この他、本発明ではこの従来回路に、選択
回路３，４及び符号反転回路７等が設けられている。ま
た、図２はこのデジタル補正回路の各部の動作を示すタ
イミングチャートである。このタイミングチャート及び
図１のブロック図に基づいて本発明の要部動作を説明す
る。
【０００９】デジタル信号入力端子１に入力されたデジ
タル信号は、復調回路２において、直交するＩ1 信号，
Ｑ1 信号に分けられる。分離されたこれらのＩ1 ，Ｑ1
信号は、選択回路３，４により、それぞれ図２（ａ）に
示すクロックｆs の周波数の１／２毎（つまり、クロッ
クｆs の２倍の周期毎）に１回交互に切り換えられ、図
２（ｂ），（ｅ）に示すような信号として出力される。
即ち、復調回路２から選択回路３に対しては既に説明し
たように、図４（ｂ），（ｅ）に示すクロックｆs に同
期したＩ1 信号，Ｑ1 信号が出力されているが、選択回
路３では、図２（ｈ）に示すクロックｆs の１／２周波
数のクロック信号が「Ｈ」レベルの間はＩ1 信号を出力
し、このクロック信号が「Ｌ」レベルの間はＱ1 信号を
出力するように動作する。また、このクロック信号をイ
ンバータ１２を介して入力する選択回路４は、Ｉ1 信
号，Ｑ1 信号を入力すると選択回路３とは逆の動作を行
う。即ち、図２（ｈ）に示すクロック信号が「Ｈ」レベ
ルの間はＱ1 信号を出力し、このクロック信号が「Ｌ」
レベルの間はＩ1 信号を出力する。
タル信号は、復調回路２において、直交するＩ1 信号，
Ｑ1 信号に分けられる。分離されたこれらのＩ1 ，Ｑ1
信号は、選択回路３，４により、それぞれ図２（ａ）に
示すクロックｆs の周波数の１／２毎（つまり、クロッ
クｆs の２倍の周期毎）に１回交互に切り換えられ、図
２（ｂ），（ｅ）に示すような信号として出力される。
即ち、復調回路２から選択回路３に対しては既に説明し
たように、図４（ｂ），（ｅ）に示すクロックｆs に同
期したＩ1 信号，Ｑ1 信号が出力されているが、選択回
路３では、図２（ｈ）に示すクロックｆs の１／２周波
数のクロック信号が「Ｈ」レベルの間はＩ1 信号を出力
し、このクロック信号が「Ｌ」レベルの間はＱ1 信号を
出力するように動作する。また、このクロック信号をイ
ンバータ１２を介して入力する選択回路４は、Ｉ1 信
号，Ｑ1 信号を入力すると選択回路３とは逆の動作を行
う。即ち、図２（ｈ）に示すクロック信号が「Ｈ」レベ
ルの間はＱ1 信号を出力し、このクロック信号が「Ｌ」
レベルの間はＩ1 信号を出力する。
【００１０】ここで選択回路３から出力される信号に対
しては、乗算回路５によって、ＣＰＵ１１から出力され
る図２（ｃ）の補正係数Ｃ1 が掛けられ、図２（ｄ）に
示す信号として加算回路８に出力される。また、選択回
路４から出力される信号に対しては、乗算回路６により
ＣＰＵ１１から出力される図２（ｆ）の補正係数Ｃ2 が
掛けられ、図２（ｇ）に示す信号として符号反転回路７
に出力される。この場合、符号反転回路７では、乗算回
路６から出力される信号を、図２（ｈ）に示すクロック
信号（つまり、クロックｆs の２倍の周期）毎に符号反
転し、図２（ｉ）に示す符号反転信号として加算回路８
へ出力する。即ち、符号反転回路７は、図２（ａ）に示
すクロックｆs を２分周した図２（ｈ）のクロック信号
が「Ｌ」レベルの間のみ符号を反転し、「Ｈ」レベルの
ときは符号反転を行わない。
しては、乗算回路５によって、ＣＰＵ１１から出力され
る図２（ｃ）の補正係数Ｃ1 が掛けられ、図２（ｄ）に
示す信号として加算回路８に出力される。また、選択回
路４から出力される信号に対しては、乗算回路６により
ＣＰＵ１１から出力される図２（ｆ）の補正係数Ｃ2 が
掛けられ、図２（ｇ）に示す信号として符号反転回路７
に出力される。この場合、符号反転回路７では、乗算回
路６から出力される信号を、図２（ｈ）に示すクロック
信号（つまり、クロックｆs の２倍の周期）毎に符号反
転し、図２（ｉ）に示す符号反転信号として加算回路８
へ出力する。即ち、符号反転回路７は、図２（ａ）に示
すクロックｆs を２分周した図２（ｈ）のクロック信号
が「Ｌ」レベルの間のみ符号を反転し、「Ｈ」レベルの
ときは符号反転を行わない。
【００１１】加算回路８では、この符号反転回路７の出
力信号と乗算回路５の出力信号とを加算して、既に説明
した図４（ｈ）の加算信号と同様の図２（ｊ）に示す加
算信号を符号反転回路９へ出力する。符号反転回路９で
は図２（ｋ）に示すようなクロックｆs の周波数の１／
４（つまり、クロックｆs の４倍の周期）毎に入力信号
を符号反転して、既に説明した図４（ｊ）の補正信号と
同様の図２（ｌ）に示す補正信号をデジタル信号出力端
子１０から出力する。即ち、符号反転回路９はで、図２
（ａ）に示すクロックｆs を４分周した図２（ｋ）のク
ロックが「Ｌ」レベルの間のみ符号反転を行い、「Ｈ」
レベルの間は符号を反転しない。
力信号と乗算回路５の出力信号とを加算して、既に説明
した図４（ｈ）の加算信号と同様の図２（ｊ）に示す加
算信号を符号反転回路９へ出力する。符号反転回路９で
は図２（ｋ）に示すようなクロックｆs の周波数の１／
４（つまり、クロックｆs の４倍の周期）毎に入力信号
を符号反転して、既に説明した図４（ｊ）の補正信号と
同様の図２（ｌ）に示す補正信号をデジタル信号出力端
子１０から出力する。即ち、符号反転回路９はで、図２
（ａ）に示すクロックｆs を４分周した図２（ｋ）のク
ロックが「Ｌ」レベルの間のみ符号反転を行い、「Ｈ」
レベルの間は符号を反転しない。
【００１２】このようにして本デジタル補正回路では、
復調回路２においてクロックｆs に同期して分離された
Ｉ1 信号及びＱ1 信号を、選択回路３，４で１クロック
毎に交互に選択して乗算回路５，６へ出力し、各乗算回
路５，６ではこれらの信号に対しそれぞれＣＰＵ１１か
らの補正係数Ｃ1 ，Ｃ2 を乗じる一方、何れか一方の乗
算回路からの信号の符号を１クロックおきに反転し、こ
の出力信号と何れか他方の乗算回路の出力信号との合成
を行って、この合成信号を２クロック毎に反転するよう
にしたものである。この結果、ＣＰＵ１１から出力され
る補正係数Ｃ1，Ｃ2 を図２（ｃ），（ｆ）に示すよう
に固定値とすることができる。従って、ＣＰＵ１１では
これらの各補正係数を入力信号のクロックに同期して切
り換え出力しなくても、この補正回路では、既に説明し
た式（１）に示す行列演算がリアルタイムで行われて入
力信号の位相及び振幅を的確に補正することができる。
復調回路２においてクロックｆs に同期して分離された
Ｉ1 信号及びＱ1 信号を、選択回路３，４で１クロック
毎に交互に選択して乗算回路５，６へ出力し、各乗算回
路５，６ではこれらの信号に対しそれぞれＣＰＵ１１か
らの補正係数Ｃ1 ，Ｃ2 を乗じる一方、何れか一方の乗
算回路からの信号の符号を１クロックおきに反転し、こ
の出力信号と何れか他方の乗算回路の出力信号との合成
を行って、この合成信号を２クロック毎に反転するよう
にしたものである。この結果、ＣＰＵ１１から出力され
る補正係数Ｃ1，Ｃ2 を図２（ｃ），（ｆ）に示すよう
に固定値とすることができる。従って、ＣＰＵ１１では
これらの各補正係数を入力信号のクロックに同期して切
り換え出力しなくても、この補正回路では、既に説明し
た式（１）に示す行列演算がリアルタイムで行われて入
力信号の位相及び振幅を的確に補正することができる。
【００１３】このように、入力信号から分離して得られ
たＩ信号，Ｑ信号を、入力信号のクロックに同期して切
り換えることにより入力信号の位相及び振幅の補正演算
を実現するようにしたので、ＣＰＵ１１から出力される
補正係数のクロックレート毎の切り換えが不要となり、
従って低速かつ安価なＣＰＵを用いて従来回路と同等の
性能を有する回路を構成することができる。この結果、
デジタル補正回路を経済的に構成できる。
たＩ信号，Ｑ信号を、入力信号のクロックに同期して切
り換えることにより入力信号の位相及び振幅の補正演算
を実現するようにしたので、ＣＰＵ１１から出力される
補正係数のクロックレート毎の切り換えが不要となり、
従って低速かつ安価なＣＰＵを用いて従来回路と同等の
性能を有する回路を構成することができる。この結果、
デジタル補正回路を経済的に構成できる。
【００１４】
【発明の効果】以上説明したように本発明によれば、入
力したデジタル信号を第１のクロック信号に同期して直
交するＩ信号，Ｑ信号に分離し、分離したＩ信号及びＱ
信号を、第１のクロック信号及びこの第１のクロック信
号を反転した反転クロック信号にそれぞれ同期して交互
に切り換えて出力し、切り換えられたＩ信号及びＱ信号
に対しそれぞれ補正係数を掛ける一方、補正係数が掛け
られた一方の信号の符号を第１のクロック信号が２分周
された第２のクロック信号に合わせて反転し、この出力
と補正係数が掛けられかつ符号が反転されない他方の信
号とを合成し、合成した信号の符号を第１のクロック信
号が４分周された第３のクロック信号の「Ｌ」レベル出
力に合わせて反転させるようにしたので、固定の補正係
数によりＩＱ信号の振幅及び位相が補正できることにな
り、従って補正係数を与えるＣＰＵではクロックレート
で補正係数を切り換えて与える必要が無くなり、この結
果、安価な低速のＣＰＵにより制御が可能になることか
ら、回路を経済的に構成できる。
力したデジタル信号を第１のクロック信号に同期して直
交するＩ信号，Ｑ信号に分離し、分離したＩ信号及びＱ
信号を、第１のクロック信号及びこの第１のクロック信
号を反転した反転クロック信号にそれぞれ同期して交互
に切り換えて出力し、切り換えられたＩ信号及びＱ信号
に対しそれぞれ補正係数を掛ける一方、補正係数が掛け
られた一方の信号の符号を第１のクロック信号が２分周
された第２のクロック信号に合わせて反転し、この出力
と補正係数が掛けられかつ符号が反転されない他方の信
号とを合成し、合成した信号の符号を第１のクロック信
号が４分周された第３のクロック信号の「Ｌ」レベル出
力に合わせて反転させるようにしたので、固定の補正係
数によりＩＱ信号の振幅及び位相が補正できることにな
り、従って補正係数を与えるＣＰＵではクロックレート
で補正係数を切り換えて与える必要が無くなり、この結
果、安価な低速のＣＰＵにより制御が可能になることか
ら、回路を経済的に構成できる。
【図１】 本発明に係るデジタル補正回路の構成を示す
ブロック図である。
ブロック図である。
【図２】 上記デジタル補正回路の動作を示すタイミン
グチャートである。
グチャートである。
【図３】 従来回路の構成を示す図である。
【図４】 従来回路の動作を示すタイミングチャートで
ある。
ある。
２…復調回路、３，４…選択回路、５，６…乗算回路、
７，９…符号反転回路、８…加算回路、１１…ＣＰＵ。
７，９…符号反転回路、８…加算回路、１１…ＣＰＵ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/68 H04N 9/64
Claims (2)
- 【請求項１】 入力したデジタル信号の位相及び振幅の
補正を行うデジタル補正回路において、 前記入力したデジタル信号を第１のクロック信号に同期
して直交するＩ信号，Ｑ信号に分離する復調回路と、分
離されたＩ信号及びＱ信号を入力するとともに入力した
Ｉ信号及びＱ信号を、それぞれ第１のクロック信号及び
この第１のクロック信号を反転した反転クロック信号に
同期して交互に切り換え出力する第１及び第２の選択回
路と、それぞれが第１及び第２の選択回路に接続され、
第１及び第２の選択回路により切り換えられたＩ信号及
びＱ信号に対しそれぞれ補正係数を掛ける第１及び第２
の乗算回路と、第１及び第２の乗算回路に対し前記補正
係数を固定値として与える制御手段と、補正係数が掛け
られた一方の信号の符号を第１のクロック信号が２分周
された第２のクロック信号に合わせて反転出力する第１
の符号反転回路と、第１の符号反転回路の出力と、補正
係数が掛けられかつ符号が反転されない他方の信号とを
合成する加算回路と、合成された信号の符号を第１のク
ロック信号が４分周された第３のクロック信号の「Ｌ」
レベル出力に合わせて反転出力する第２の符号反転回路
とを備えたことを特徴とするデジタル補正回路。 - 【請求項２】 入力したデジタル信号の位相及び振幅の
補正を行うデジタル補正回路において、 入力したデジタル信号を第１のクロック信号に同期して
直交するＩ信号，Ｑ信号に分離し、分離したＩ信号及び
Ｑ信号を、それぞれ第１のクロック信号及びこの第１の
クロック信号を反転した反転クロック信号に同期して交
互に切り換え出力し、第１のクロック信号及び前記反転
クロック信号にそれぞれ同期して切り換えられたＩ信号
及びＱ信号に対しそれぞれ補正係数を掛ける一方、補正
係数が掛けられた一方の信号の符号を第１のクロック信
号が２分周された第２のクロック信号に合わせて反転
し、この出力と補正係数が掛けられかつ符号が反転され
ない他方の信号とを合成し、合成した信号の符号を第１
のクロック信号が４分周された第３のクロック信号の
「Ｌ」レベル出力に合わせて反転させるようにしたこと
を特徴とするデジタル信号の補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185732A JP3045048B2 (ja) | 1995-07-21 | 1995-07-21 | デジタル補正回路およびデジタル信号の補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185732A JP3045048B2 (ja) | 1995-07-21 | 1995-07-21 | デジタル補正回路およびデジタル信号の補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0937288A JPH0937288A (ja) | 1997-02-07 |
| JP3045048B2 true JP3045048B2 (ja) | 2000-05-22 |
Family
ID=16175897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7185732A Expired - Fee Related JP3045048B2 (ja) | 1995-07-21 | 1995-07-21 | デジタル補正回路およびデジタル信号の補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045048B2 (ja) |
-
1995
- 1995-07-21 JP JP7185732A patent/JP3045048B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0937288A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161678B1 (ko) | 샘플링 주파수 변환기 | |
| JP3045048B2 (ja) | デジタル補正回路およびデジタル信号の補正方法 | |
| JPH0431233B2 (ja) | ||
| JP3047428B2 (ja) | カラー映像信号の色相制御回路 | |
| JP2574515B2 (ja) | Ｙｃ分離回路 | |
| JPH0834407B2 (ja) | 入力加重形トランスバーサルフィルタ | |
| JP3013746B2 (ja) | デジタル輪郭補償装置 | |
| JPS61161875A (ja) | ミラ−効果発生装置 | |
| JPS6120482A (ja) | 色飽和度・色相調整回路 | |
| JPH01209886A (ja) | スーパープロセッサ装置 | |
| JPS61208388A (ja) | デイジタル色度信号用デイジタル利得制御集積回路 | |
| JP3107010B2 (ja) | デジタルフィルタ | |
| KR0141117B1 (ko) | 신호 보간방법 및 장치 | |
| JP3470450B2 (ja) | 色差信号復調器 | |
| US5959698A (en) | Poly phase filter for dot sequential color difference signal conversion | |
| JP2861615B2 (ja) | カラーテレビジョンカメラ | |
| JPH0256185A (ja) | 文字放送信号抜取り回路 | |
| JP2527019B2 (ja) | 非巡回形補間フィルタ | |
| JPH0730914A (ja) | ディジタル色信号処理装置 | |
| JPS63114375A (ja) | デジタルクリツパ回路 | |
| JPH07121116B2 (ja) | 映像信号の間引き／補間回路 | |
| JPH11252579A (ja) | デジタルエンコーダ装置 | |
| JPH0417592B2 (ja) | ||
| JPH04362894A (ja) | 色信号処理装置 | |
| JPH065918B2 (ja) | 映像混合増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |