JPH06349372A - 電気的膜パネルの製造方法 - Google Patents
電気的膜パネルの製造方法Info
- Publication number
- JPH06349372A JPH06349372A JP16179791A JP16179791A JPH06349372A JP H06349372 A JPH06349372 A JP H06349372A JP 16179791 A JP16179791 A JP 16179791A JP 16179791 A JP16179791 A JP 16179791A JP H06349372 A JPH06349372 A JP H06349372A
- Authority
- JP
- Japan
- Prior art keywords
- web
- circuit
- conductive
- circuits
- substrate web
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1084—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing of continuous or running length bonded web
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacture Of Switches (AREA)
- Push-Button Switches (AREA)
- Manufacturing Of Electric Cables (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
間隔を置いた導電回路20,60を含む電気的膜パネル
の製造方法。 【構成】互いにラミネートされたプラスチックフィルム
のウェブ10,50上に前記膜パネル100が形成され
る。個々の膜パネル100は、該組合わされたウェブ1
0,50上に形成された後に、該組合わされたウェブ1
0,50から切断される。
Description
ィルム層上に間隔をおいた導電回路を含む電気的膜パネ
ルの製造技術に関する。
は、印刷または真空蒸着などによって、別個の可撓性プ
ラスチック層上に形成された、間隔をおいた第1および
第2の導電回路を含む。この型式のパネルを製造するた
めの典型的方法では、個々のプラスチックフィルムシー
ト上に前記回路を形成し、前記2つの回路が完全に形成
された後にラミネートによるなどして、前記2つのフィ
ルムシートを接合する。この技術は、特に、前記プラス
チックフィルムの厚さが約0.025mmから0.12
5mmというような極めて薄いものであるときには、多
くの経費を要し、また困難で時間のかかる手作業による
組合せおよび位置合せの操作を伴う。前記別個のフィル
ムは、手作業でずれないように正しく積み重ねられた
後、プレスまたはオートクレーブ内で加熱および加圧下
でラミネートされるが、これらの型式の手作業は、フィ
ルムに対するほこり、よごれ、指紋、ちぢれ、およびし
わの問題を生じるかなりの可能性を有する。
下に詳述されるように、前述の個別シート法の問題の全
てまたは大部分を解決するものである。本発明は、手作
業を無くすかまたは減らした新しい方法を提供すること
を1つの目的とする。もう1つの目的は、膜パネルが遙
かに清浄になり、ちぢれおよびしわを生じなくなる製造
方法を提供することである。さらにもう1つの目的は、
可撓性プラスチックフィルムの電気的膜パネルを、経済
的に、かつ最終組立てのためのプレスまたはオートクレ
ーブのような資本を要する装置を必要とせずに、製造す
る方法を提供することである。本発明の、これらの、お
よびその他の諸目的は、以下の詳細な説明により明らか
にされる。
るための本発明の方法は、細長いウェブの形態を有する
可撓性プラスチックフィルムの基板ウェブ上に複数の第
1の導電回路を形成する段階と、前記基板フィルムに少
なくとも1つの第2のウェブを接合し該第2のウェブ上
に複数の第2の導電回路を形成する段階と、次に前記回
路の各々が完成された後前記基板ウェブおよび前記第2
のウェブを含む前記複合構造から個々のパネルを切断す
る段階と、を含む。このように、共にラミネートされた
基板ウェブおよび第2のウェブ上に複数のパネルが形成
され、これらのパネルは前記二つのウェブの前記複合体
に沿って、列と行とをなして配列される。本発明の方法
はまた、各パネルのいくつかの成分の相互間の正確な位
置合せを実現する。前記第1および第2の回路は、印
刷、特にスクリーン印刷、および真空蒸着技術などの、
電気的膜パネルの製造に一般に用いられる技術により、
前記基板ウェブおよび前記第2のウェブに被着されう
る。
に形成された、間隔をおいた導電回路を含む可撓性膜パ
ネルを製造するための、本発明に係る第1方法に含まれ
る諸段階を示す。この方法は、以下に説明される順序で
諸段階を行なうことを含む。本発明の方法によって作る
ことができる型式のパネルの例としてここで説明される
可撓性パネルは、操作者の指または針によって触れられ
たパネルのX−Y位置の出力信号を発生するように設計
されたタッチパネルである。本発明によれば、一連の可
撓性電気的パネルは、共にラミネートされるプラスチッ
クフィルムの2つのウェブ上に作られ、組合わされた両
ウェブから個々のパネルが切断される最終段階までウェ
ブの形態が保たれる。
フィルムの基板ウェブ10が用意される。本方法のその
後の諸段階に従って、基板ウェブ10上に、そのウェブ
に沿った1つまたはそれ以上の縦の列と、そのウェブを
横切る横の行とをなして配置された複数の導電回路が形
成され、それぞれの行内に1つまたはそれ以上の回路が
存在する。
前記パネルが透明であるべきであれば、前記ウェブは、
透明であるかまたは少なくとも反透明な、プラスチック
フィルムでなくてはならない。膜スイッチおよびタッチ
パネルに適する任意のプラスチックフィルムは、基板ウ
ェブ10として使用可能であり、Du PontからM
ylarという登録商標のもとに発売されているような
ポリエステルフィルムが好ましいが、ナイロン、ポリカ
ーボネート等を含む他のフィルムも使用できる。ウェブ
10は、約0.05mmから0.25mmまで程度の厚
さのような薄いフィルムとすることができる。もっと厚
いフィルムも前記基板ウェブとして使用できるが、本発
明の方法の利点は、極めて薄いプラスチックフィルム上
に膜パネルを形成するために用いることができることで
ある。
れているようなプラスチックフィルムの単一層でありう
る。図1(B)および図1(C)の断面図には、別の構
成のウェブが示されている。図1(B)に示された構成
では、ウェブ10はその底面にコーティングされた感圧
接着剤5(または他の適切な接着剤)の層を含み、接着
剤5の露出表面上には剥離自在のライナ6が貼付され
て、それを加工中および使用直前まで保護する。後述さ
れるようにウェブ10から切断されたパネルが、ある表
面に貼付される時には、ライナ6を剥離して、そのパネ
ルを接着剤層5によってその表面に接着することができ
る。図1(C)に示された構成では、低結合感圧接着剤
8の層を一方の表面上に有するキャリアウェブ7が、ウ
ェブ10の底面に接合される。このキャリアは、紙など
の材料から成り、後の加工段階においてウェブ10の支
持として用いられ、(接着剤8を有する)このキャリア
は、加工完了後、またはウェブ10から得られたパネル
がある表面に貼付されるべき時、取去られる。図1
(B)および図1(C)双方のウェブ構成は、0.02
5mmから0.075mmまでの厚さのウェブ10のよ
うな薄いフィルムの加工を、図1(B)の場合にはライ
ナ6が、図1(C)の場合にはキャリア7が、加工段階
においてウェブ10に対する物理的支持となるために、
容易ならしめる。
スチックフィルムのロールの形態で示されている。本発
明の特徴は、後の加工方法の諸段階を通じて基板ウェブ
10を長いウェブの形状に保持することであるから、前
記ウェブは数百メートルの長さから数千メートルの長さ
のものでありうることに注意すべきである。したがっ
て、本方法の最初の段階において準備されるウェブ10
は、後の段階においてそのウェブ上に被着されるべき回
路の列数を収容しうる十分な長さをもたなくてはなら
ず、またそのウェブを横断して形成されるべき回路の行
数を収容しうる十分な幅をもたなくてはならない。ウェ
ブ10は、後の加工段階のために、図1(D)の矢印9
で示されるように縦方向に前進させられる。
向に位置合せ手段が定められ、前記基板ウェブ上に形成
されるべき導電回路のそれぞれの行に対し1つの位置合
せ手段が存在するようにされる。図2(B)において
は、それぞれの行に対する前記位置合せ手段11は、ウ
ェブ10の縦方向端縁12近くの長方形孔および該ウェ
ブの縦方向端縁13近くの同様の長方形孔として示され
ている。位置合せ手段11をなす前記孔は図2(B)に
は実線で示されており、図中のウェブ10の部分にはそ
れが3組示されているが、これは図中に示されたウェブ
上に3行の回路が形成されるからである。前記位置合せ
手段は、前記基板ウェブを横断して形成されるべき回路
のそれぞれの行に対して、任意のあらかじめ選定された
位置に配置できる。
が、図2(B)に破線で示されている。例えば、回路の
それぞれの回路行に対し前記ウェブの1つの縦方向端縁
に沿って単一の長方形孔14を配置することができ、あ
るいは、隣接する回路行間などに、前記ウェブの内部部
分に沿って単一孔15を形成することもできる。また、
前記位置合せ手段は前記ウェブに形成された孔である必
要はなく、印刷された十字印16などの印刷マークとす
ることもでき、前記ウェブ上に形成されるべきそれぞれ
の回路行に対して、1つまたはそれ以上のそのような印
刷された位置合せ手段を前記基板ウェブに沿って選択配
置することができる。
きは、それらは図1(D)に示された長方形以外の任意
の形状、例えば円形、楕円形、三角形等でありうる。前
記位置合せ手段は、前記基板上に導電回路を形成するた
め用いられる装置により検出されうるものであるべき
で、従って一般に、さまざまな形式の印刷および/また
は真空蒸着装置を用いて、光学的に、または空気圧的に
(pneumatically)、または他手段によ
り、検出されえなくてはならない。
説明される導電性の第1のトレースの形成と同時に形成
できる。前記位置合せ手段が印刷された十字印13など
の印刷マークであり、かつ前記第1のトレースが印刷に
よって被着される場合は通常そのように同時に形成され
る。また、前記位置合せ手段は、段階(3)における前
記ウェブの第1のトレースの被着の直前に形成すること
もできる。すなわち、例えば、孔11は、段階(3)に
おける前記ウェブ上への前記第1のトレースの被着の直
前に前記ウェブにダイス切断することができる。
第1の導電回路20の第1成分を基板ウェブ10の表面
に沿って被着せしめることを含む。回路20は互いに間
隔を有し、図3(B)にはウェブ10に沿った回路20
の単一列が示され、その列のそれぞれの行には1つの回
路が存在する。しかし、上述のように、2つまたはそれ
以上の回路列が前記ウェブに沿って被着されてもよく、
2つまたはそれ以上の第1の導電回路がそれぞれの行内
に存在しうる。さらに、それぞれの回路20の成分は、
ウェブの位置合せ手段11との位置合せによりウェブ1
0に被着せしめられる。すなわち、図3(B)に示され
ているように、前記ウェブ上に形成される第1の回路2
0のそれぞれの行に対し1つの位置合せ手段11が存在
する。回路20はウェブ10に対し、金属、金属合金、
または導電性化合物のスパッタリング堆積などの真空蒸
着技術によって、または導電性インクを用いたスクリー
ン印刷などの印刷技術によって、被着せしめられうる。
図1から図11までの実施例においては、この段階
(3)において被着せしめられるそれぞれの第1の回路
20の前記第1の成分は、位置合せ手段11間の選択さ
れたウェブ領域に沿ってウェブ10を横断して被着せし
められる複数の等間隔の第1導電トレース21〜27か
ら構成されている。図3(A)の断面図は、ウェブ10
の表面10a上に導電トレース24が被着せしめられた
状況を示す。タッチパネルは通常多数のトレースを含む
が、説明をわかりやすくするために、図には6つのトレ
ース21〜27のみが示されている。
位置合せマーク28を、ウェブ上への前記第1のトレー
スの被着と同時に、これらのトレースの被着に用いられ
たものと同じ装置、例えばスクリーン印刷装置または真
空蒸着装置、を用いてウェブ10上に被着することがで
きる。機械操作者は、マーク28を用いることにより、
最初の位置合せ得るために、前記第1のトレースとその
後のパス(pass)を並べることができる。しかし、
その機械は、位置合せ手段11の検出により、第1の回
路20を用いて後の諸加工の正確な位置合せを行なって
いることを忘れてはならない。図には、それぞれの第1
回路20に関連して4つの可視位置合せマーク28が示
されているが、この例の代わりに、他の形状、配置、お
よび数のマーク28を使用することもできる。
路20のトレース21〜27の選択された部分上に、第
1の誘電コーティング(dielectriccoat
ing)30が被着される。図4(B)に示されている
ように、第1の誘電コーティング30は、それぞれの第
1の回路のトレース21〜27の端部上に長方形状のパ
ターンとして被着される。コーティング30は、それぞ
れのトレース上に孔を有する。すなわち、コーティング
30は、トレース22上に孔32を、トレース23上に
孔33を、トレース24上に孔34を、トレース25上
に孔35を、トレース26上に孔36を、トレース21
および27の上にはそれぞれ孔31および37を有し、
孔31,37は同じ列に配置されている。
切な絶縁材料が使用できる。本発明の開発中に、アミン
によって硬化されたエポキシインクを約0.015mm
から0.20mmの厚さでスクリーン印刷し、このイン
クを加熱によって硬化させると、効果的な誘電コーティ
ングが得られることがわかった。また、第1のトレース
21〜27を、本方法の次の段階(5)において被着さ
れるべき第1のリードから、前記トレースとリードとの
間の接触が孔内において所望される場所を除いて、完全
に絶縁するために、1つまたはそれ以上の追加の誘電コ
ーティング層を被着せしめうる。
ェブ上のそれぞれの第1の回路20に対して選択された
パターンで形成される。位置合せ手段11は、それぞれ
のコーティング30をそれぞれの第1の回路20に対し
て正確に位置合せするために誘電コーティングを形成す
るために用いられる装置によって利用される。
− 次に、それぞれの第1の誘電コーティング30の露出表
面30a上に、複数の第1の導電リードを含むそれぞれ
の第1の回路20の第2の成分が形成される。図5
(B)に示されているように、表面30a上には、好ま
しくは導電性インクのスクリーン印刷により、第1の導
電リード41〜46が形成され、段階(4)において被
着されたコーティング30の孔のそれぞれの縦列に対し
て1つのリードが存在する。それぞれのリード41〜4
6は、孔31〜37を通して、孔内に露出しているそれ
ぞれの第1のトレース21〜27と電気的に接触する。
すなわち、リード41は、孔31内の第1のトレース2
1と電気的に接触するとともに、孔37内の第1のトレ
ース27と電気的に接触する。第1のリード42〜46
は、孔32〜36内の第1のトレース22〜26とそれ
ぞれ同様に電気的に接触する。
の一部は、それぞれの第1の回路20の境界外の領域内
の基板ウェブ10の表面10a上へ延長している。次
に、第1実施例における第1のリード41〜46につい
て詳述すると、それぞれの第1のリード41〜46はL
字形をなし、誘電コーティング30に形成された孔を通
ってコーティング30上を延長する縦方向部分Aと、前
記基板ウェブの表面10aに沿って選択された距離を延
長し、それぞれの第1の回路20の左方境界を越える横
方向部分Bと、を有する。
ング30および関連する第1の回路20の前記第1のト
レースに対し正確に配置されなくてはならない。前記第
1のリードを被着せしめる装置は位置合せ手段11を利
用し、それぞれの第1の回路の他の構造に対する第1の
リードの正確な位置合せを行なう。
る第1の回路20の前記第1のトレースおよび前記第1
のリードの配置(および後述の第2の回路の諸成分の同
様の配置)は、多数(例えば、32から100まで)の
第1のトレースおよび少数(例えば、16から32ま
で)の第1のリードを有する膜パネル構造において特に
有用である。この形式のパネル設計では、通常、全てで
はない選択された数の第1のトレースをそれぞれの第1
のリードに接続することによって、外部回路をパネルに
接続するための16または32ピンコネクタの使用を可
能ならしめる必要がある。誘電コーティング30は、そ
れぞれの第1のリードとこれに接続されるべきではない
第1のトレースとの間の短絡を防ぐために、用いられて
いる。
して、ラミネート装置を操作する者に対する可視補助と
して本方法の次の段階(6)において用いられる、縦方
向の可視位置合せ線をウェブ10上に、第1のリード4
1〜46の被着と同時に被着させると有用であることが
わかった。図5(B)に示されているように、間隔をお
いた縦方向の可視位置合せ線48および49は、それぞ
れの第1の回路20の横側のウェブ10上に縦に被着さ
れ、線48および49は、第1のリード41〜46の横
方向部分Bの各々の端からわずかに内側へ入っている。
線48および49は、図5(B)においては中央の第1
の回路20に関してのみ示されているが、第1の回路の
それぞれの行の横側に被着せしめられうる。
方法の次の段階は、基板ウェブ10に対して、可撓性プ
ラスチックフィルムの第2のウェブ50をラミネートす
ることを含む。第2のウェブ50は、基板ウェブ10と
して用いられたプラスチックフィルムと同種のものでよ
いが、これがタッチパネルの回路間の誘電層を形成する
ときは、厚さ約0.006mmから0.125までとい
うように極めて薄くてよく、好ましくは約0.025m
mの厚さとすることができる。第2のウェブ50は、ウ
ェブ10に接合せしめられるべき表面上に、好ましくは
厚さ約0.006mmから0.125mmまでの、感圧
接着剤、熱可塑性接着剤、UV硬化性接着剤(UV c
urable adhesive)、熱硬化性樹脂接着
剤、または他の任意に選択された接着剤などの、接着剤
層を有しうる。しかしまた、適切な接着剤をまず基板ウ
ェブ10の選択された領域上に被着させ、その後第2の
ウェブ50をその接着剤に接合せしめてもよい。
方向に延長し、またこの第1実施例においてはウェブ1
0より狭いものとして示されている。第2のウェブ50
は、ウェブ10上に形成されたそれぞれの第1の回路2
0を、これに関連する第1の誘電コーティング30の全
体または大部分を含めて覆うが、図6(B)に第1のリ
ード41の部分B′として示され、それぞれの第1のリ
ードを後述のように外部回路に接続するために使用され
る、第1のリード41〜46の短い接続端部は覆われな
い。
のリード41〜46に対して位置合せすることによっ
て、ウェブ10に接合される。ラミネート装置の操作者
は、可視位置合せ線48および49を利用して第2のウ
ェブ50の端縁51を、それぞれの第1のリードの接続
端部B′が露出されたままにしておくように位置合せす
ることができる。すなわち、図6(B)に示された中央
の第1の回路20において、前記第2のウェブの端縁5
1は外側の線48に位置合せされているように図示され
ている。線48および49の間の間隔は、操作者に対
し、第2のウェブ50の端縁の位置合せの許容しうる公
差を可視表示する。また、操作者は、ラミネート装置が
運転されているとき、線48および49との照合によっ
て前記第2のウェブの配置の正確さを検査することがで
きる。前記ラミネート装置は、前記端縁の位置合せを維
持することができ、さまざまな他の装置が前記第1のリ
ードに対する適切なウェブ50の端縁位置合せを行なう
ために使用できる。また、この段階における第2のウェ
ブ50のラミネートが、位置合せ手段11を、露出され
たまま、すなわち検出装置により読取りうるよう、にし
ておくことによって、本方法の後の諸段階において使用
可能ならしめていることは重要である。
0が基板ウェブ10に接合された後、第2のウェブ50
の露出表面50a上に複数の第2の導電回路60が被着
される。第2の回路の第1の成分の被着は、図7(B)
および図7(A)に示されている。
第1の回路20上の第2のウェブ50上に、第2の導電
回路60は被着される。図示されている第1実施例にお
いては、それぞれの第2の回路60の第1の成分は、そ
れぞれの第1の回路20の前記第1のトレースに直交す
るように配置された等間隔の複数の第2の導電トレース
を含む。前記第2の回路は多数の第2のトレースを含み
うるが、説明をわかりやすくするために、5つの第2の
トレース61〜65のみを図示した。第2の回路60
は、真空蒸着技術によって、またはスクリーン印刷など
の印刷技術によって前記第2のウェブに被着されうる。
典型的には、前記第2の回路は、前記基板ウェブ上への
第1の回路20の形成に用いられたのと同じ技術によっ
て、ウェブ50に被着される。図7(B)に示されてい
るように、それぞれの第2のトレース61〜65は、回
路20の第1のトレース21〜27を横切る部分Dと、
それぞれの第1の回路の境界を越えてウェブ50に沿っ
て延長する部分Eと、を有する。
正確な位置合せは、前記第2の回路を形成するのに用い
られる装置に対して適する任意の装置により、位置合せ
手段11との位置合せを行なうことによって、達成され
る。
8(B)および図8(A)に示されており、この段階で
は、第2のウェブ50の表面50a上に、それぞれの第
2のトレース61〜65の端部Eの部分上に広がる第2
の誘電コーティング70が被着される。第2の誘電コー
ティングは、それぞれの第2のトレース上の孔を含むパ
ターンをなして被着される。すなわち、図8(B)に示
されているように、第2の誘電コーティング70は、第
2のトレース61上の孔71、トレース62上の孔7
2、トレース63上の孔73、トレース64上の孔7
4、およびトレース65上の孔75を含む。これらの孔
は、孔72および75に関して図示されているように、
1列内に2つまたはそれ以上配置されうる。第2の誘電
コーティング70は、前述の第1の誘電コーティング3
0と同一組成のものでありうる。
ェブ50上に形成されたそれぞれの第2の回路に対して
存在する。前記第2の誘電コーティングを被着させるの
に使用される装置は、位置合せ手段11を用いてそれぞ
れの第2の誘電コーティングを、対応するそれぞれの第
2の回路およびその第2のトレースに対し正確に配置す
る。
次の段階は、それぞれの第2の誘電コーティング上に、
複数の第2の導電リードを含むそれぞれの第2の回路の
第2の成分を形成することを含む。図9(B)に示され
ているように、第2の導電リード81〜84はそれぞれ
の第2の誘電コーティング70上に被着されて、コーテ
ィング70における孔のそれぞれの横の行に対して第2
のリードを与える。それぞれのリード81〜84は孔7
1〜75を通して、孔内のそれぞれの第2のトレース6
1〜65と電気的に接触する。すなわち、第2のリード
81は孔71内の第2のトレース61〜65と電気的に
接触する。同様に、第2のリード82は孔73内の第2
のトレース63と電気的に接触し、第2のリード83は
孔74内の第2のトレース64と電気的に接触し、第2
のリード84は孔72および75のそれぞれの中の第2
のトレース62および第2のトレース65と電気的に接
触する。
(A)に示されているように、第2のリード81〜84
は、第2の誘電コーティング70の境界を越えて第2の
ウェブ50の表面50a上へ延長して、前記第2のウェ
ブの縦方向端縁51の近くまで達する。すなわち、それ
ぞれの第2のリード81〜84は、第2のリード81の
部分Fによって示されているように、前記第2のウェブ
の露出表面上に端部Fを有する。
は、それぞれの第2の誘電コーティング70における孔
71〜75のような孔、およびそれぞれの第2の回路の
第2のトレースに対して、正確に位置合せされなくては
ならない。前記第2のトレースを被着させるのに用いら
れる装置は、前記基板ウェブにおいて定められた位置合
せ手段11を利用して、その用いられる装置に適する様
式によりその正確な配置を実現する。
の段階においては、第2のウェブ50上に形成された第
2の回路60上に、カバー層90が被着される。カバー
層90は、前記基板ウェブに対する前記第2のウェブの
ラミネートに関して前述したようにして、第2のウェブ
上にラミネートされる可撓性プラスチックフィルムのウ
ェブから構成することができ、前記基板ウェブおよび前
記第2のウェブとして用いられたものと同種のプラスチ
ックフィルム材料でありうるが、これは厚さが0.00
6mmから0.125mm程度というような任意の薄い
プラスチックフィルムでありうる。しかし、さらに、カ
バー層90は、熱可塑性、熱硬化性、またはUV硬化性
のコーティングなどのコーティングの形態で被着するこ
ともできる。本方法によって形成されるパネルが透明で
あるべき場合は、層90は透明または半透明でなくては
ならない。
る膜パネルが、摩耗などの物理的損傷、または液体その
他の異物がパネル上にこぼれまたは落ちるかもしれない
動作環境に対して保護される必要がある場合に用いられ
うる。もし、これらのいずれの条件も存在しなければ、
カバー層90は省略されうる。
特に前記第2のウェブの縦方向端縁51に沿って、第2
のウェブ50よりも幅が狭いように示されている。これ
によって、カバー層90の縦方向端縁91と第2のウェ
ブ50の縦方向端縁51との間に露出する前記第2のウ
ェブ上に、それぞれの第2のリード81〜84の短い接
続端部が位置する。前記第2のリードのこの露出端部
は、第2のリード81の部分F′によって示されてい
る。それぞれの第2のリードの端部F′は、後述のよう
に、第2のリードを外部回路に接続するために使用され
る。
により、基板ウェブ10に接合された第2のウェブ50
を含む複合ウェブ構造が形成されており、ウェブ10上
のそれぞれの第1の回路とウェブ50上の第2の回路と
は位置合せされて複数の電子膜パネルを形成し、それぞ
れのパネルは第1の回路と第2の回路とを含み、これら
のパネルは複合ウェブ構造に沿って列および行をなして
配置されている。
10に対して正確に配置されなくてはならない。カバー
層90が前記第2のウェブに対してラミネートされるフ
ィルムとして被着されるときは、それは前記第2のウェ
ブに対し、第2のウェブ50の基板ウェブ10に対する
ラミネートに関して前述したように、端縁位置合せによ
って位置合せされうる。もし、前記カバー層がコーティ
ングとして被着されるときは、そのコーティングは、そ
のカバー層の被着中に、この層のコーティングに用いら
れる特定の装置および材料の種類に対して適切な任意の
様式によって、位置合せ手段11を用いることにより配
置される。
段階(1)〜(10)によって製造された複合構造か
ら、段階(10)の完了時に得られたこの構造がウェブ
形態で複数のタッチパネルを含むことを念頭に置いて、
個々のタッチパネルを切断する。本方法の最後の段階を
示す図11において、個々のタッチパネル100は、前
記複合ウェブ構造から、ダイス切断によるなどして切断
される。その時、このウェブ構造は、第1および第2の
回路のそれぞれの行の間を横方向に横断して切断され、
またカバー層90と第2のウェブ50と基板ウェブ10
とを通してそれぞれの第1および第2の回路の組の右端
縁に沿って縦方向に切断され、また基板ウェブ10を通
してそれぞれの第1および第2の回路の左端縁に沿っ
て、第2のウェブ50の近くの端縁51から外側へ短距
離隔った位置で縦方向に切断される。もし所望ならば、
横方向の切断を基板ウェブ10の端縁から端縁まで延長
せしめてシートを形成することができ、その後それぞれ
のシートを縦方向に切断して個々のパネルを形成するこ
とができる。個々のパネル100は、前記第2のウェブ
によっても前記カバー層によっても被覆されないととも
に、それぞれの第1のリード41〜46の露出端部B′
を含む、前記基板ウェブの狭い端縁部101を有する。
また、それぞれのパネル100は、カバー層90によっ
て被覆されない第2のウェブ50の狭い端縁部102を
含み、それぞれの第2のリード81〜84の端部F′
は、前記第2のウェブの端縁部102に沿って露出させ
られている。タッチパネル100に接続されるべき外部
の駆動および検出回路は、タッチパネルの第1の回路2
0に、その第1のリードの露出端部B′に沿って接続さ
れるとともに、パネルの第2の回路60に、その第2の
リードの露出端部F′に対する接続によって接続され
る。
ル100は、基板ウェブ10に形成された位置合せ手段
11を用いて切断装置を基板ウェブに位置合せすること
によって、複合ウェブ構造から正確に切断される。
まで) 図1から図11までに関連して説明された本発明の方法
は、さまざまな寸法の電気的膜パネルを製造するために
用いられうる。しかし、第1実施例の方法は、多数の第
1および第2のトレースを有し、かつ1つより多くのト
レースが第1または第2のリードに接続される大きい寸
法のパネルの製造に、特に適している。例えば、本発明
の第1実施例の方法は、その開発過程において、第1の
トレースが78、第2のトレースが60、第1および第
2のリードがそれぞれ16個あり、ほぼ25cm×30
cmの寸法を有するパネルをうまく製造しうることが証
明された。
実施例は、第1トレースおよび第2トレースが約16か
ら32個まで存在するような、もっと小さいタッチパネ
ルを製造するための本発明の用い方をしている。
した段階(1)と同じであり、第2実施例の第2段階
は、図2に関連して前述した第1実施例の段階(2)と
同じである。
で、また図12(A)に断面図で示されている。基板ウ
ェブ10の表面10a上に複数の第1の回路20が被着
され、それぞれの第1の回路は、トレース21〜26の
ような複数の第1のトレースを含む。しかし、また、第
1のトレース21〜26と同時にこれらと一体をなして
第1のリード41〜46が形成され、それぞれの第1の
リード41〜46は、第1のリード46に関して示され
ているように、縦方向部分Aと横方向部分Bとを含む。
おいては、基板ウェブ上に誘電コーティングが印刷され
た第1実施例の段階(4)、および第1リードがその誘
電コーティング上に別個に被着された第1実施例の段階
(5)は用いられない。
基板ウェブ10上に、該ウェブ上に形成されたそれぞれ
の第1の回路20を、それぞれの第1のリードの短い接
続端部B′を除外した第1のリード41〜46を含めて
被覆するように、ラミネートされる。第2実施例のこの
段階は、第1実施例の段階(6)に関して前述した所と
同様にして行なわれる。
れているように、第2のウェブ50の露出表面上に複数
の第2の導電回路60が被着される。それぞれの回路6
0は前述の場合と同じ構成を有し、第1の回路20の第
1のトレースと直交するように配置された第2のトレー
ス61〜65を含むように図示されている。第2の回路
60の第2のトレースの被着と同時に、第2の導電リー
ド81〜85が第2のトレース61〜65と一体をなす
要素として、第2のウェブ50を横方向に横断してこの
第2のウェブの端縁51まで延長するように形成され
る。それぞれの第2の回路60を、その下にある第1の
回路20に対して正確に配置するためには、位置合せ手
段11が利用される。
レースおよび第2のリードは一体的導電素子として形成
されるので、この実施例においては、第1実施例の方法
の段階(8)および(9)において説明したような、ト
レース上への第2の誘電コーティングの被着およびその
後の第2の誘電コーティング上への第2のリードの別個
の印刷の必要がなくなる。
施例の第6段階は、第1の実施例の段階(10)と同じ
である。しかし、本方法によって形成されるべきパネル
がある用途に用いられる場合は、カバー層は必要でなく
なることに再び注意すべきである。
段階(11)と同じで、この段階においては、段階
(1)−(6)によって形成された複合ウェブ構造から
個々のタッチパネルが切断される。この段階は、第1実
施例に関して前述された所と同様に行なわれうる。
は、第1実施例に比し少数の第1および第2のトレース
を有するパネルであって、それぞれのトレースが1つの
リードのみに接続可能で、出来上がったパネルが過度に
大きい接続端部または境界部分をもたない該パネルの製
造に特に適している。例えば、16あるいは32ピンの
コネクタが、第2実施例の方法により製造されたパネル
に外部の検出及び駆動回路を接続するのに、使用されう
る。
ェブ10より狭いものとされていた。しかし、本発明の
実施においては、前記第2のウェブの縦方向端縁が前記
基板ウェブと適正に位置合せされて、第1のリードの接
続端部B′が外部回路の接続のために前記基板ウェブ上
に残されることのみが重要である。これは、図15に示
されている複合ウェブ構造によっても達成することがで
き、この場合は、第2のウェブ50はその端縁51が前
記第1のトレースの接続端部B′に対し前述の通りに配
置されるよう基板ウェブに対して片寄らされており、そ
の反対側の端縁52は基板ウェブ10の隣接端縁17を
越えて延長する。この特徴は、第2のウェブ50の幅が
基板10と同じであることを許容し、これはしばしば製
造工程を容易ならしめる。なお、第2のウェブ50の幅
はウェブ10より大きくてもよい。ウェブ10には単一
孔が位置合せ手段11として用いられており、この孔は
ウェブ50によって被覆されないウェブ10の端縁部に
沿って配置される。
端部F′を外部回路に対する接続のために露出したまま
にするように、第2のウェブ50より狭いものとして、
前に図示しかつ説明した。しかし、この特徴は、第2の
ウェブ50より広いカバー層90を用いても得られ、そ
の構造は図16に示されている。カバー層90の端縁9
1は、前記第2のリードの接続端部F′を露出せしめる
ように、第2のウェブ50の隣接端縁51から片寄らさ
れている。しかし、カバー層90の反対側の端縁92
は、第2のウェブの隣接端縁52を越えて延長すること
ができる。この別様式の複合ウェブ構造は、カバー層9
0が前記第2のウェブに対しラミネートされるプラスチ
ックフィルムである場合に用いられうる。この特徴もま
た、前記第2のウェブとカバー層とを同じ幅になしうる
ことなので、製造を容易ならしめうる。
明された構造は、基板ウェブおよび第2ウェブに沿って
形成された電気的膜パネルの単一列を有した。しかし、
本発明の方法を用いて、複合ウェブ構造に沿って2つま
たはそれ以上の列のパネルを形成し、1行が1つより多
くのパネルを含むようにすることもできる。
ネルを形成するのに用いられる複合ウェブ構成が示され
ている。図17には、前述の本発明の第1実施例の段階
(1)から段階(9)までが完了した時形成される製品
が示されているが、この構造は第2実施例の段階(1)
から段階(5)までによっても形成されうる。図17に
おける左側の列Iのパネルはそれぞれ、第1の回路20
および第2の回路60と共に接続リードおよび誘電コー
ティングを被着されうるものとして含む。図17の右側
の列IIのパネルはそれぞれ、同じ回路の全てを含む
が、この列内の回路は、列I内の回路に対し180°向
きを変えられていることに注意すべきである。この配置
においては、単一の第2のウェブ50によって双方の列
の回路を被覆し、しかも第2のウェブの端縁51を越え
て延長する列I内の第1の回路20のそれぞれの第1の
リードの接続端部B′を露出せしめると共に、前記第2
のウェブの反対側の端縁52を越えて延長する列II内
のパネルの第1のリードの接続端部B′をも露出せしめ
ることができる。同様にして、単一のカバー層90(図
示されていない)を、列IおよびII内の第2の回路の
リードの接続端部F′を露出せしめるように、被着せし
めることもできる。
了した後、まず複合ウェブを行パネルを有するシートに
切断し、その後それぞれのシートから個々のパネルを切
断することによって、複合ウェブから個々のパネルを切
断することができる。
合ウェブ構造の製造への、本方法の適用を示す。
IおよびIIは、図17の列IおよびIIの形成に関し
て上述した所と同様にして形成される。第3列III
は、図示されているように列Iの回路と同じ向きの回
路、または列IIの回路と同じ向きの回路を含みうる。
列IIIの回路は、列IおよびIIの回路からは隔たっ
ており、第2のウェブ50′は列IIIの回路上へ、第
2のウェブ50の列IおよびIIの回路上へのラミネー
トと同時か、またはその後に、ラミネートされる。
ブ構造は、3パネルから成る1行を含むそれぞれのシー
トに切断され、次にそれぞれのシートから個々のパネル
が切断される。
ネルの新しい製造方法が説明され、その方法においては
それぞれのパネルは可撓性プラスチックフィルムの2つ
の別個の層の表面上に形成された間隔を置いた導電回路
を含み、全体的膜パネルの製造中に該2つのフィルムは
長いウェブ状態に留まり、その後複合ウェブ構造から個
々のパネルが切断される。新方法の実施により、複合ウ
ェブ構造に沿って行および列をなして配列された複数の
膜パネルを含むウェブ構造が得られる。例えば、本発明
の開発中に、約135mの長さの細長い基板ウェブおよ
び第2ウェブを用い、その上に1列に350パネルを被
着せしめて、新方法の第1実施例によってパネルが製造
された。この過程は、膜パネルの製造の効率のよい方法
を与え、それは極めて薄いプラスチックフィルムを該フ
ィルムへの物理的損傷を低減するように取り扱うことを
可能ならしめるので、前記第2のウェブとして0.00
635mm(1/4ミル)というような薄さの層を用い
るなど、少なくとも1つの極めて薄いフィルム層を組込
んだパネルを製造するのに特に有用である。本発明の方
法によって作られた電子的膜パネルの用途の例として
は、CRTスクリーン、LCD表示、またはプラズマ表
示などの表示装置上に付着せしめられる透明タッチパネ
ル、および不透明または透明でありうるディジタイザパ
ネル(digitizer panel)がある。
的膜パネルが複合ウェブ構造から切断され終るまで前記
基板ウェブおよび前記第2のウェブが細長いウェブの形
態に保持されることを念頭におくことにより、前記ウェ
ブを個々の段階の間において巻回すると便利であること
がわかった。すなわち、例えば、本方法の第1実施例の
実施に当たっては、段階(3)から段階(5)までのそ
れぞれの完了後に基板ウェブ10を巻回し、段階(6)
から段階(9)までのそれぞれの完了時には基板ウェブ
10と第2のウェブ50との複合体を巻回し、段階(1
0)の完了後には基板ウェブ10と第2のウェブ50と
カバー層90との複合体を巻回すると、便利かつ実際的
であることがわかった。なお、本方法によって作られる
べきパネルの大きさやそれぞれのパネルの諸成分を形成
するのに用いられるべき装置によっては、それぞれの段
階の後のウェブまたは複合ウェブ構造を巻回することな
しに、本方法を実施することも可能である。また、スク
リーン印刷が用いられる場合は、前記第1および第2の
回路およびそれらの関連成分を、前記基板ウェブの縦軸
に対して約5°ないし10°の範囲のわずかな角度をな
すように配置して、前記基板ウェブまたは前記第2のウ
ェブに対して垂直な方向の複数のトレースおよび/また
はリードが存在することによる印刷工程中のスクィージ
の跳躍(squeegee bounce)をなくすこ
とが望ましいこともわかった。前記第1または第2のト
レース、または前記第1または第2のリードなどの任意
の回路成分の被着にスクリーン印刷が用いられる場合に
は、銀粒子、炭素粒子、銀粒子および炭素粒子の混合
物、等を含む導電性インクのような、通常膜スイッチの
製造に用いられる任意の適切な導電性インクを用いるこ
とができ、その多くの適切な種類のものは市販されてい
る。前記第1または第2の回路の任意の成分の被着に真
空蒸着技術が用いられる場合、特に透明パネルが最終製
品として所望されるときには酸化インジウムスズ(in
dium tin oxide)を真空蒸着によって被
着させることができるが、銀、銅、等のような金属や金
属合金も被着されうる。
す図で、同図(D)は斜視図、同図(A)、同図(B)
および同図(C)は同図(D)のA−A線における横断
面図である。
示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における断面図である。
示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
示す図で、同図(B)は一部切欠平面図、同図(A)は
同図(B)の製品のA−A線における横断面図である。
示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
造を示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
る。
第3段階完了後の製品構造を示す図で、同図(B)は平
面図、同図(A)は同図(B)の製品のA−A線におけ
る横断面図である。
を示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
を示す図で、同図(B)は平面図、同図(A)は同図
(B)の製品のA−A線における横断面図である。
第2のウェブの別の配置を示す断面図である。
ブに対するカバー層の別の配置を示す断面図である。
ルを形成するのに用いられる本発明の方法を示す平面図
である。
ルを形成するのに用いられる本発明の方法を示す平面図
である。
Claims (8)
- 【請求項1】 可撓性プラスチックフィルムの基板ウェ
ブ(10)を用意する第1の段階と、 後の諸段階において前記ウェブ上に被着されるべき回路
(20)のそれぞれの行に対応した位置合せ手段(1
1)を、前記基板ウェブ(10)に沿って縦方向に複数
個定める第2の段階と、 前記基板ウェブ(10)の第1の表面に沿って、間隔を
置いた複数の第1の導電回路(20)を、前記位置合せ
手段(11)と位置合せすることによって、被着せしめ
る段階であって、 (イ)前記第1の回路(20)が、前記基板ウェブの前
記第1の表面に沿って行および列をなして配列され、少
なくとも1つの前記列が存在し、かつそれぞれの前記行
内に少なくとも1つの前記第1の回路(20)が存在
し、 (ロ)それぞれの前記第1の回路(20)が複数の第1
の導電トレース(21〜27)および第1のリード(4
1〜46)を含み、それぞれの該第1のリード(41〜
46)が接続端部(B′)を含む、第3の段階と、 前記基板ウェブ(10)に対し可撓性プラスチックフィ
ルムの第2のウェブ(50)を、該第2のウェブ(5
0)の縦方向端縁(52)を前記第1の回路(20)に
対して位置合せすることにより、それぞれの前記第1の
リード(41〜46)の接続端部(B′)を除外して前
記第1の回路(20)を被覆するように、ラミネートす
る第4の段階と、 前記第2のウェブ(50)の第1の表面(50a)に沿
って、間隔を置いた複数の第2の導電回路(60)を、
前記位置合せ手段(11)と位置合せすることによって
被着せしめる段階であって、 (イ)それぞれの前記第1の回路(20)と位置合せさ
れた前記第2の回路(60)が存在し、 (ロ)それぞれの前記第2の回路(60)が、前記第1
の回路(20)の前記第1のトレース(21〜27)と
選択的に位置合せされて配置された複数の第2の導電ト
レース(61〜65)と、それぞれが接続端部(F′)
を有する複数の第2のリード(81〜84)と、を含
み、それによって複数の膜パネル(100)が形成さ
れ、該膜パネル(100)のそれぞれが、前記第1のリ
ード(41〜46)の前記接続端部(B′)が前記基板
ウェブ(10)に沿って露出せしめられるとともに前記
第2のリード(81〜84)の前記接続端部(F′)が
前記第2のウェブ(50)に沿って露出せしめられた、
1つの前記第1の回路(20)と1つの前記第2の回路
(60)とを含む、第5の段階と、を含む、2つのプラ
スチックフィルム(10,50)の間隔を置いた表面上
に第1の導電回路(20)および第2の導電回路(6
0)を含む電気的膜パネル(100)の製造方法。 - 【請求項2】 可撓性プラスチックフィルムの基板ウェ
ブ(10)を用意する第1の段階と、 後の諸段階において前記ウェブ(10)上に被着される
べき回路(20)のそれぞれの行に対応した位置合せ手
段(11)を、前記基板ウェブ(10)に沿って縦方向
に複数個定める第2の段階と、 前記基板ウェブ(10)の第1の表面に沿って、第1の
導電トレース(21〜27)を、前記位置合せ手段(1
1)と位置合せすることによって、被着せしめることに
より、間隔を置いた複数の第1の導電回路(20)の第
1の成分を形成する段階であって、 それぞれの前記第1の回路(20)のための前記第1の
トレース(21〜27)が、前記基板ウェブ(10)の
前記第1の表面に沿って行および列をなして配列され、
少なくとも1つの前記列が存在し、かつそれぞれの前記
行内に少なくとも1つの前記グループが存在する、第3
の段階と、 前記基板ウェブ(10)の前記第1の表面上におけるそ
れぞれの前記第1の回路(20)の前記第1のトレース
(21〜27)の部分上に、第1の誘電コーティング
(30)を、前記位置合せ手段(11)と位置合せする
ことによって、被着せしめる段階であって、前記第1の
誘電コーティング(30)は、それぞれの前記第1の回
路(20)に対して、そのそれぞれの第1のトレース
(21〜27)上に孔(31〜37)を有する、第4の
段階と、 それぞれの前記第1の誘電コーティング(30)上に、
複数の第1の導電リード(41〜46)を、前記位置合
せ手段(11)と位置合せすることによって、被着せし
めることにより、前記第1の回路(20)の第2の成分
を形成する段階であって、それによってそれぞれの前記
第1の回路(20)のそれぞれの前記第1のトレース
(21〜27)が該第1の回路(20)に対する前記第
1の誘電コーティング(30)の前記孔(31〜37)
内において少なくとも1つの前記第1のリード(41〜
46)と電気的に接触し、 それぞれの前記第1のリード(41〜46)が、前記基
板ウェブ(10)の前記第1の表面上に、そのそれぞれ
の前記第1の誘電コーティング(30)の近くに露出せ
しめられる接続端部(B′)を有する、第5の段階と、 前記基板ウェブ(10)に対し可撓性プラスチックフィ
ルムの第2のウェブ(50)を、該第2のウェブ(5
0)を前記第1の回路(20)に対して位置合せし、か
つ、それぞれの前記第1のリード(41〜46)の前記
接続部分(B′)を除外して該第1の回路(20)を被
覆するように該第2のウェブ(50)を該基板ウェブ
(10)に重ねることによって、ラミネートする第6の
段階と、前記第2のウェブ(50)の第1の表面に沿っ
て、第2の導電トレース(61〜65)を、前記位置合
せ手段(11)と位置合せすることによって、被着せし
めることにより、間隔を置いた複数の第2の導電回路
(60)の第1の成分を形成する段階であって、 (イ)それぞれの前記第2の回路(60)が、前記第1
の回路(20)の前記第1のトレース(21〜27)と
選択的に位置合せされて配置された複数の前記第2の導
電トレース(61〜65)を含み、 (ロ)それぞれの前記第1の回路(20)と位置合せさ
れた第2の回路(60)が存在する、第7の段階と、 前記第2のウェブ(50)の前記第1の表面上における
それぞれの前記第2の回路(60)の前記第2のトレー
ス(61〜65)の部分上に、第2の誘電コーティング
(70)を、前記位置合せ手段(11)と位置合せする
ことによって被着せしめる段階であって、それぞれの前
記第2の誘電コーティング(70)は、それぞれの前記
第2のトレース(61〜65)上に孔(71〜75)を
有する第8の段階と、 それぞれの前記第2の誘電コーティング(70)上に、
複数の第2の導電リード(81〜84)を、前記位置合
せ手段(11)と位置合せすることによって、被着せし
めることにより、前記第2の回路(60)の第2の成分
を形成する段階であって、それによってそれぞれの前記
第2の回路(60)のそれぞれの前記第2のトレース
(61〜65)が前記第2の誘電コーティング(70)
の前記孔(71〜75)内において少なくとも1つの前
記第2のリード(81〜84)と電気的に接触し、 それぞれの前記第2のリード(81〜84)が、前記第
2のウェブ(50)の前記第1の表面上に、そのそれぞ
れの前記第2の誘電コーティング(70)の近くに露出
せしめられる接続端部(F′)を有し、それによって複
数の膜パネル(100)が形成され、該膜パネル(10
0)のそれぞれが、前記第1のリード(41〜46)の
前記接続端部(B′)が前記基板ウェブ(10)に沿っ
て露出せしめられるとともに前記第2リード(81〜8
4)の前記接続端部(F′)が前記第2のウェブ(5
0)に沿って露出せしめられた、1つの前記第1の回路
(20)と1つの前記第2の回路(60)とを含む、第
9の段階と、を含む、2つのプラスチックフィルム(1
0,50)の間隔を置いた表面上に第1の導電回路(2
0)および第2の導電回路(60)を含む電気的膜パネ
ル(100)の製造方法。 - 【請求項3】 前記第2のウェブ(50)上に、前記第
2の回路(60)の前記第2のリード(81〜84)の
前記接続端部(F′)を除外して前記第2の回路(6
0)を被覆するように配置されたカバー層を被着せしめ
る段階と、 この段階の完了時に得られる複合製品から個々の膜パネ
ル(100)を切断する段階と、をさらに含む、請求項
1または請求項2記載の方法。 - 【請求項4】 第1の段階が、基板ウェブ(10)の第
1の表面とは反対側の第2の表面に沿った接着剤(5)
の層と、該接着剤上の剥離自在のライナ(6)と、を含
む基板ウェブ(10)を用意することを含む、請求項1
または請求項2記載の方法。 - 【請求項5】 第1の段階が、基板ウェブ(10)と、
該基板ウェブ(10)の第1の表面とは反対側の第2の
表面に接合されたキャリアウェブ(7)と、を用意する
ことを含む、請求項1または請求項2記載の方法。 - 【請求項6】 2列(I,II)の第1の回路(20)
および第2の回路(60)が、前記基板ウェブ(10)
および第2のウェブ(50)に沿って形成されて、それ
ぞれの前記行内に2つの膜パネル(100)を有するよ
うにされる、請求項1または請求項2記載の方法。 - 【請求項7】 3列(I,II,III)の第1の回路
(20)が前記基板ウェブ(10)に沿って形成され、
2列(I,II)の第1の回路(20)を被覆するよう
に第2のウェブ(50)が該基板ウェブ(10)に対し
てラミネートされ、他の1列(III)の第1の回路
(20)を被覆するようにもう1つの第2のウェブ(5
0′)が該基板ウェブ(10)に対してラミネートさ
れ、3列の第2の回路(60)が前記第2のウェブ(5
0,50′)上に被着されて、それぞれの行内に3つの
膜パネル(100)を有するようにされる、請求項1ま
たは請求項2記載の方法。 - 【請求項8】 膜パネル(100)の、それぞれの前記
第1の回路(20)の前記第1のトレース(21〜2
7)と、それぞれの前記第2の回路(60)の前記第2
のトレース(61〜65)とが、互いに直交して配置さ
れる、請求項1または請求項2記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US561027 | 1990-08-01 | ||
US07/561,027 US5062916A (en) | 1990-08-01 | 1990-08-01 | Method for the manufacture of electrical membrane panels having circuits on flexible plastic films |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06349372A true JPH06349372A (ja) | 1994-12-22 |
JP3662261B2 JP3662261B2 (ja) | 2005-06-22 |
Family
ID=24240345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16179791A Expired - Fee Related JP3662261B2 (ja) | 1990-08-01 | 1991-07-02 | 電気的膜パネルの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5062916A (ja) |
EP (1) | EP0471149A3 (ja) |
JP (1) | JP3662261B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013054727A (ja) * | 2011-09-01 | 2013-03-21 | Tpk Touch Solutions (Xiamen) Inc | タッチオンレンズデバイス及びタッチオンレンズデバイスを製造するための方法 |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5234536A (en) * | 1991-04-26 | 1993-08-10 | Olin Corporation | Process for the manufacture of an interconnect circuit |
JPH06120370A (ja) * | 1992-10-08 | 1994-04-28 | Toshiba Corp | 積層板の製造方法 |
DE4310809A1 (de) * | 1993-04-02 | 1994-10-06 | Sel Alcatel Ag | Meldeeinrichtung für eine Warensicherungseinrichtung |
DE4401325C1 (de) * | 1994-01-18 | 1995-06-08 | Reinhold Ott | Überwachungsfühler |
US5965848A (en) * | 1997-07-22 | 1999-10-12 | Randice-Lisa Altschul | Disposable portable electronic devices and method of making |
NL1009976C2 (nl) * | 1998-08-31 | 2000-03-02 | Chess Engineering B V | Geïntegreerde schakeling met elektrisch contact. |
US6305073B1 (en) * | 1999-12-29 | 2001-10-23 | Gm Nameplate, Inc. | One-sided electrode arrangement on an intermediate spacer for a touchscreen |
DE10001942A1 (de) * | 2000-01-18 | 2001-08-09 | Kostal Leopold Gmbh & Co Kg | Mehrschichtleiter |
US6342122B1 (en) * | 2000-08-07 | 2002-01-29 | Ashland Chemical, Inc. | UV post curable pressure sensitive adhesives for membrane switch applications and their Production |
US6620012B1 (en) | 2000-10-27 | 2003-09-16 | Science Applications International Corporation | Method for testing a light-emitting panel and the components therein |
US6612889B1 (en) | 2000-10-27 | 2003-09-02 | Science Applications International Corporation | Method for making a light-emitting panel |
US6796867B2 (en) | 2000-10-27 | 2004-09-28 | Science Applications International Corporation | Use of printing and other technology for micro-component placement |
US6822626B2 (en) | 2000-10-27 | 2004-11-23 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6935913B2 (en) | 2000-10-27 | 2005-08-30 | Science Applications International Corporation | Method for on-line testing of a light emitting panel |
US7288014B1 (en) | 2000-10-27 | 2007-10-30 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6762566B1 (en) | 2000-10-27 | 2004-07-13 | Science Applications International Corporation | Micro-component for use in a light-emitting panel |
US6801001B2 (en) | 2000-10-27 | 2004-10-05 | Science Applications International Corporation | Method and apparatus for addressing micro-components in a plasma display panel |
US6570335B1 (en) | 2000-10-27 | 2003-05-27 | Science Applications International Corporation | Method and system for energizing a micro-component in a light-emitting panel |
US6764367B2 (en) | 2000-10-27 | 2004-07-20 | Science Applications International Corporation | Liquid manufacturing processes for panel layer fabrication |
US6545422B1 (en) | 2000-10-27 | 2003-04-08 | Science Applications International Corporation | Socket for use with a micro-component in a light-emitting panel |
US7199527B2 (en) * | 2000-11-21 | 2007-04-03 | Alien Technology Corporation | Display device and methods of manufacturing and control |
AU2002239286A1 (en) * | 2000-11-21 | 2002-06-03 | Alien Technology Corporation | Display device and methods of manufacture and control |
JP2002190674A (ja) * | 2000-12-21 | 2002-07-05 | Sony Chem Corp | 多層フレキシブル配線板の製造方法 |
US6762124B2 (en) | 2001-02-14 | 2004-07-13 | Avery Dennison Corporation | Method for patterning a multilayered conductor/substrate structure |
US6824857B2 (en) | 2001-04-02 | 2004-11-30 | Nashua Corporation | Circuit elements having an embedded conductive trace and methods of manufacture |
US6819316B2 (en) | 2001-04-17 | 2004-11-16 | 3M Innovative Properties Company | Flexible capacitive touch sensor |
EP1383364A3 (en) * | 2002-05-23 | 2006-01-04 | Nashua Corporation | Circuit elements having an ink receptive coating and a conductive trace and methods of manufacture |
US7736693B2 (en) * | 2002-06-13 | 2010-06-15 | Cima Nanotech Israel Ltd. | Nano-powder-based coating and ink compositions |
US7601406B2 (en) * | 2002-06-13 | 2009-10-13 | Cima Nanotech Israel Ltd. | Nano-powder-based coating and ink compositions |
US7566360B2 (en) * | 2002-06-13 | 2009-07-28 | Cima Nanotech Israel Ltd. | Nano-powder-based coating and ink compositions |
US7384496B2 (en) * | 2004-02-23 | 2008-06-10 | Checkpoint Systems, Inc. | Security tag system for fabricating a tag including an integrated surface processing system |
DE102004038752B4 (de) * | 2004-08-09 | 2009-02-19 | Carl Freudenberg Kg | Touch-Sensor-Anordnung und Verwendung einer Touch-Sensor-Anordnung |
US7745733B2 (en) * | 2005-05-02 | 2010-06-29 | 3M Innovative Properties Company | Generic patterned conductor for customizable electronic devices |
KR20070009760A (ko) * | 2005-07-14 | 2007-01-19 | 삼성전자주식회사 | 액정표시장치의 제조장치와 액정표시장치의 제조방법 |
KR100780842B1 (ko) * | 2006-12-14 | 2007-11-30 | 주식회사 에스세라 | 공진 구조체를 가지는 압전 공진자의 형성방법들 |
US8498464B2 (en) * | 2007-09-27 | 2013-07-30 | Siemens Medical Solutions Usa, Inc. | Intrinsic co-registration for modular multimodality medical imaging systems |
US9069418B2 (en) * | 2008-06-06 | 2015-06-30 | Apple Inc. | High resistivity metal fan out |
KR101082610B1 (ko) * | 2009-10-15 | 2011-11-10 | 엘지이노텍 주식회사 | 터치패널용 면상 부재 및 이의 제조 방법 |
KR101082607B1 (ko) | 2009-10-16 | 2011-11-10 | 엘지이노텍 주식회사 | 터치패널용 면상 부재 및 그 제조 방법 |
US8679178B2 (en) | 2009-10-20 | 2014-03-25 | Moximed, Inc. | Extra-articular implantable mechanical energy absorbing assemblies having two deflecting members and compliance member |
US9491852B2 (en) | 2010-10-15 | 2016-11-08 | Apple Inc. | Trace border routing |
WO2013106773A2 (en) | 2012-01-12 | 2013-07-18 | Synaptics Incorporated | Single layer capacitive imaging sensors |
US9542023B2 (en) | 2013-08-07 | 2017-01-10 | Synaptics Incorporated | Capacitive sensing using matrix electrodes driven by routing traces disposed in a source line layer |
CN103941906B (zh) * | 2013-08-30 | 2018-01-26 | 上海天马微电子有限公司 | 一种单片式触控屏的制备方法 |
US20150091842A1 (en) | 2013-09-30 | 2015-04-02 | Synaptics Incorporated | Matrix sensor for image touch sensing |
US9298325B2 (en) | 2013-09-30 | 2016-03-29 | Synaptics Incorporated | Processing system for a capacitive sensing device |
US10042489B2 (en) | 2013-09-30 | 2018-08-07 | Synaptics Incorporated | Matrix sensor for image touch sensing |
US9459367B2 (en) | 2013-10-02 | 2016-10-04 | Synaptics Incorporated | Capacitive sensor driving technique that enables hybrid sensing or equalization |
US9274662B2 (en) | 2013-10-18 | 2016-03-01 | Synaptics Incorporated | Sensor matrix pad for performing multiple capacitive sensing techniques |
US9081457B2 (en) | 2013-10-30 | 2015-07-14 | Synaptics Incorporated | Single-layer muti-touch capacitive imaging sensor |
US9798429B2 (en) | 2014-02-28 | 2017-10-24 | Synaptics Incorporated | Guard electrodes in a sensing stack |
US10133421B2 (en) | 2014-04-02 | 2018-11-20 | Synaptics Incorporated | Display stackups for matrix sensor |
US9927832B2 (en) | 2014-04-25 | 2018-03-27 | Synaptics Incorporated | Input device having a reduced border region |
US9690397B2 (en) | 2014-05-20 | 2017-06-27 | Synaptics Incorporated | System and method for detecting an active pen with a matrix sensor |
US10175827B2 (en) | 2014-12-23 | 2019-01-08 | Synaptics Incorporated | Detecting an active pen using a capacitive sensing device |
US10990148B2 (en) | 2015-01-05 | 2021-04-27 | Synaptics Incorporated | Central receiver for performing capacitive sensing |
US9939972B2 (en) | 2015-04-06 | 2018-04-10 | Synaptics Incorporated | Matrix sensor with via routing |
US10095948B2 (en) | 2015-06-30 | 2018-10-09 | Synaptics Incorporated | Modulation scheme for fingerprint sensing |
US9715304B2 (en) | 2015-06-30 | 2017-07-25 | Synaptics Incorporated | Regular via pattern for sensor-based input device |
US9720541B2 (en) | 2015-06-30 | 2017-08-01 | Synaptics Incorporated | Arrangement of sensor pads and display driver pads for input device |
GB2541735B (en) * | 2015-08-28 | 2020-05-20 | Novalia Ltd | Fabricating a touch-sensitive input device |
CN205028263U (zh) | 2015-09-07 | 2016-02-10 | 辛纳普蒂克斯公司 | 一种电容传感器 |
US10037112B2 (en) | 2015-09-30 | 2018-07-31 | Synaptics Incorporated | Sensing an active device'S transmission using timing interleaved with display updates |
US10067587B2 (en) | 2015-12-29 | 2018-09-04 | Synaptics Incorporated | Routing conductors in an integrated display device and sensing device |
CN106933400B (zh) | 2015-12-31 | 2021-10-29 | 辛纳普蒂克斯公司 | 单层传感器图案和感测方法 |
CN208384543U (zh) * | 2016-01-21 | 2019-01-15 | 3M创新有限公司 | 多尺寸触摸传感器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3221500A1 (de) * | 1982-06-07 | 1983-12-08 | Max-E. Dipl.-Ing. 7320 Göppingen Reeb | Identifizierungsanordnung in form eines an einem gegenstand anbringbaren gebildes und verfahren zur herstellung |
IT1182866B (it) * | 1985-09-19 | 1987-10-05 | Istituto Superiore Di Sanita L | Apparecchiatura per la valutazione delle fasi temporali dell'andatura di un soggetto deambulante e della distribuzione istantanea delle reazioni vincolari del suolo |
DE3814017C1 (en) * | 1988-04-26 | 1989-09-21 | Telenorma Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt, De | Tactile display device for the simultaneous digital transmission of manually generated characters from a transmitter to a receiver |
US4963702A (en) * | 1989-02-09 | 1990-10-16 | Interlink Electronics, Inc. | Digitizer pad featuring spacial definition of a pressure contact area |
-
1990
- 1990-08-01 US US07/561,027 patent/US5062916A/en not_active Expired - Lifetime
-
1991
- 1991-05-07 EP EP19910107398 patent/EP0471149A3/en not_active Withdrawn
- 1991-07-02 JP JP16179791A patent/JP3662261B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013054727A (ja) * | 2011-09-01 | 2013-03-21 | Tpk Touch Solutions (Xiamen) Inc | タッチオンレンズデバイス及びタッチオンレンズデバイスを製造するための方法 |
KR101430596B1 (ko) * | 2011-09-01 | 2014-08-14 | 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 | 터치 온 렌즈 소자 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP0471149A2 (en) | 1992-02-19 |
US5062916A (en) | 1991-11-05 |
JP3662261B2 (ja) | 2005-06-22 |
EP0471149A3 (en) | 1992-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3662261B2 (ja) | 電気的膜パネルの製造方法 | |
JP7306594B1 (ja) | 導電性フィルム、巻回体、接続構造体、及び接続構造体の製造方法 | |
KR20070089966A (ko) | 레이저 절단을 사용하는 웨브의 정합 적층 | |
US7008500B2 (en) | High pressure lamination of electronic cards | |
US5277734A (en) | Electrically conductive circuit sheet and method and apparatus for making same | |
US20140110152A1 (en) | Printed circuit board and method for manufacturing same | |
EP0676914A2 (en) | Method of constructing high yield, fine line, multilayer printed wiring board panel | |
CN116095941A (zh) | 一种软硬结合板及其制作方法 | |
JP2804679B2 (ja) | 液晶表示装置 | |
WO2020003763A1 (ja) | 感圧センサの製造方法及び感圧センサ | |
TW201004509A (en) | Method for cutting copper-clad laminate | |
JP2586971B2 (ja) | フレキシブル基板付き電子部品 | |
JP3014173B2 (ja) | フレキシブルプリント配線板の製造方法 | |
CN207744229U (zh) | 可挠式线路基板 | |
JPS6115226A (ja) | デジタイザの図板とその製造法 | |
JPH0146887B2 (ja) | ||
JPS61245705A (ja) | 平面アンテナ | |
JPH05337923A (ja) | グリーンシートの加工方法 | |
JPS6310588A (ja) | プリント配線板の製造方法 | |
JPH0344096A (ja) | 多層基板の印刷積層方法 | |
JPH04188507A (ja) | タッチパネル用基板の製造方法 | |
JPH0590766A (ja) | 多層プリント配線板 | |
JPH04144739A (ja) | 積層物原料、及び積層物の製造方法 | |
JPH0562562A (ja) | タツチパネル | |
JPH04101497A (ja) | 内層材製造用フィルム及び該フィルムを使用した多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |