JP3662261B2 - 電気的膜パネルの製造方法 - Google Patents

電気的膜パネルの製造方法 Download PDF

Info

Publication number
JP3662261B2
JP3662261B2 JP16179791A JP16179791A JP3662261B2 JP 3662261 B2 JP3662261 B2 JP 3662261B2 JP 16179791 A JP16179791 A JP 16179791A JP 16179791 A JP16179791 A JP 16179791A JP 3662261 B2 JP3662261 B2 JP 3662261B2
Authority
JP
Japan
Prior art keywords
web
circuit
stage
conductive
substrate web
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16179791A
Other languages
English (en)
Other versions
JPH06349372A (ja
Inventor
イー.オウダーヘイデ ブライアン
ジェイ.ロブレヒト マイクル
アール.ケリィ ウエイン
Original Assignee
ダイナプロ シン フィルム プロダクツ、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダイナプロ シン フィルム プロダクツ、インコーポレイテッド filed Critical ダイナプロ シン フィルム プロダクツ、インコーポレイテッド
Publication of JPH06349372A publication Critical patent/JPH06349372A/ja
Application granted granted Critical
Publication of JP3662261B2 publication Critical patent/JP3662261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1084Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing of continuous or running length bonded web
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacture Of Switches (AREA)
  • Push-Button Switches (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、別個のプラスチックフィルム層上に間隔をおいた導電回路を含む電気的膜パネルの製造技術に関する。
【0002】
【従来の技術】
本発明が係わる型式の電気的膜パネルは、印刷または真空蒸着などによって、別個の可撓性プラスチック層上に形成された、間隔をおいた第1および第2の導電回路を含む。この型式のパネルを製造するための典型的方法では、個々のプラスチックフィルムシート上に前記回路を形成し、前記2つの回路が完全に形成された後にラミネートによるなどして、前記2つのフィルムシートを接合する。この技術は、特に、前記プラスチックフィルムの厚さが約0.025mmから0.125mmというような極めて薄いものであるときには、多くの経費を要し、また困難で時間のかかる手作業による組合せおよび位置合せの操作を伴う。前記別個のフィルムは、手作業でずれないように正しく積み重ねられた後、プレスまたはオートクレーブ内で加熱および加圧下でラミネートされるが、これらの型式の手作業は、フィルムに対するほこり、よごれ、指紋、ちぢれ、およびしわの問題を生じるかなりの可能性を有する。
【0003】
【発明が解決しようとする課題】
本発明の新方法は、以下に詳述されるように、前述の個別シート法の問題の全てまたは大部分を解決するものである。本発明は、手作業を無くすかまたは減らした新しい方法を提供することを1つの目的とする。もう1つの目的は、膜パネルが遙かに清浄になり、ちぢれおよびしわを生じなくなる製造方法を提供することである。さらにもう1つの目的は、可撓性プラスチックフィルムの電気的膜パネルを、経済的に、かつ最終組立てのためのプレスまたはオートクレーブのような資本を要する装置を必要とせずに、製造する方法を提供することである。本発明の、これらの、およびその他の諸目的は、以下の詳細な説明により明らかにされる。
【0004】
【課題を解決するための手段】
電気的膜パネルを製造するための本発明の方法は、細長いウェブの形態を有する可撓性プラスチックフィルムの基板ウェブ上に複数の第1の導電回路を形成する段階と、前記基板フィルムに少なくとも1つの第2のウェブを接合し該第2のウェブ上に複数の第2の導電回路を形成する段階と、次に前記回路の各々が完成された後前記基板ウェブおよび前記第2のウェブを含む前記複合構造から個々のパネルを切断する段階と、を含む。このように、共にラミネートされた基板ウェブおよび第2のウェブ上に複数のパネルが形成され、これらのパネルは前記二つのウェブの前記複合体に沿って、列と行とをなして配列される。本発明の方法はまた、各パネルのいくつかの成分の相互間の正確な位置合せを実現する。前記第1および第2の回路は、印刷、特にスクリーン印刷、および真空蒸着技術などの、電気的膜パネルの製造に一般に用いられる技術により、前記基板ウェブおよび前記第2のウェブに被着されうる。
【0005】
【実施例】
(1)第1実施例(図1から図11まで)
図1から図11までは、2つのプラスチックフィルム上に形成された、間隔をおいた導電回路を含む可撓性膜パネルを製造するための、本発明に係る第1方法に含まれる諸段階を示す。この方法は、以下に説明される順序で諸段階を行なうことを含む。本発明の方法によって作ることができる型式のパネルの例としてここで説明される可撓性パネルは、操作者の指または針によって触れられたパネルのX−Y位置の出力信号を発生するように設計されたタッチパネルである。本発明によれば、一連の可撓性電気的パネルは、共にラミネートされるプラスチックフィルムの2つのウェブ上に作られ、組合わされた両ウェブから個々のパネルが切断される最終段階までウェブの形態が保たれる。
【0006】
段階(1)(図1)
第1実施例の第1段階においては、可撓性プラスチックフィルムの基板ウェブ10が用意される。本方法のその後の諸段階に従って、基板ウェブ10上に、そのウェブに沿った1つまたはそれ以上の縦の列と、そのウェブを横切る横の行とをなして配置された複数の導電回路が形成され、それぞれの行内に1つまたはそれ以上の回路が存在する。
【0007】
もし、ウェブ10を用いて形成されるべき前記パネルが透明であるべきであれば、前記ウェブは、透明であるかまたは少なくとも反透明な、プラスチックフィルムでなくてはならない。膜スイッチおよびタッチパネルに適する任意のプラスチックフィルムは、基板ウェブ10として使用可能であり、Du PontからMylarという登録商標のもとに発売されているようなポリエステルフィルムが好ましいが、ナイロン、ポリカーボネート等を含む他のフィルムも使用できる。ウェブ10は、約0.05mmから0.25mmまで程度の厚さのような薄いフィルムとすることができる。もっと厚いフィルムも前記基板ウェブとして使用できるが、本発明の方法の利点は、極めて薄いプラスチックフィルム上に膜パネルを形成するために用いることができることである。
【0008】
ウェブ10は、図1(A)の断面図に示されているようなプラスチックフィルムの単一層でありうる。図1(B)および図1(C)の断面図には、別の構成のウェブが示されている。図1(B)に示された構成では、ウェブ10はその底面にコーティングされた感圧接着剤5(または他の適切な接着剤)の層を含み、接着剤5の露出表面上には剥離自在のライナ6が貼付されて、それを加工中および使用直前まで保護する。後述されるようにウェブ10から切断されたパネルが、ある表面に貼付される時には、ライナ6を剥離して、そのパネルを接着剤層5によってその表面に接着することができる。図1(C)に示された構成では、低結合感圧接着剤8の層を一方の表面上に有するキャリアウェブ7が、ウェブ10の底面に接合される。このキャリアは、紙などの材料から成り、後の加工段階においてウェブ10の支持として用いられ、(接着剤8を有する)このキャリアは、加工完了後、またはウェブ10から得られたパネルがある表面に貼付されるべき時、取去られる。図1(B)および図1(C)双方のウェブ構成は、0.025mmから0.075mmまでの厚さのウェブ10のような薄いフィルムの加工を、図1(B)の場合にはライナ6が、図1(C)の場合にはキャリア7が、加工段階においてウェブ10に対する物理的支持となるために、容易ならしめる。
【0009】
図1(D)においては、ウェブ10はプラスチックフィルムのロールの形態で示されている。本発明の特徴は、後の加工方法の諸段階を通じて基板ウェブ10を長いウェブの形状に保持することであるから、前記ウェブは数百メートルの長さから数千メートルの長さのものでありうることに注意すべきである。したがって、本方法の最初の段階において準備されるウェブ10は、後の段階においてそのウェブ上に被着されるべき回路の列数を収容しうる十分な長さをもたなくてはならず、またそのウェブを横断して形成されるべき回路の行数を収容しうる十分な幅をもたなくてはならない。ウェブ10は、後の加工段階のために、図1(D)の矢印9で示されるように縦方向に前進させられる。
【0010】
段階(2)(図2)
本方法の第2段階においては、ウェブ10に沿った縦方向に位置合せ手段が定められ、前記基板ウェブ上に形成されるべき導電回路のそれぞれの行に対し1つの位置合せ手段が存在するようにされる。図2(B)においては、それぞれの行に対する前記位置合せ手段11は、ウェブ10の縦方向端縁12近くの長方形孔および該ウェブの縦方向端縁13近くの同様の長方形孔として示されている。位置合せ手段11をなす前記孔は図2(B)には実線で示されており、図中のウェブ10の部分にはそれが3組示されているが、これは図中に示されたウェブ上に3行の回路が形成されるからである。前記位置合せ手段は、前記基板ウェブを横断して形成されるべき回路のそれぞれの行に対して、任意のあらかじめ選定された位置に配置できる。
【0011】
前記位置合せ手段の別の構成および配置が、図2(B)に破線で示されている。例えば、回路のそれぞれの回路行に対し前記ウェブの1つの縦方向端縁に沿って単一の長方形孔14を配置することができ、あるいは、隣接する回路行間などに、前記ウェブの内部部分に沿って単一孔15を形成することもできる。また、前記位置合せ手段は前記ウェブに形成された孔である必要はなく、印刷された十字印16などの印刷マークとすることもでき、前記ウェブ上に形成されるべきそれぞれの回路行に対して、1つまたはそれ以上のそのような印刷された位置合せ手段を前記基板ウェブに沿って選択配置することができる。
【0012】
前記位置合せ手段として孔が使用されるときは、それらは図1(D)に示された長方形以外の任意の形状、例えば円形、楕円形、三角形等でありうる。前記位置合せ手段は、前記基板上に導電回路を形成するため用いられる装置により検出されうるものであるべきで、従って一般に、さまざまな形式の印刷および/または真空蒸着装置を用いて、光学的に、または空気圧的に(pneumatically)、または他手段により、検出されえなくてはならない。
【0013】
前記位置合せ手段は、段階(3)において説明される導電性の第1のトレースの形成と同時に形成できる。前記位置合せ手段が印刷された十字印13などの印刷マークであり、かつ前記第1のトレースが印刷によって被着される場合は通常そのように同時に形成される。また、前記位置合せ手段は、段階(3)における前記ウェブの第1のトレースの被着の直前に形成することもできる。すなわち、例えば、孔11は、段階(3)における前記ウェブ上への前記第1のトレースの被着の直前に前記ウェブにダイス切断することができる。
【0014】
段階(3)(図3)
段階(2)の完了に続く、本方法の第3段階は、複数の第1の導電回路20の第1成分を基板ウェブ10の表面に沿って被着せしめることを含む。回路20は互いに間隔を有し、図3(B)にはウェブ10に沿った回路20の単一列が示され、その列のそれぞれの行には1つの回路が存在する。しかし、上述のように、2つまたはそれ以上の回路列が前記ウェブに沿って被着されてもよく、2つまたはそれ以上の第1の導電回路がそれぞれの行内に存在しうる。さらに、それぞれの回路20の成分は、ウェブの位置合せ手段11との位置合せによりウェブ10に被着せしめられる。すなわち、図3(B)に示されているように、前記ウェブ上に形成される第1の回路20のそれぞれの行に対し1つの位置合せ手段11が存在する。回路20はウェブ10に対し、金属、金属合金、または導電性化合物のスパッタリング堆積などの真空蒸着技術によって、または導電性インクを用いたスクリーン印刷などの印刷技術によって、被着せしめられうる。図1から図11までの実施例においては、この段階(3)において被着せしめられるそれぞれの第1の回路20の前記第1の成分は、位置合せ手段11間の選択されたウェブ領域に沿ってウェブ10を横断して被着せしめられる複数の等間隔の第1導電トレース21〜27から構成されている。図3(A)の断面図は、ウェブ10の表面10a上に導電トレース24が被着せしめられた状況を示す。タッチパネルは通常多数のトレースを含むが、説明をわかりやすくするために、図には6つのトレース21〜27のみが示されている。
【0015】
随意に備えられる有用な特徴として、可視位置合せマーク28を、ウェブ上への前記第1のトレースの被着と同時に、これらのトレースの被着に用いられたものと同じ装置、例えばスクリーン印刷装置または真空蒸着装置、を用いてウェブ10上に被着することができる。機械操作者は、マーク28を用いることにより、最初の位置合せ得るために、前記第1のトレースとその後のパス(pass)を並べることができる。しかし、その機械は、位置合せ手段11の検出により、第1の回路20を用いて後の諸加工の正確な位置合せを行なっていることを忘れてはならない。図には、それぞれの第1回路20に関連して4つの可視位置合せマーク28が示されているが、この例の代わりに、他の形状、配置、および数のマーク28を使用することもできる。
【0016】
段階(4)(図4)
本方法の第4段階においては、それぞれの第1の導電回路20のトレース21〜27の選択された部分上に、第1の誘電コーティング(dielectriccoating)30が被着される。図4(B)に示されているように、第1の誘電コーティング30は、それぞれの第1の回路のトレース21〜27の端部上に長方形状のパターンとして被着される。コーティング30は、それぞれのトレース上に孔を有する。すなわち、コーティング30は、トレース22上に孔32を、トレース23上に孔33を、トレース24上に孔34を、トレース25上に孔35を、トレース26上に孔36を、トレース21および27の上にはそれぞれ孔31および37を有し、孔31,37は同じ列に配置されている。
【0017】
誘電コーティング30としては、任意の適切な絶縁材料が使用できる。本発明の開発中に、アミンによって硬化されたエポキシインクを約0.015mmから0.20mmの厚さでスクリーン印刷し、このインクを加熱によって硬化させると、効果的な誘電コーティングが得られることがわかった。また、第1のトレース21〜27を、本方法の次の段階(5)において被着されるべき第1のリードから、前記トレースとリードとの間の接触が孔内において所望される場所を除いて、完全に絶縁するために、1つまたはそれ以上の追加の誘電コーティング層を被着せしめうる。
【0018】
第1の誘電コーティング30は前記基板ウェブ上のそれぞれの第1の回路20に対して選択されたパターンで形成される。位置合せ手段11は、それぞれのコーティング30をそれぞれの第1の回路20に対して正確に位置合せするために誘電コーティングを形成するために用いられる装置によって利用される。
【0019】
段階(5)(図5)
次に、それぞれの第1の誘電コーティング30の露出表面30a上に、複数の第1の導電リードを含むそれぞれの第1の回路20の第2の成分が形成される。図5(B)に示されているように、表面30a上には、好ましくは導電性インクのスクリーン印刷により、第1の導電リード41〜46が形成され、段階(4)において被着されたコーティング30の孔のそれぞれの縦列に対して1つのリードが存在する。それぞれのリード41〜46は、孔31〜37を通して、孔内に露出しているそれぞれの第1のトレース21〜27と電気的に接触する。すなわち、リード41は、孔31内の第1のトレース21と電気的に接触するとともに、孔37内の第1のトレース27と電気的に接触する。第1のリード42〜46は、孔32〜36内の第1のトレース22〜26とそれぞれ同様に電気的に接触する。
【0020】
また、それぞれの第1のリード41〜46の一部は、それぞれの第1の回路20の境界外の領域内の基板ウェブ10の表面10a上へ延長している。次に、第1実施例における第1のリード41〜46について詳述すると、それぞれの第1のリード41〜46はL字形をなし、誘電コーティング30に形成された孔を通ってコーティング30上を延長する縦方向部分Aと、前記基板ウェブの表面10aに沿って選択された距離を延長し、それぞれの第1の回路20の左方境界を越える横方向部分Bと、を有する。
【0021】
第1のリード41〜46は、誘電コーティング30および関連する第1の回路20の前記第1のトレースに対し正確に配置されなくてはならない。前記第1のリードを被着せしめる装置は位置合せ手段11を利用し、それぞれの第1の回路の他の構造に対する第1のリードの正確な位置合せを行なう。
【0022】
本発明のこの第1実施例において説明される第1の回路20の前記第1のトレースおよび前記第1のリードの配置(および後述の第2の回路の諸成分の同様の配置)は、多数(例えば、32から100まで)の第1のトレースおよび少数(例えば、16から32まで)の第1のリードを有する膜パネル構造において特に有用である。この形式のパネル設計では、通常、全てではない選択された数の第1のトレースをそれぞれの第1のリードに接続することによって、外部回路をパネルに接続するための16または32ピンコネクタの使用を可能ならしめる必要がある。誘電コーティング30は、それぞれの第1のリードとこれに接続されるべきではない第1のトレースとの間の短絡を防ぐために、用いられている。
【0023】
もう1つの任意に備えられる有用な特徴として、ラミネート装置を操作する者に対する可視補助として本方法の次の段階(6)において用いられる、縦方向の可視位置合せ線をウェブ10上に、第1のリード41〜46の被着と同時に被着させると有用であることがわかった。図5(B)に示されているように、間隔をおいた縦方向の可視位置合せ線48および49は、それぞれの第1の回路20の横側のウェブ10上に縦に被着され、線48および49は、第1のリード41〜46の横方向部分Bの各々の端からわずかに内側へ入っている。線48および49は、図5(B)においては中央の第1の回路20に関してのみ示されているが、第1の回路のそれぞれの行の横側に被着せしめられうる。
【0024】
段階(6)(図6)
次に、図6(B)および図6(A)において、本発明の方法の次の段階は、基板ウェブ10に対して、可撓性プラスチックフィルムの第2のウェブ50をラミネートすることを含む。第2のウェブ50は、基板ウェブ10として用いられたプラスチックフィルムと同種のものでよいが、これがタッチパネルの回路間の誘電層を形成するときは、厚さ約0.006mmから0.125までというように極めて薄くてよく、好ましくは約0.025mmの厚さとすることができる。第2のウェブ50は、ウェブ10に接合せしめられるべき表面上に、好ましくは厚さ約0.006mmから0.125mmまでの、感圧接着剤、熱可塑性接着剤、UV硬化性接着剤(UV curable adhesive)、熱硬化性樹脂接着剤、または他の任意に選択された接着剤などの、接着剤層を有しうる。しかしまた、適切な接着剤をまず基板ウェブ10の選択された領域上に被着させ、その後第2のウェブ50をその接着剤に接合せしめてもよい。
【0025】
第2のウェブ50は、基板10に沿って縦方向に延長し、またこの第1実施例においてはウェブ10より狭いものとして示されている。第2のウェブ50は、ウェブ10上に形成されたそれぞれの第1の回路20を、これに関連する第1の誘電コーティング30の全体または大部分を含めて覆うが、図6(B)に第1のリード41の部分B′として示され、それぞれの第1のリードを後述のように外部回路に接続するために使用される、第1のリード41〜46の短い接続端部は覆われない。
【0026】
第2のウェブ50は、その端縁51を第1のリード41〜46に対して位置合せすることによって、ウェブ10に接合される。ラミネート装置の操作者は、可視位置合せ線48および49を利用して第2のウェブ50の端縁51を、それぞれの第1のリードの接続端部B′が露出されたままにしておくように位置合せすることができる。すなわち、図6(B)に示された中央の第1の回路20において、前記第2のウェブの端縁51は外側の線48に位置合せされているように図示されている。線48および49の間の間隔は、操作者に対し、第2のウェブ50の端縁の位置合せの許容しうる公差を可視表示する。また、操作者は、ラミネート装置が運転されているとき、線48および49との照合によって前記第2のウェブの配置の正確さを検査することができる。前記ラミネート装置は、前記端縁の位置合せを維持することができ、さまざまな他の装置が前記第1のリードに対する適切なウェブ50の端縁位置合せを行なうために使用できる。また、この段階における第2のウェブ50のラミネートが、位置合せ手段11を、露出されたまま、すなわち検出装置により読取りうるよう、にしておくことによって、本方法の後の諸段階において使用可能ならしめていることは重要である。
【0027】
段階(7)(図7)
段階(6)において説明したようにして第2のウェブ50が基板ウェブ10に接合された後、第2のウェブ50の露出表面50a上に複数の第2の導電回路60が被着される。第2の回路の第1の成分の被着は、図7(B)および図7(A)に示されている。
【0028】
前記基板ウェブ上に形成されたそれぞれの第1の回路20上の第2のウェブ50上に、第2の導電回路60は被着される。図示されている第1実施例においては、それぞれの第2の回路60の第1の成分は、それぞれの第1の回路20の前記第1のトレースに直交するように配置された等間隔の複数の第2の導電トレースを含む。前記第2の回路は多数の第2のトレースを含みうるが、説明をわかりやすくするために、5つの第2のトレース61〜65のみを図示した。第2の回路60は、真空蒸着技術によって、またはスクリーン印刷などの印刷技術によって前記第2のウェブに被着されうる。典型的には、前記第2の回路は、前記基板ウェブ上への第1の回路20の形成に用いられたのと同じ技術によって、ウェブ50に被着される。図7(B)に示されているように、それぞれの第2のトレース61〜65は、回路20の第1のトレース21〜27を横切る部分Dと、それぞれの第1の回路の境界を越えてウェブ50に沿って延長する部分Eと、を有する。
【0029】
第1の回路20に対する第2の回路60の正確な位置合せは、前記第2の回路を形成するのに用いられる装置に対して適する任意の装置により、位置合せ手段11との位置合せを行なうことによって、達成される。
【0030】
段階(8)(図8)
段階(7)が完了したときの、本方法の次の段階は、図8(B)および図8(A)に示されており、この段階では、第2のウェブ50の表面50a上に、それぞれの第2のトレース61〜65の端部Eの部分上に広がる第2の誘電コーティング70が被着される。第2の誘電コーティングは、それぞれの第2のトレース上の孔を含むパターンをなして被着される。すなわち、図8(B)に示されているように、第2の誘電コーティング70は、第2のトレース61上の孔71、トレース62上の孔72、トレース63上の孔73、トレース64上の孔74、およびトレース65上の孔75を含む。これらの孔は、孔72および75に関して図示されているように、1列内に2つまたはそれ以上配置されうる。第2の誘電コーティング70は、前述の第1の誘電コーティング30と同一組成のものでありうる。
【0031】
第2の誘電コーティング70は、第2のウェブ50上に形成されたそれぞれの第2の回路に対して存在する。前記第2の誘電コーティングを被着させるのに使用される装置は、位置合せ手段11を用いてそれぞれの第2の誘電コーティングを、対応するそれぞれの第2の回路およびその第2のトレースに対し正確に配置する。
【0032】
段階(9)(図9)
次に、図9(B)および図9(A)において、本方法の次の段階は、それぞれの第2の誘電コーティング上に、複数の第2の導電リードを含むそれぞれの第2の回路の第2の成分を形成することを含む。図9(B)に示されているように、第2の導電リード81〜84はそれぞれの第2の誘電コーティング70上に被着されて、コーティング70における孔のそれぞれの横の行に対して第2のリードを与える。それぞれのリード81〜84は孔71〜75を通して、孔内のそれぞれの第2のトレース61〜65と電気的に接触する。すなわち、第2のリード81は孔71内の第2のトレース61〜65と電気的に接触する。同様に、第2のリード82は孔73内の第2のトレース63と電気的に接触し、第2のリード83は孔74内の第2のトレース64と電気的に接触し、第2のリード84は孔72および75のそれぞれの中の第2のトレース62および第2のトレース65と電気的に接触する。
【0033】
さらに、やはり図9(B)および図9(A)に示されているように、第2のリード81〜84は、第2の誘電コーティング70の境界を越えて第2のウェブ50の表面50a上へ延長して、前記第2のウェブの縦方向端縁51の近くまで達する。すなわち、それぞれの第2のリード81〜84は、第2のリード81の部分Fによって示されているように、前記第2のウェブの露出表面上に端部Fを有する。
【0034】
リード81〜84のような第2のリードは、それぞれの第2の誘電コーティング70における孔71〜75のような孔、およびそれぞれの第2の回路の第2のトレースに対して、正確に位置合せされなくてはならない。前記第2のトレースを被着させるのに用いられる装置は、前記基板ウェブにおいて定められた位置合せ手段11を利用して、その用いられる装置に適する様式によりその正確な配置を実現する。
【0035】
段階(10)(図10)
第1実施例によって例示される本方法の最後から2番目の段階においては、第2のウェブ50上に形成された第2の回路60上に、カバー層90が被着される。カバー層90は、前記基板ウェブに対する前記第2のウェブのラミネートに関して前述したようにして、第2のウェブ上にラミネートされる可撓性プラスチックフィルムのウェブから構成することができ、前記基板ウェブおよび前記第2のウェブとして用いられたものと同種のプラスチックフィルム材料でありうるが、これは厚さが0.006mmから0.125mm程度というような任意の薄いプラスチックフィルムでありうる。しかし、さらに、カバー層90は、熱可塑性、熱硬化性、またはUV硬化性のコーティングなどのコーティングの形態で被着することもできる。本方法によって形成されるパネルが透明であるべき場合は、層90は透明または半透明でなくてはならない。
【0036】
カバー層90は、本方法によって製造される膜パネルが、摩耗などの物理的損傷、または液体その他の異物がパネル上にこぼれまたは落ちるかもしれない動作環境に対して保護される必要がある場合に用いられうる。もし、これらのいずれの条件も存在しなければ、カバー層90は省略されうる。
【0037】
第1実施例においては、カバー層90は、特に前記第2のウェブの縦方向端縁51に沿って、第2のウェブ50よりも幅が狭いように示されている。これによって、カバー層90の縦方向端縁91と第2のウェブ50の縦方向端縁51との間に露出する前記第2のウェブ上に、それぞれの第2のリード81〜84の短い接続端部が位置する。前記第2のリードのこの露出端部は、第2のリード81の部分F′によって示されている。それぞれの第2のリードの端部F′は、後述のように、第2のリードを外部回路に接続するために使用される。
【0038】
段階(10)が完了したときには、本方法により、基板ウェブ10に接合された第2のウェブ50を含む複合ウェブ構造が形成されており、ウェブ10上のそれぞれの第1の回路とウェブ50上の第2の回路とは位置合せされて複数の電子膜パネルを形成し、それぞれのパネルは第1の回路と第2の回路とを含み、これらのパネルは複合ウェブ構造に沿って列および行をなして配置されている。
【0039】
カバー層90は、ウェブ50およびウェブ10に対して正確に配置されなくてはならない。カバー層90が前記第2のウェブに対してラミネートされるフィルムとして被着されるときは、それは前記第2のウェブに対し、第2のウェブ50の基板ウェブ10に対するラミネートに関して前述したように、端縁位置合せによって位置合せされうる。もし、前記カバー層がコーティングとして被着されるときは、そのコーティングは、そのカバー層の被着中に、この層のコーティングに用いられる特定の装置および材料の種類に対して適切な任意の様式によって、位置合せ手段11を用いることにより配置される。
【0040】
段階(11)(図11)
本発明の方法の最後の段階においては、前述の本方法の段階(1)〜(10)によって製造された複合構造から、段階(10)の完了時に得られたこの構造がウェブ形態で複数のタッチパネルを含むことを念頭に置いて、個々のタッチパネルを切断する。本方法の最後の段階を示す図11において、個々のタッチパネル100は、前記複合ウェブ構造から、ダイス切断によるなどして切断される。その時、このウェブ構造は、第1および第2の回路のそれぞれの行の間を横方向に横断して切断され、またカバー層90と第2のウェブ50と基板ウェブ10とを通してそれぞれの第1および第2の回路の組の右端縁に沿って縦方向に切断され、また基板ウェブ10を通してそれぞれの第1および第2の回路の左端縁に沿って、第2のウェブ50の近くの端縁51から外側へ短距離隔った位置で縦方向に切断される。もし所望ならば、横方向の切断を基板ウェブ10の端縁から端縁まで延長せしめてシートを形成することができ、その後それぞれのシートを縦方向に切断して個々のパネルを形成することができる。個々のパネル100は、前記第2のウェブによっても前記カバー層によっても被覆されないとともに、それぞれの第1のリード41〜46の露出端部B′を含む、前記基板ウェブの狭い端縁部101を有する。また、それぞれのパネル100は、カバー層90によって被覆されない第2のウェブ50の狭い端縁部102を含み、それぞれの第2のリード81〜84の端部F′は、前記第2のウェブの端縁部102に沿って露出させられている。タッチパネル100に接続されるべき外部の駆動および検出回路は、タッチパネルの第1の回路20に、その第1のリードの露出端部B′に沿って接続されるとともに、パネルの第2の回路60に、その第2のリードの露出端部F′に対する接続によって接続される。
【0041】
前述の諸段階の場合と同様に、個々のパネル100は、基板ウェブ10に形成された位置合せ手段11を用いて切断装置を基板ウェブに位置合せすることによって、複合ウェブ構造から正確に切断される。
【0042】
段階(2)第2実施例(図12から図14まで)
図1から図11までに関連して説明された本発明の方法は、さまざまな寸法の電気的膜パネルを製造するために用いられうる。しかし、第1実施例の方法は、多数の第1および第2のトレースを有し、かつ1つより多くのトレースが第1または第2のリードに接続される大きい寸法のパネルの製造に、特に適している。例えば、本発明の第1実施例の方法は、その開発過程において、第1のトレースが78、第2のトレースが60、第1および第2のリードがそれぞれ16個あり、ほぼ25cm×30cmの寸法を有するパネルをうまく製造しうることが証明された。
【0043】
図12から図14までに示されている第2実施例は、第1トレースおよび第2トレースが約16から32個まで存在するような、もっと小さいタッチパネルを製造するための本発明の用い方をしている。
【0044】
段階(1)および段階(2)
本発明の第2実施例の第1段階は、図1に関連して前述した段階(1)と同じであり、第2実施例の第2段階は、図2に関連して前述した第1実施例の段階(2)と同じである。
【0045】
段階(3)(図12)
第2実施例の方法の第3段階は、図12(B)に平面図で、また図12(A)に断面図で示されている。基板ウェブ10の表面10a上に複数の第1の回路20が被着され、それぞれの第1の回路は、トレース21〜26のような複数の第1のトレースを含む。しかし、また、第1のトレース21〜26と同時にこれらと一体をなして第1のリード41〜46が形成され、それぞれの第1のリード41〜46は、第1のリード46に関して示されているように、縦方向部分Aと横方向部分Bとを含む。
【0046】
このように、本発明の方法の第2実施例においては、基板ウェブ上に誘電コーティングが印刷された第1実施例の段階(4)、および第1リードがその誘電コーティング上に別個に被着された第1実施例の段階(5)は用いられない。
【0047】
段階(4)(図13)
第2実施例の第4段階においては、第2のウェブ50が基板ウェブ10上に、該ウェブ上に形成されたそれぞれの第1の回路20を、それぞれの第1のリードの短い接続端部B′を除外した第1のリード41〜46を含めて被覆するように、ラミネートされる。第2実施例のこの段階は、第1実施例の段階(6)に関して前述した所と同様にして行なわれる。
【0048】
段階(5)(図14)
第2実施例の方法の次の段階においては、図14に示されているように、第2のウェブ50の露出表面上に複数の第2の導電回路60が被着される。それぞれの回路60は前述の場合と同じ構成を有し、第1の回路20の第1のトレースと直交するように配置された第2のトレース61〜65を含むように図示されている。第2の回路60の第2のトレースの被着と同時に、第2の導電リード81〜85が第2のトレース61〜65と一体をなす要素として、第2のウェブ50を横方向に横断してこの第2のウェブの端縁51まで延長するように形成される。それぞれの第2の回路60を、その下にある第1の回路20に対して正確に配置するためには、位置合せ手段11が利用される。
【0049】
第2回路60の形成においては、第2のトレースおよび第2のリードは一体的導電素子として形成されるので、この実施例においては、第1実施例の方法の段階(8)および(9)において説明したような、トレース上への第2の誘電コーティングの被着およびその後の第2の誘電コーティング上への第2のリードの別個の印刷の必要がなくなる。
【0050】
段階(6)(第2実施例)
前記第2の回路上にカバー層90が被着される第2の実施例の第6段階は、第1の実施例の段階(10)と同じである。しかし、本方法によって形成されるべきパネルがある用途に用いられる場合は、カバー層は必要でなくなることに再び注意すべきである。
【0051】
段階(7)(第2実施例)
第2実施例の方法における最後の段階は、第1実施例の段階(11)と同じで、この段階においては、段階(1)−(6)によって形成された複合ウェブ構造から個々のタッチパネルが切断される。この段階は、第1実施例に関して前述された所と同様に行なわれうる。
【0052】
この第2実施例において提示された方法は、第1実施例に比し少数の第1および第2のトレースを有するパネルであって、それぞれのトレースが1つのリードのみに接続可能で、出来上がったパネルが過度に大きい接続端部または境界部分をもたない該パネルの製造に特に適している。例えば、16あるいは32ピンのコネクタが、第2実施例の方法により製造されたパネルに外部の検出及び駆動回路を接続するのに、使用されうる。
【0053】
(3)別の構造
以上の説明においては、第2のウェブ50の幅は基板ウェブ10より狭いものとされていた。しかし、本発明の実施においては、前記第2のウェブの縦方向端縁が前記基板ウェブと適正に位置合せされて、第1のリードの接続端部B′が外部回路の接続のために前記基板ウェブ上に残されることのみが重要である。これは、図15に示されている複合ウェブ構造によっても達成することができ、この場合は、第2のウェブ50はその端縁51が前記第1のトレースの接続端部B′に対し前述の通りに配置されるよう基板ウェブに対して片寄らされており、その反対側の端縁52は基板ウェブ10の隣接端縁17を越えて延長する。この特徴は、第2のウェブ50の幅が基板10と同じであることを許容し、これはしばしば製造工程を容易ならしめる。なお、第2のウェブ50の幅はウェブ10より大きくてもよい。ウェブ10には単一孔が位置合せ手段11として用いられており、この孔はウェブ50によって被覆されないウェブ10の端縁部に沿って配置される。
【0054】
カバー層90は、前記第2のリードの接続端部F′を外部回路に対する接続のために露出したままにするように、第2のウェブ50より狭いものとして、前に図示しかつ説明した。しかし、この特徴は、第2のウェブ50より広いカバー層90を用いても得られ、その構造は図16に示されている。カバー層90の端縁91は、前記第2のリードの接続端部F′を露出せしめるように、第2のウェブ50の隣接端縁51から片寄らされている。しかし、カバー層90の反対側の端縁92は、第2のウェブの隣接端縁52を越えて延長することができる。この別様式の複合ウェブ構造は、カバー層90が前記第2のウェブに対しラミネートされるプラスチックフィルムである場合に用いられうる。この特徴もまた、前記第2のウェブとカバー層とを同じ幅になしうることなので、製造を容易ならしめうる。
【0055】
図1から図14までに図示され、以上に説明された構造は、基板ウェブおよび第2ウェブに沿って形成された電気的膜パネルの単一列を有した。しかし、本発明の方法を用いて、複合ウェブ構造に沿って2つまたはそれ以上の列のパネルを形成し、1行が1つより多くのパネルを含むようにすることもできる。
【0056】
図17には、ウェブ構造に沿って2列のパネルを形成するのに用いられる複合ウェブ構成が示されている。図17には、前述の本発明の第1実施例の段階(1)から段階(9)までが完了した時形成される製品が示されているが、この構造は第2実施例の段階(1)から段階(5)までによっても形成されうる。図17における左側の列Iのパネルはそれぞれ、第1の回路20および第2の回路60と共に接続リードおよび誘電コーティングを被着されうるものとして含む。図17の右側の列IIのパネルはそれぞれ、同じ回路の全てを含むが、この列内の回路は、列I内の回路に対し180°向きを変えられていることに注意すべきである。この配置においては、単一の第2のウェブ50によって双方の列の回路を被覆し、しかも第2のウェブの端縁51を越えて延長する列I内の第1の回路20のそれぞれの第1のリードの接続端部B′を露出せしめると共に、前記第2のウェブの反対側の端縁52を越えて延長する列II内のパネルの第1のリードの接続端部B′をも露出せしめることができる。同様にして、単一のカバー層90(図示されていない)を、列IおよびII内の第2の回路のリードの接続端部F′を露出せしめるように、被着せしめることもできる。
【0057】
図17の製品が形成された後の諸段階が完了した後、まず複合ウェブを行パネルを有するシートに切断し、その後それぞれのシートから個々のパネルを切断することによって、複合ウェブから個々のパネルを切断することができる。
【0058】
図18は、3列の電気的膜パネルを含む複合ウェブ構造の製造への、本方法の適用を示す。
【0059】
図18に示されている複合ウェブ構造の列IおよびIIは、図17の列IおよびIIの形成に関して上述した所と同様にして形成される。第3列IIIは、図示されているように列Iの回路と同じ向きの回路、または列IIの回路と同じ向きの回路を含みうる。列IIIの回路は、列IおよびIIの回路からは隔たっており、第2のウェブ50′は列IIIの回路上へ、第2のウェブ50の列IおよびIIの回路上へのラミネートと同時か、またはその後に、ラミネートされる。
【0060】
後の加工段階の完了後、図18の複合ウェブ構造は、3パネルから成る1行を含むそれぞれのシートに切断され、次にそれぞれのシートから個々のパネルが切断される。
【0061】
以上においては、電気的または電子的膜パネルの新しい製造方法が説明され、その方法においてはそれぞれのパネルは可撓性プラスチックフィルムの2つの別個の層の表面上に形成された間隔を置いた導電回路を含み、全体的膜パネルの製造中に該2つのフィルムは長いウェブ状態に留まり、その後複合ウェブ構造から個々のパネルが切断される。新方法の実施により、複合ウェブ構造に沿って行および列をなして配列された複数の膜パネルを含むウェブ構造が得られる。例えば、本発明の開発中に、約135mの長さの細長い基板ウェブおよび第2ウェブを用い、その上に1列に350パネルを被着せしめて、新方法の第1実施例によってパネルが製造された。この過程は、膜パネルの製造の効率のよい方法を与え、それは極めて薄いプラスチックフィルムを該フィルムへの物理的損傷を低減するように取り扱うことを可能ならしめるので、前記第2のウェブとして0.00635mm(1/4ミル)というような薄さの層を用いるなど、少なくとも1つの極めて薄いフィルム層を組込んだパネルを製造するのに特に有用である。本発明の方法によって作られた電子的膜パネルの用途の例としては、CRTスクリーン、LCD表示、またはプラズマ表示などの表示装置上に付着せしめられる透明タッチパネル、および不透明または透明でありうるディジタイザパネル(digitizer panel)がある。
【0062】
上述の新方法の実施において、個々の電子的膜パネルが複合ウェブ構造から切断され終るまで前記基板ウェブおよび前記第2のウェブが細長いウェブの形態に保持されることを念頭におくことにより、前記ウェブを個々の段階の間において巻回すると便利であることがわかった。すなわち、例えば、本方法の第1実施例の実施に当たっては、段階(3)から段階(5)までのそれぞれの完了後に基板ウェブ10を巻回し、段階(6)から段階(9)までのそれぞれの完了時には基板ウェブ10と第2のウェブ50との複合体を巻回し、段階(10)の完了後には基板ウェブ10と第2のウェブ50とカバー層90との複合体を巻回すると、便利かつ実際的であることがわかった。なお、本方法によって作られるべきパネルの大きさやそれぞれのパネルの諸成分を形成するのに用いられるべき装置によっては、それぞれの段階の後のウェブまたは複合ウェブ構造を巻回することなしに、本方法を実施することも可能である。また、スクリーン印刷が用いられる場合は、前記第1および第2の回路およびそれらの関連成分を、前記基板ウェブの縦軸に対して約5°ないし10°の範囲のわずかな角度をなすように配置して、前記基板ウェブまたは前記第2のウェブに対して垂直な方向の複数のトレースおよび/またはリードが存在することによる印刷工程中のスクィージの跳躍(squeegee bounce)をなくすことが望ましいこともわかった。前記第1または第2のトレース、または前記第1または第2のリードなどの任意の回路成分の被着にスクリーン印刷が用いられる場合には、銀粒子、炭素粒子、銀粒子および炭素粒子の混合物、等を含む導電性インクのような、通常膜スイッチの製造に用いられる任意の適切な導電性インクを用いることができ、その多くの適切な種類のものは市販されている。前記第1または第2の回路の任意の成分の被着に真空蒸着技術が用いられる場合、特に透明パネルが最終製品として所望されるときには酸化インジウムスズ(indium tin oxide)を真空蒸着によって被着させることができるが、銀、銅、等のような金属や金属合金も被着されうる。
【図面の簡単な説明】
【図1】本発明に係る方法の第1実施例の第1段階を示す図で、同図(D)は斜視図、同図(A)、同図(B)および同図(C)は同図(D)のA−A線における横断面図である。
【図2】前記第1実施例の第2段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図3】前記第1実施例の第3段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における断面図である。
【図4】前記第1実施例の第4段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図5】前記第1実施例の第5段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図6】前記第1実施例の第6段階完了後の製品構造を示す図で、同図(B)は一部切欠平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図7】前記第1実施例の第7段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図8】前記第1実施例の第8段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図9】前記第1実施例の第9段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図10】前記第1実施例の第10段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図11】前記第1実施例の最終段階を示す斜視図である。
【図12】図12は、本発明に係る方法の第2実施例の第3段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図13】前記第2実施例の第4段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図14】前記第2実施例の第5段階完了後の製品構造を示す図で、同図(B)は平面図、同図(A)は同図(B)の製品のA−A線における横断面図である。
【図15】本発明の実施に適する、基板ウェブに対する第2のウェブの別の配置を示す断面図である。
【図16】本発明の実施に適する、複合構造内の他ウェブに対するカバー層の別の配置を示す断面図である。
【図17】複合ウェブ構造に沿って2列の電気的膜パネルを形成するのに用いられる本発明の方法を示す平面図である。
【図18】複合ウェブ構造に沿って3列の電気的膜パネルを形成するのに用いられる本発明の方法を示す平面図である。
【符号の説明】
5 接着剤
6 剥離自在のライナ
7 キャリアウェブ
10 基板ウェブ
11 位置合せ手段
20 第1の導電回路
21−27 第1の導電トレース
30 第1の誘電コーティング
31−37 第1の誘電コーティングの孔
41−46 第1の導電リード
50 第2のウェブ
50′ 第2のウェブ
50a 第2のウェブの第1の表面
51 第2のウェブの縦方向端縁
60 第2の導電回路
61−65 第2の導電トレース
70 第2の誘電コーティング
71−75 第2の誘電コーティングの孔
81−84 第2の導電リード
90 カバー層
100 電気的膜パネル
B′ 第1のリードの接続端部
F′ 第2のリードの接続端部
I パネルの列
II パネルの列
III パネルの列

Claims (8)

  1. 可撓性プラスチックフィルムの基板ウェブ(10)を用意する第1の段階と、
    後の諸段階において前記ウェブ上に被着されるべき回路(20)のそれぞれの行に対応した位置合せ手段(11)を、前記基板ウェブ(10)に沿って縦方向に複数個定める第2の段階と、
    前記基板ウェブ(10)の第1の表面に沿って、間隔を置いた複数の第1の導電回路(20)を、前記位置合せ手段(11)と位置合せすることによって、被着せしめる段階であって、
    (イ)前記第1の回路(20)が、前記基板ウェブの前記第1の表面に沿って行および列をなして配列され、少なくとも1つの前記列が存在し、かつそれぞれの前記行内に少なくとも1つの前記第1の回路(20)が存在し、
    (ロ)それぞれの前記第1の回路(20)が複数の第1の導電トレース(21〜27)および第1のリード(41〜46)を含み、それぞれの該第1のリード(41〜46)が接続端部(B′)を含む、
    第3の段階と、
    前記基板ウェブ(10)に対し可撓性プラスチックフィルムの第2のウェブ(50)を、該第2のウェブ(50)の縦方向端縁(52)を前記第1の回路(20)に対して位置合せすることにより、それぞれの前記第1のリード(41〜46)の接続端部(B′)を除外して前記第1の回路(20)を被覆するように、ラミネートする第4の段階と、
    前記第2のウェブ(50)の第1の表面(50a)に沿って、間隔を置いた複数の第2の導電回路(60)を、前記位置合せ手段(11)と位置合せすることによって被着せしめる段階であって、
    (イ)それぞれの前記第1の回路(20)と位置合せされた前記第2の回路(60)が存在し、
    (ロ)それぞれの前記第2の回路(60)が、前記第1の回路(20)の前記第1のトレース(21〜27)と選択的に位置合せされて配置された複数の第2の導電トレース(61〜65)と、それぞれが接続端部(F′)を有する複数の第2のリード(81〜84)と、を含み、
    それによって複数の膜パネル(100)が形成され、該膜パネル(100)のそれぞれが、前記第1のリード(41〜46)の前記接続端部(B′)が前記基板ウェブ(10)に沿って露出せしめられるとともに前記第2のリード(81〜84)の前記接続端部(F′)が前記第2のウェブ(50)に沿って露出せしめられた、1つの前記第1の回路(20)と1つの前記第2の回路(60)とを含む、第5の段階と、
    を含む、薄膜パネル全体の製造中に、延在するウェブの形態を維持する2つのプラスチックフィルム(10,50)の間隔を置いた表面上に第1の導電回路(20)および第2の導電回路(60)を含む電気的膜パネル(100)の製造方法。
  2. 可撓性プラスチックフィルムの基板ウェブ(10)を用意する第1の段階と、
    後の諸段階において前記ウェブ(10)上に被着されるべき回路(20)のそれぞれの行に対応した位置合せ手段(11)を、前記基板ウェブ(10)に沿って縦方向に複数個定める第2の段階と、
    前記基板ウェブ(10)の第1の表面に沿って、第1の導電トレース(21〜27)を、前記位置合せ手段(11)と位置合せすることによって、被着せしめることにより、間隔を置いた複数の第1の導電回路(20)の第1の成分を形成する段階であって、
    それぞれの前記第1の回路(20)のための前記第1のトレース(21〜27)が、前記基板ウェブ(10)の前記第1の表面に沿って行および列をなして配列され、少なくとも1つの前記列が存在し、かつそれぞれの前記行内に少なくとも1つの前記グループが存在する、
    第3の段階と、
    前記基板ウェブ(10)の前記第1の表面上におけるそれぞれの前記第1の回路(20)の前記第1のトレース(21〜27)の部分上に、第1の誘電コーティング(30)を、前記位置合せ手段(11)と位置合せすることによって、被着せしめる段階であって、前記第1の誘電コーティング(30)は、それぞれの前記第1の回路(20)に対して、そのそれぞれの第1のトレース(21〜27)上に孔(31〜37)を有する、第4の段階と、
    それぞれの前記第1の誘電コーティング(30)上に、複数の第1の導電リード(41〜46)を、前記位置合せ手段(11)と位置合せすることによって、被着せしめることにより、前記第1の回路(20)の第2の成分を形成する段階であって、それによってそれぞれの前記第1の回路(20)のそれぞれの前記第1のトレース(21〜27)が該第1の回路(20)に対する前記第1の誘電コーティング(30)の前記孔(31〜37)内において少なくとも1つの前記第1のリード(41〜46)と電気的に接触し、
    それぞれの前記第1のリード(41〜46)が、前記基板ウェブ(10)の前記第1の表面上に、そのそれぞれの前記第1の誘電コーティング(30)の近くに露出せしめられる接続端部(B′)を有する、
    第5の段階と、
    前記基板ウェブ(10)に対し可撓性プラスチックフィルムの第2のウェブ(50)を、該第2のウェブ(50)を前記第1の回路(20)に対して位置合せし、かつ、それぞれの前記第1のリード(41〜46)の前記接続部分(B′)を除外して該第1の回路(20)を被覆するように該第2のウェブ(50)を該基板ウェブ(10)に重ねることによって、ラミネートする第6の段階と、
    前記第2のウェブ(50)の第1の表面に沿って、第2の導電トレース(61〜65)を、前記位置合せ手段(11)と位置合せすることによって、被着せしめることにより、間隔を置いた複数の第2の導電回路(60)の第1の成分を形成する段階であって、
    (イ)それぞれの前記第2の回路(60)が、前記第1の回路(20)の前記第1のトレース(21〜27)と選択的に位置合せされて配置された複数の前記第2の導電トレース(61〜65)を含み、
    (ロ)それぞれの前記第1の回路(20)と位置合せされた第2の回路(60)が存在する、
    第7の段階と、
    前記第2のウェブ(50)の前記第1の表面上におけるそれぞれの前記第2の回路(60)の前記第2のトレース(61〜65)の部分上に、第2の誘電コーティング(70)を、前記位置合せ手段(11)と位置合せすることによって被着せしめる段階であって、それぞれの前記第2の誘電コーティング(70)は、それぞれの前記第2のトレース(61〜65)上に孔(71〜75)を有する第8の段階と、
    それぞれの前記第2の誘電コーティング(70)上に、複数の第2の導電リード(81〜84)を、前記位置合せ手段(11)と位置合せすることによって、被着せしめることにより、前記第2の回路(60)の第2の成分を形成する段階であって、それによってそれぞれの前記第2の回路(60)のそれぞれの前記第2のトレース(61〜65)が前記第2の誘電コーティング(70)の前記孔(71〜75)内において少なくとも1つの前記第2のリード(81〜84)と電気的に接触し、
    それぞれの前記第2のリード(81〜84)が、前記第2のウェブ(50)の前記第1の表面上に、そのそれぞれの前記第2の誘電コーティング(70)の近くに露出せしめられる接続端部(F′)を有し、
    それによって複数の膜パネル(100)が形成され、該膜パネル(100)のそれぞれが、前記第1のリード(41〜46)の前記接続端部(B′)が前記基板ウェブ(10)に沿って露出せしめられるとともに前記第2リード(81〜84)の前記接続端部(F′)が前記第2のウェブ(50)に沿って露出せしめられた、1つの前記第1の回路(20)と1つの前記第2の回路(60)とを含む、第9の段階と、
    を含む、薄膜パネル全体の製造中に、延在するウェブの形態を維持する2つのプラスチックフィルム(10,50)の間隔を置いた表面上に第1の導電回路(20)および第2の導電回路(60)を含む電気的膜パネル(100)の製造方法。
  3. 前記第2のウェブ(50)上に、前記第2の回路(60)の前記第2のリード(81〜84)の前記接続端部(F′)を除外して前記第2の回路(60)を被覆するように配置されたカバー層を被着せしめる段階と、
    この段階の完了時に得られる複合製品から個々の膜パネル(100)を切断する段階と、
    をさらに含む、請求項1または請求項2記載の方法。
  4. 第1の段階が、基板ウェブ(10)の第1の表面とは反対側の第2の表面に沿った接着剤(5)の層と、該接着剤上の剥離自在のライナ(6)と、を含む基板ウェブ(10)を用意することを含む、請求項1または請求項2記載の方法。
  5. 第1の段階が、基板ウェブ(10)と、該基板ウェブ(10)の第1の表面とは反対側の第2の表面に接合されたキャリアウェブ(7)と、を用意することを含む、請求項1または請求項2記載の方法。
  6. 2列(I,II)の第1の回路(20)および第2の回路(60)が、前記基板ウェブ(10)および第2のウェブ(50)に沿って形成されて、それぞれの前記行内に2つの膜パネル(100)を有するようにされる、請求項1または請求項2記載の方法。
  7. 3列(I,II,III)の第1の回路(20)が前記基板ウェブ(10)に沿って形成され、2列(I,II)の第1の回路(20)を被覆するように第2のウェブ(50)が該基板ウェブ(10)に対してラミネートされ、他の1列(III)の第1の回路(20)を被覆するようにもう1つの第2のウェブ(50′)が該基板ウェブ(10)に対してラミネートされ、3列の第2の回路(60)が前記第2のウェブ(50,50′)上に被着されて、それぞれの行内に3つの膜パネル(100)を有するようにされる、請求項1または請求項2記載の方法。
  8. 膜パネル(100)の、それぞれの前記第1の回路(20)の前記第1のトレース(21〜27)と、それぞれの前記第2の回路(60)の前記第2のトレース(61〜65)とが、互いに直交して配置される、請求項1または請求項2記載の方法。
JP16179791A 1990-08-01 1991-07-02 電気的膜パネルの製造方法 Expired - Fee Related JP3662261B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US561027 1990-08-01
US07/561,027 US5062916A (en) 1990-08-01 1990-08-01 Method for the manufacture of electrical membrane panels having circuits on flexible plastic films

Publications (2)

Publication Number Publication Date
JPH06349372A JPH06349372A (ja) 1994-12-22
JP3662261B2 true JP3662261B2 (ja) 2005-06-22

Family

ID=24240345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16179791A Expired - Fee Related JP3662261B2 (ja) 1990-08-01 1991-07-02 電気的膜パネルの製造方法

Country Status (3)

Country Link
US (1) US5062916A (ja)
EP (1) EP0471149A3 (ja)
JP (1) JP3662261B2 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234536A (en) * 1991-04-26 1993-08-10 Olin Corporation Process for the manufacture of an interconnect circuit
JPH06120370A (ja) * 1992-10-08 1994-04-28 Toshiba Corp 積層板の製造方法
DE4310809A1 (de) * 1993-04-02 1994-10-06 Sel Alcatel Ag Meldeeinrichtung für eine Warensicherungseinrichtung
DE4401325C1 (de) * 1994-01-18 1995-06-08 Reinhold Ott Überwachungsfühler
US5965848A (en) * 1997-07-22 1999-10-12 Randice-Lisa Altschul Disposable portable electronic devices and method of making
NL1009976C2 (nl) * 1998-08-31 2000-03-02 Chess Engineering B V Geïntegreerde schakeling met elektrisch contact.
US6305073B1 (en) * 1999-12-29 2001-10-23 Gm Nameplate, Inc. One-sided electrode arrangement on an intermediate spacer for a touchscreen
DE10001942A1 (de) * 2000-01-18 2001-08-09 Kostal Leopold Gmbh & Co Kg Mehrschichtleiter
US6342122B1 (en) * 2000-08-07 2002-01-29 Ashland Chemical, Inc. UV post curable pressure sensitive adhesives for membrane switch applications and their Production
US6796867B2 (en) 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US6570335B1 (en) 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6612889B1 (en) 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
US6545422B1 (en) 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US6764367B2 (en) 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US6822626B2 (en) 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6620012B1 (en) 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US6935913B2 (en) 2000-10-27 2005-08-30 Science Applications International Corporation Method for on-line testing of a light emitting panel
US6801001B2 (en) 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
AU2002239286A1 (en) * 2000-11-21 2002-06-03 Alien Technology Corporation Display device and methods of manufacture and control
US7199527B2 (en) * 2000-11-21 2007-04-03 Alien Technology Corporation Display device and methods of manufacturing and control
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
US6762124B2 (en) 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
WO2002080637A1 (en) 2001-04-02 2002-10-10 Nashua Corporation Circuit elements having an embedded conductive trace and methods of manufacture
US6819316B2 (en) 2001-04-17 2004-11-16 3M Innovative Properties Company Flexible capacitive touch sensor
EP1383364A3 (en) * 2002-05-23 2006-01-04 Nashua Corporation Circuit elements having an ink receptive coating and a conductive trace and methods of manufacture
US7601406B2 (en) * 2002-06-13 2009-10-13 Cima Nanotech Israel Ltd. Nano-powder-based coating and ink compositions
US7566360B2 (en) * 2002-06-13 2009-07-28 Cima Nanotech Israel Ltd. Nano-powder-based coating and ink compositions
US7736693B2 (en) * 2002-06-13 2010-06-15 Cima Nanotech Israel Ltd. Nano-powder-based coating and ink compositions
US7384496B2 (en) * 2004-02-23 2008-06-10 Checkpoint Systems, Inc. Security tag system for fabricating a tag including an integrated surface processing system
DE102004038752B4 (de) * 2004-08-09 2009-02-19 Carl Freudenberg Kg Touch-Sensor-Anordnung und Verwendung einer Touch-Sensor-Anordnung
US7745733B2 (en) * 2005-05-02 2010-06-29 3M Innovative Properties Company Generic patterned conductor for customizable electronic devices
KR20070009760A (ko) * 2005-07-14 2007-01-19 삼성전자주식회사 액정표시장치의 제조장치와 액정표시장치의 제조방법
KR100780842B1 (ko) * 2006-12-14 2007-11-30 주식회사 에스세라 공진 구조체를 가지는 압전 공진자의 형성방법들
US8498464B2 (en) * 2007-09-27 2013-07-30 Siemens Medical Solutions Usa, Inc. Intrinsic co-registration for modular multimodality medical imaging systems
US9069418B2 (en) * 2008-06-06 2015-06-30 Apple Inc. High resistivity metal fan out
KR101082610B1 (ko) * 2009-10-15 2011-11-10 엘지이노텍 주식회사 터치패널용 면상 부재 및 이의 제조 방법
KR101082607B1 (ko) 2009-10-16 2011-11-10 엘지이노텍 주식회사 터치패널용 면상 부재 및 그 제조 방법
US8679178B2 (en) 2009-10-20 2014-03-25 Moximed, Inc. Extra-articular implantable mechanical energy absorbing assemblies having two deflecting members and compliance member
US9491852B2 (en) 2010-10-15 2016-11-08 Apple Inc. Trace border routing
CN102968200B (zh) * 2011-09-01 2016-08-03 宸美(厦门)光电有限公司 镜片触控装置及其制程方法
CN107256104B (zh) 2012-01-12 2020-03-20 辛纳普蒂克斯公司 单层电容性图像传感器
US9542023B2 (en) 2013-08-07 2017-01-10 Synaptics Incorporated Capacitive sensing using matrix electrodes driven by routing traces disposed in a source line layer
CN103941906B (zh) * 2013-08-30 2018-01-26 上海天马微电子有限公司 一种单片式触控屏的制备方法
US9298325B2 (en) 2013-09-30 2016-03-29 Synaptics Incorporated Processing system for a capacitive sensing device
US10042489B2 (en) 2013-09-30 2018-08-07 Synaptics Incorporated Matrix sensor for image touch sensing
US20150091842A1 (en) 2013-09-30 2015-04-02 Synaptics Incorporated Matrix sensor for image touch sensing
US9459367B2 (en) 2013-10-02 2016-10-04 Synaptics Incorporated Capacitive sensor driving technique that enables hybrid sensing or equalization
US9274662B2 (en) 2013-10-18 2016-03-01 Synaptics Incorporated Sensor matrix pad for performing multiple capacitive sensing techniques
US9081457B2 (en) 2013-10-30 2015-07-14 Synaptics Incorporated Single-layer muti-touch capacitive imaging sensor
US9798429B2 (en) 2014-02-28 2017-10-24 Synaptics Incorporated Guard electrodes in a sensing stack
US10133421B2 (en) 2014-04-02 2018-11-20 Synaptics Incorporated Display stackups for matrix sensor
US9927832B2 (en) 2014-04-25 2018-03-27 Synaptics Incorporated Input device having a reduced border region
US9690397B2 (en) 2014-05-20 2017-06-27 Synaptics Incorporated System and method for detecting an active pen with a matrix sensor
US10175827B2 (en) 2014-12-23 2019-01-08 Synaptics Incorporated Detecting an active pen using a capacitive sensing device
US9778713B2 (en) 2015-01-05 2017-10-03 Synaptics Incorporated Modulating a reference voltage to preform capacitive sensing
US9939972B2 (en) 2015-04-06 2018-04-10 Synaptics Incorporated Matrix sensor with via routing
US10095948B2 (en) 2015-06-30 2018-10-09 Synaptics Incorporated Modulation scheme for fingerprint sensing
US9720541B2 (en) 2015-06-30 2017-08-01 Synaptics Incorporated Arrangement of sensor pads and display driver pads for input device
US9715304B2 (en) 2015-06-30 2017-07-25 Synaptics Incorporated Regular via pattern for sensor-based input device
GB2541735B (en) * 2015-08-28 2020-05-20 Novalia Ltd Fabricating a touch-sensitive input device
CN205028263U (zh) 2015-09-07 2016-02-10 辛纳普蒂克斯公司 一种电容传感器
US10037112B2 (en) 2015-09-30 2018-07-31 Synaptics Incorporated Sensing an active device'S transmission using timing interleaved with display updates
US10067587B2 (en) 2015-12-29 2018-09-04 Synaptics Incorporated Routing conductors in an integrated display device and sensing device
CN106933400B (zh) 2015-12-31 2021-10-29 辛纳普蒂克斯公司 单层传感器图案和感测方法
CN208384543U (zh) * 2016-01-21 2019-01-15 3M创新有限公司 多尺寸触摸传感器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3221500A1 (de) * 1982-06-07 1983-12-08 Max-E. Dipl.-Ing. 7320 Göppingen Reeb Identifizierungsanordnung in form eines an einem gegenstand anbringbaren gebildes und verfahren zur herstellung
IT1182866B (it) * 1985-09-19 1987-10-05 Istituto Superiore Di Sanita L Apparecchiatura per la valutazione delle fasi temporali dell'andatura di un soggetto deambulante e della distribuzione istantanea delle reazioni vincolari del suolo
DE3814017C1 (en) * 1988-04-26 1989-09-21 Telenorma Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt, De Tactile display device for the simultaneous digital transmission of manually generated characters from a transmitter to a receiver
US4963702A (en) * 1989-02-09 1990-10-16 Interlink Electronics, Inc. Digitizer pad featuring spacial definition of a pressure contact area

Also Published As

Publication number Publication date
JPH06349372A (ja) 1994-12-22
EP0471149A3 (en) 1992-03-04
US5062916A (en) 1991-11-05
EP0471149A2 (en) 1992-02-19

Similar Documents

Publication Publication Date Title
JP3662261B2 (ja) 電気的膜パネルの製造方法
JP7306594B1 (ja) 導電性フィルム、巻回体、接続構造体、及び接続構造体の製造方法
US7008500B2 (en) High pressure lamination of electronic cards
US20140110152A1 (en) Printed circuit board and method for manufacturing same
US4734617A (en) Electroluminescent display and method of making same
EP0676914A2 (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
JPH063686A (ja) 液晶表示装置
KR890001893B1 (ko) 소형전자기기의 제조방법
CN113764564B (zh) 基板制备方法及膜片结构
CN106201044B (zh) 触控薄膜叠层卷的制作方法与所制得的触控薄膜叠层片
CN113500660B (zh) 差异轮廓片材对贴方法
CN111788516A (zh) Cof载带及其加工方法、cof载带加工设备
TWI788075B (zh) 軟式線路基板組的製造方法
JP4043607B2 (ja) カードの印刷見当合わせ方法
CN207744229U (zh) 可挠式线路基板
JPS6115226A (ja) デジタイザの図板とその製造法
JPH03148196A (ja) グリーンシートの積層方法
JPH05198912A (ja) フレキシブル基板付き電子部品
JPH0258655B2 (ja)
JPH0344096A (ja) 多層基板の印刷積層方法
CN116095941A (zh) 一种软硬结合板及其制作方法
US20020197433A1 (en) Component for use in manufacture of printed circuit boards and laminates
JPS5838924A (ja) 液晶表示装置における基板の製造方法
JPH0146887B2 (ja)
KR20070082158A (ko) 다층 연성회로기판의 제조방법

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees