JPH06120370A - 積層板の製造方法 - Google Patents
積層板の製造方法Info
- Publication number
- JPH06120370A JPH06120370A JP4270174A JP27017492A JPH06120370A JP H06120370 A JPH06120370 A JP H06120370A JP 4270174 A JP4270174 A JP 4270174A JP 27017492 A JP27017492 A JP 27017492A JP H06120370 A JPH06120370 A JP H06120370A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- frame
- frame portion
- base material
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】セラミック基材上にパタ−ンを精度よく配置
し、銅張積層板を短時間かつ低コストで製造する。 【構成】導電性部材をエッチング加工又はプレス加工す
ることにより、枠部２３と、該枠部２３内に形成され、
かつ該枠部２３に支持される所定のパタ−ン２２とを一
体形成し、その後、当該枠部２３をガイドにして基材２
１の一主面に上記所定のパタ−ン２２を高温加熱により
接合し、さらにその後、当該枠部２３を切り落とす。
し、銅張積層板を短時間かつ低コストで製造する。 【構成】導電性部材をエッチング加工又はプレス加工す
ることにより、枠部２３と、該枠部２３内に形成され、
かつ該枠部２３に支持される所定のパタ−ン２２とを一
体形成し、その後、当該枠部２３をガイドにして基材２
１の一主面に上記所定のパタ−ン２２を高温加熱により
接合し、さらにその後、当該枠部２３を切り落とす。
Description
【０００１】
【産業上の利用分野】本発明は、積層板の製造方法の改
良に関する。
良に関する。
【０００２】
【従来の技術】従来、例えば図３に示されるような半導
体装置では、一般に銅張積層板が使用されている。図３
において、１は、ヒ−トシンク（Ｃｕ板）、２は、外部
電極、３は、銅張積層板である。銅張積層板３は、アル
ミナ（Ａｌ2 Ｏ3 ）や窒化アルミ（ＡｌＮ）などのセラ
ミック基材１１と、その表面に形成される銅又は銅合金
からなるパタ−ン１２と、その裏面に形成される銅又は
銅合金からなる放熱用のパタ−ン１３とから構成されて
いる。所定の表面パタ−ン１２上には、ＩＣチップ１４
が搭載されている。
体装置では、一般に銅張積層板が使用されている。図３
において、１は、ヒ−トシンク（Ｃｕ板）、２は、外部
電極、３は、銅張積層板である。銅張積層板３は、アル
ミナ（Ａｌ2 Ｏ3 ）や窒化アルミ（ＡｌＮ）などのセラ
ミック基材１１と、その表面に形成される銅又は銅合金
からなるパタ−ン１２と、その裏面に形成される銅又は
銅合金からなる放熱用のパタ−ン１３とから構成されて
いる。所定の表面パタ−ン１２上には、ＩＣチップ１４
が搭載されている。
【０００３】上記半導体装置の銅張積層板３は、以下の
二つの方法により形成されている。一つ目の方法は、例
えば図３のように、表面及び裏面のパタ−ン１２，１３
を予めプレス加工やエッチング加工により形成してお
き、その後、高温加熱（例えば直接接合法や活性金属法
など）により、セラミック基材１１に当該パタ−ン１
２，１３を接合させる、というものである。
二つの方法により形成されている。一つ目の方法は、例
えば図３のように、表面及び裏面のパタ−ン１２，１３
を予めプレス加工やエッチング加工により形成してお
き、その後、高温加熱（例えば直接接合法や活性金属法
など）により、セラミック基材１１に当該パタ−ン１
２，１３を接合させる、というものである。
【０００４】二つ目の方法は、例えば図４のように、セ
ラミック基材１１にパタ−ニングされていない銅膜１５
を形成した後、所定のパタ−ンが形成されているマスク
１６を当該セラミック基材１１上の銅膜１５に押し付
け、さらにレジストを塗布した後、当該レジストをマス
クに銅膜１５をエッチングしてセラミック基材１１に所
定のパタ−ンを形成する、というものである。
ラミック基材１１にパタ−ニングされていない銅膜１５
を形成した後、所定のパタ−ンが形成されているマスク
１６を当該セラミック基材１１上の銅膜１５に押し付
け、さらにレジストを塗布した後、当該レジストをマス
クに銅膜１５をエッチングしてセラミック基材１１に所
定のパタ−ンを形成する、というものである。
【０００５】しかし、前者の方法には以下の欠点があ
る。即ち、近年、市場における半導体装置の高集積化及
び高機能化の要求が激しくなった結果、表面の配線パタ
−ン１２はさらに細かくなり、また、多出力により配線
パタ−ン１２の数も多くなってきている。従って、必然
的に、各々の配線パタ−ン１２をセラミック基材１１置
く精度も高いものが要求されるようになる。また、多数
のパタ−ンを精度よく配置する必要があるため、これを
人手をかけて行うことは、相当の時間を費やすようにな
り、コストが高くなる。
る。即ち、近年、市場における半導体装置の高集積化及
び高機能化の要求が激しくなった結果、表面の配線パタ
−ン１２はさらに細かくなり、また、多出力により配線
パタ−ン１２の数も多くなってきている。従って、必然
的に、各々の配線パタ−ン１２をセラミック基材１１置
く精度も高いものが要求されるようになる。また、多数
のパタ−ンを精度よく配置する必要があるため、これを
人手をかけて行うことは、相当の時間を費やすようにな
り、コストが高くなる。
【０００６】一方、後者の方法では、銅膜は既に基板上
に形成されているため、パタ−ンの形成に際しては、当
該銅膜を両面から同時にエッチングして行うことができ
ないという欠点がある。このため、やはり銅張積層板を
形成するには相当の時間が必要となり、コスト高とな
る。
に形成されているため、パタ−ンの形成に際しては、当
該銅膜を両面から同時にエッチングして行うことができ
ないという欠点がある。このため、やはり銅張積層板を
形成するには相当の時間が必要となり、コスト高とな
る。
【０００７】
【発明が解決しようとする課題】このように、従来は、
銅張積層板を人手をかけて形成していたため、近年の半
導体装置の高集積化及び高機能化の要求により、当該銅
張積層板を形成するのに相当の時間が必要となり、その
結果、コストが高くなるという欠点がある。
銅張積層板を人手をかけて形成していたため、近年の半
導体装置の高集積化及び高機能化の要求により、当該銅
張積層板を形成するのに相当の時間が必要となり、その
結果、コストが高くなるという欠点がある。
【０００８】本発明は、上記欠点を解決すべくなされた
もので、その目的は、セラミック基材上に配線パタ−ン
を精度よく配置することができると共に、銅張積層板を
短時間かつ低コストで製造することである。
もので、その目的は、セラミック基材上に配線パタ−ン
を精度よく配置することができると共に、銅張積層板を
短時間かつ低コストで製造することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の積層板の製造方法は、まず、導電性部材を
エッチング加工又はプレス加工することにより、枠部
と、該枠部内に形成され、かつ該枠部に支持される所定
のパタ−ンとを一体形成する。その後、当該枠部をガイ
ドにして基材の一主面に上記所定のパタ−ンを高温加熱
により接合する。さらにその後、当該枠部を切り落とす
というものである。
め、本発明の積層板の製造方法は、まず、導電性部材を
エッチング加工又はプレス加工することにより、枠部
と、該枠部内に形成され、かつ該枠部に支持される所定
のパタ−ンとを一体形成する。その後、当該枠部をガイ
ドにして基材の一主面に上記所定のパタ−ンを高温加熱
により接合する。さらにその後、当該枠部を切り落とす
というものである。
【００１０】
【作用】上記構成によれば、基材に接合される各パタ−
ンは、例えば銅又は銅合金からなる導電性部材の枠部内
に予め形成されている。そして、これらのパタ−ンは、
当該枠部をガイドにして、基材の一主面に高温加熱によ
り接合することができる。また、接合後には、不要とな
った当該枠部を切り落としている。これにより、基材上
にパタ−ンを精度よく配置することができると共に、銅
張積層板を短時間かつ低コストで製造することができ
る。
ンは、例えば銅又は銅合金からなる導電性部材の枠部内
に予め形成されている。そして、これらのパタ−ンは、
当該枠部をガイドにして、基材の一主面に高温加熱によ
り接合することができる。また、接合後には、不要とな
った当該枠部を切り落としている。これにより、基材上
にパタ−ンを精度よく配置することができると共に、銅
張積層板を短時間かつ低コストで製造することができ
る。
【００１１】
【実施例】以下、図面を参照しながら、本発明の一実施
例について詳細に説明する。図１は、本発明の積層板の
製造方法に用いる積層板形成用部材を示すものである。
図１において、セラミック基材２１の表面に配置される
銅又は銅合金からなる各パタ−ン２２は、それぞれ銅又
は銅合金からなる枠部２３内に予め形成されている。こ
の枠部２３は、積層板形成用部材のなかに複数形成され
ており、全体として、はしご状の骨格を有している。ま
た、当該はしご状の骨格の左右の端には、位置決め用の
ガイド穴（送り穴）２４が複数形成されている。また、
各々の枠部２３は、セラミック基材２１の大きさとほぼ
同じ程度の大きさに形成されている。
例について詳細に説明する。図１は、本発明の積層板の
製造方法に用いる積層板形成用部材を示すものである。
図１において、セラミック基材２１の表面に配置される
銅又は銅合金からなる各パタ−ン２２は、それぞれ銅又
は銅合金からなる枠部２３内に予め形成されている。こ
の枠部２３は、積層板形成用部材のなかに複数形成され
ており、全体として、はしご状の骨格を有している。ま
た、当該はしご状の骨格の左右の端には、位置決め用の
ガイド穴（送り穴）２４が複数形成されている。また、
各々の枠部２３は、セラミック基材２１の大きさとほぼ
同じ程度の大きさに形成されている。
【００１２】次に、同図を参照しながら、上記部材を使
用する銅張積層板の製造方法について詳細に説明する。
まず、フィルム状の銅又は銅合金からなる板（導電性部
材）を用意し、この板をプレス加工法又はエッチング加
工法により所定の形状に加工する。これにより、はしご
状の骨格を有する複数の枠部２３、当該枠部の中に所定
のパタ−ン２２、当該枠部の左右の端に複数のガイド穴
２４がそれぞれ一体して形成される。
用する銅張積層板の製造方法について詳細に説明する。
まず、フィルム状の銅又は銅合金からなる板（導電性部
材）を用意し、この板をプレス加工法又はエッチング加
工法により所定の形状に加工する。これにより、はしご
状の骨格を有する複数の枠部２３、当該枠部の中に所定
のパタ−ン２２、当該枠部の左右の端に複数のガイド穴
２４がそれぞれ一体して形成される。
【００１３】この後、当該枠部２３をガイドにしながら
各パタ−ン２２をセラミック基材２１上に配置し、さら
に高温加熱を施すことによってセラミック基材２１に各
パタ−ン２２を接合する。なお、各パタ−ン２２のセラ
ミック基材２１上への接合は、枠部２３に設けられたガ
イド穴２４を利用することにより、さらに高精度に、か
つ、自動的に連続して行うことができる。
各パタ−ン２２をセラミック基材２１上に配置し、さら
に高温加熱を施すことによってセラミック基材２１に各
パタ−ン２２を接合する。なお、各パタ−ン２２のセラ
ミック基材２１上への接合は、枠部２３に設けられたガ
イド穴２４を利用することにより、さらに高精度に、か
つ、自動的に連続して行うことができる。
【００１４】そして、最後に、不要部分である枠部２３
を除去するため、例えば図２に示すように、金型を用い
てプレス２７により枠部２３を切り落とす。なお、枠部
２３の除去は、レ−ザによるレ−ザカットなどを用いて
もよいことは言うまでもない。
を除去するため、例えば図２に示すように、金型を用い
てプレス２７により枠部２３を切り落とす。なお、枠部
２３の除去は、レ−ザによるレ−ザカットなどを用いて
もよいことは言うまでもない。
【００１５】上記方法によれば、基材２１上にパタ−ン
２２を接合する前に、予め、銅又は銅合金からなる各パ
タ−ン２２を独立に形成している。このため、各パタ−
ン２２の形成時において、両面エッチングが可能とな
る。また、両面エッチングが可能となるため、微細なパ
タ−ンが形成でき、半導体装置の高集積化に貢献するこ
とができる。なお、プレス加工により、パタ−ンを形成
することもでき、さらに集積度を向上できる。
２２を接合する前に、予め、銅又は銅合金からなる各パ
タ−ン２２を独立に形成している。このため、各パタ−
ン２２の形成時において、両面エッチングが可能とな
る。また、両面エッチングが可能となるため、微細なパ
タ−ンが形成でき、半導体装置の高集積化に貢献するこ
とができる。なお、プレス加工により、パタ−ンを形成
することもでき、さらに集積度を向上できる。
【００１６】また、枠部を利用しているため、セラミッ
ク基材２１上のパタ−ンを高精度に配置することがで
き、信頼性が高まり、また、製造時間も短くなる。さら
に、ガイド穴を有するため、自動化が可能である。
ク基材２１上のパタ−ンを高精度に配置することがで
き、信頼性が高まり、また、製造時間も短くなる。さら
に、ガイド穴を有するため、自動化が可能である。
【００１７】また、パタ−ンの形成前、即ちフィルム状
の導電性部材の時に、ボンディング部に予め部分メッキ
（金、銀又はニッケル）２５を施しておくことも可能で
ある。この場合、部分メッキ２５を施した後、エッチン
グ等により導電性部材にパタ−ンを形成し、その後、セ
ラミック基材にパタ−ンを形成できる。従って、セラミ
ック基材にパタ−ンを接合した後に行う全面メッキに比
べると、コストが大幅に低減できる。
の導電性部材の時に、ボンディング部に予め部分メッキ
（金、銀又はニッケル）２５を施しておくことも可能で
ある。この場合、部分メッキ２５を施した後、エッチン
グ等により導電性部材にパタ−ンを形成し、その後、セ
ラミック基材にパタ−ンを形成できる。従って、セラミ
ック基材にパタ−ンを接合した後に行う全面メッキに比
べると、コストが大幅に低減できる。
【００１８】
【発明の効果】以上、説明したように、本発明の積層板
の製造方法によれば、次のような効果を奏する。セラミ
ック基材に接着されるパタ−ンは、銅又は銅合金からな
る枠部内に予め形成されている。そして、これらのパタ
−ンは、枠部及びガイド穴と一体として形成される。こ
れにより、セラミック基材上に配線パタ−ンを精度よく
配置することができると共に、銅張積層板を短時間かつ
低コストで製造することができる。
の製造方法によれば、次のような効果を奏する。セラミ
ック基材に接着されるパタ−ンは、銅又は銅合金からな
る枠部内に予め形成されている。そして、これらのパタ
−ンは、枠部及びガイド穴と一体として形成される。こ
れにより、セラミック基材上に配線パタ−ンを精度よく
配置することができると共に、銅張積層板を短時間かつ
低コストで製造することができる。
【図１】本発明の一実施例に係わる積層板の製造方法を
示す図。
示す図。
【図２】基材にパタ−ンを形成した後に不要な枠を除去
するしくみを示す図。
するしくみを示す図。
【図３】従来の積層板の製造方法を示す図。
【図４】従来の積層板の製造方法を示す図。
２１ …セラミック基材、 ２２ …パタ−ン、 ２３ …枠部、 ２４ …ガイド穴、 ２５ …部分メッキ、 ２６ …放熱用パタ−ン、 ２７ …プレス。
Claims (1)
- 【請求項１】 導電性部材をエッチング加工又はプレス
加工することにより、枠部と、該枠部内に形成され、か
つ該枠部に支持される所定のパタ−ンとを一体形成し、
その後、当該枠部をガイドにして基材の一主面に上記所
定のパタ−ンを高温加熱により接合し、さらにその後、
当該枠部を切り落とすことを特徴とする積層板の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270174A JPH06120370A (ja) | 1992-10-08 | 1992-10-08 | 積層板の製造方法 |
| US08/132,866 US5338392A (en) | 1992-10-08 | 1993-10-07 | Method for manufacturing a laminated plate used in a semiconductor device |
| KR1019930020687A KR970006526B1 (ko) | 1992-10-08 | 1993-10-07 | 적층판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270174A JPH06120370A (ja) | 1992-10-08 | 1992-10-08 | 積層板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120370A true JPH06120370A (ja) | 1994-04-28 |
Family
ID=17482560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4270174A Pending JPH06120370A (ja) | 1992-10-08 | 1992-10-08 | 積層板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5338392A (ja) |
| JP (1) | JPH06120370A (ja) |
| KR (1) | KR970006526B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842013B2 (en) * | 2004-01-23 | 2010-11-30 | Genico, Inc. | Trocar and cannula assembly having conical valve and related methods |
| US8454563B2 (en) | 2009-10-09 | 2013-06-04 | Rogelio A. Insignares | Trocar and cannula assembly having improved conical valve, and methods related thereto |
| EP4294135A1 (de) * | 2022-06-14 | 2023-12-20 | CeramTec GmbH | Metallische struktur als vorprodukt für elektrische schaltungen und verfahren zur herstellung einer elektrischen schaltung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109470A (ja) * | 1974-02-06 | 1975-08-28 | ||
| JPS59220956A (ja) * | 1983-05-31 | 1984-12-12 | Matsushita Electric Works Ltd | 電子部品の実装構造 |
| JPS629657A (ja) * | 1985-07-08 | 1987-01-17 | Daido Steel Co Ltd | リ−ドフレ−ム用合金帯母材 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3993411A (en) * | 1973-06-01 | 1976-11-23 | General Electric Company | Bonds between metal and a non-metallic substrate |
| US5062916A (en) * | 1990-08-01 | 1991-11-05 | W. H. Brady Co. | Method for the manufacture of electrical membrane panels having circuits on flexible plastic films |
| US5240551A (en) * | 1990-10-05 | 1993-08-31 | Kabushiki Kaisha Toshiba | Method of manufacturing ceramic circuit board |
-
1992
- 1992-10-08 JP JP4270174A patent/JPH06120370A/ja active Pending
-
1993
- 1993-10-07 US US08/132,866 patent/US5338392A/en not_active Expired - Lifetime
- 1993-10-07 KR KR1019930020687A patent/KR970006526B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109470A (ja) * | 1974-02-06 | 1975-08-28 | ||
| JPS59220956A (ja) * | 1983-05-31 | 1984-12-12 | Matsushita Electric Works Ltd | 電子部品の実装構造 |
| JPS629657A (ja) * | 1985-07-08 | 1987-01-17 | Daido Steel Co Ltd | リ−ドフレ−ム用合金帯母材 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970006526B1 (ko) | 1997-04-29 |
| US5338392A (en) | 1994-08-16 |
| KR940010174A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3838984A (en) | Flexible carrier and interconnect for uncased ic chips | |
| US8188584B1 (en) | Direct-write wafer level chip scale package | |
| US8501543B1 (en) | Direct-write wafer level chip scale package | |
| US5138439A (en) | Semiconductor device | |
| US7550322B2 (en) | Manufacturing method for resin sealed semiconductor device | |
| JPH05304223A (ja) | 電子部品搭載用基板の製造方法 | |
| JP2004247612A (ja) | 半導体装置およびその製造方法 | |
| US5281556A (en) | Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane | |
| US5249354A (en) | Method of making electronic component packages | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JPH10214921A (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| JPH06120370A (ja) | 積層板の製造方法 | |
| US7071571B2 (en) | Semiconductor component having a plastic housing and methods for its production | |
| JP2783882B2 (ja) | 混成集積回路およびその製造方法 | |
| JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
| US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
| JPH05291260A (ja) | バンプ形成方法 | |
| JP2816757B2 (ja) | 半導体装置の製造方法 | |
| JPS63240093A (ja) | プリント配線板の製造方法 | |
| JPS59152656A (ja) | 半導体装置 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPH04245466A (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2001068822A (ja) | 立体回路部品及びその製造方法 |