KR970006526B1 - 적층판의 제조방법 - Google Patents

적층판의 제조방법 Download PDF

Info

Publication number
KR970006526B1
KR970006526B1 KR1019930020687A KR930020687A KR970006526B1 KR 970006526 B1 KR970006526 B1 KR 970006526B1 KR 1019930020687 A KR1019930020687 A KR 1019930020687A KR 930020687 A KR930020687 A KR 930020687A KR 970006526 B1 KR970006526 B1 KR 970006526B1
Authority
KR
South Korea
Prior art keywords
pattern
copper
ceramic substrate
mold
mold portion
Prior art date
Application number
KR1019930020687A
Other languages
English (en)
Other versions
KR940010174A (ko
Inventor
고우지 아라키
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR940010174A publication Critical patent/KR940010174A/ko
Application granted granted Critical
Publication of KR970006526B1 publication Critical patent/KR970006526B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

내용없음.

Description

적층판의 제조방법
제1도는 본 발명의 1실시예에 따른 적층판의 제조방법을 나타낸 도면.
제2도는 기판에 패턴을 형성한 후에 불필요한 틀을 제거하는 방법을 나타낸 도면.
제3도는 종래의 적층판의 제조방법을 나타낸 도면.
제4도는 종래의 적층판의 제조방법을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 세라믹기재 22 : 패턴
23 : 틀부 24 : 가이드구멍
25 : 부분도금 26 : 방열용 패턴
27 : 프레스
[산업상의 이용분야]
본 발명은 적층판의 제조방법의 개량에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 예컨대 제3도에 나타낸 바와같은 반도체장치에서는 일반적으로 동장적층판(銅張積層板)이 사용되고 있는 바, 도면중 참조부호 1은 히트싱크(Cu판), 2는 외부전극, 3은 동장적층판이다. 상기 동장적층판(3)은 알루미나(Al2O3)나 질화알루미늄(AIN)등의 세라믹기재(11)와, 그 표면에 형성되는 동 또는 동합금으로 이루어진 패턴(12) 및, 그 이면에 형성되는 동 또는 동합금으로 이루어진 방열용의 패턴(13)으로 구성되어 있고, 소정의 표면패턴(12)상에는 IC칩(14)이 탑재되어 있다.
상기 반도체장치의 동장적층판(3)은 이하 2가지의 방법에 의해 형성된다.
첫번째 방법은, 예컨대 제3도에 도시된 바와 같이 표면 및 이면의 패턴(12,13)을 미리 프레스가공이나 에칭가공에 의해 형성하여 두고, 그 후 고온가열(예컨대, 직접접합법이나 활성금속법등)에 의해 세라믹기재(11)에 해당 패턴(12,13)을 접합시킨다는 것이다.
두번째 방법은, 예컨대 제4도에 도시된 바와 같이 세라믹기재(11)에 패터닝되어 있지 않은 동막(15; 銅膜)을 형성한 후, 소정의 패턴이 형성되어 있는 마스크(16)를 해당 세라믹기재(11)상의 동막(15)에 눌러 붙이고, 다시 레지스트를 도포한 후, 해당 레지스트를 마스크로 동막(15)을 에칭하여 세라믹기재(11)에 소정의 패턴을 형성한다는 것이다.
그러나, 전자의 방법에는 다음과 같은 결점이 있다. 즉, 최근 시장에서 반도체장치의 고집적화 및 고기능화의 요구가 격심하게 된 결과, 표면의 배선패턴(12)은 더욱 미세하게 되고, 또 다출력에 의해 배선패턴(12)의 수도 많아지게 되어 가고 있다. 이 때문에 각각의 배선패턴(12)을 세라믹기재(11)상에 형성한 경우에 필요한 정밀도가 높아졌다. 또한, 다수의 패턴을 정밀도가 양호하게 배치할 필요가 있기 때문에 이를 사람의 손을 걸쳐 수행하는 것은 상당한 시간을 소비하게 되어 비용이 상승하게 된다.
이와 같이 종래에는 동장적층판을 사람의 손을 걸쳐 형성하였기 때문에 최근의 반도체장치의 고집적화 및 고기능화의 요구에 의해 해당 동장적층판을 형성하는데에 상당한 시간이 필요로 되고, 그 결과 비용이 상승한다는 결점이 있다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 세라믹기재상에 배선패턴을 정밀도가 양호하게 배치할 수 있음과 더불어 동장적층판을 단시간이면서 낮은 비용으로 제조할 수 있도록 된 적층판의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 먼저 도전성부재를 에칭가공 또는 프레스가공함으로써 틀부와, 이 틀부내에 형성되면서 상기 틀부에 지지되는 소정의 패턴을 일체로 형성한다. 그후 상기 틀부를 가이드로하여 기재의 일주면에 상기 소정의 패턴을 고온가열에 의해 접합한다. 다시 그후 상기 틀부를 잘라 버리는 것을 특징으로 한다.
[작용]
상기와 같이 이루어진 본 발명은, 기재에 접합되는 각 패턴은, 예컨대 동 또는 동합금으로 이루어진 도전성부재의 틀부내에 미리 형성되어 있다. 그리고, 이들 패턴은 해당 틀부를 가이드로 하여 기재의 일주면에 고온가열에 의해 결합할 수 있게 된다. 또한, 접합 후에는 불필요한 해당 틀부를 잘라 놓음으로써 기재상에 패턴을 정밀도가 양호하게 배치할 수 있음과 더불어 동장적층판을 단시간이면서 낮은 비용을 제조할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 1실시예를 상세히 설명한다.
제1도는 본 발명에 따른 적층파의 제조방법에 이용되는 적층판 형성용 부재를 나타낸 것으로, 제1도에 있어서 세라믹기재(21)의 표면에 배치되는 동 또는 동합금으로 이루어진 각 패턴(22)은 각각 동 또는 동합금으로 이루어진 틀부(23)내에 미리 형성되어 있다. 이 틀부(23)는 적층판 형성용 부재중에 복수 형성되어 있고, 전체로서 사다리형상의 골격을 갖추고 있다. 또한, 상기 사다리형상의 골격의 좌우의 단에는 위치결정용 가이드구멍(243; 이송구멍)이 복수 형성되어 있다. 또한, 각각이 틀부(23)는 세라믹기재(21)의 크기와 거의 동일한 정도의 크기로 형성되어 있다.
다음에 도면을 참조하면서 상기 부재를 이용하여 동장적층판의 제조방법에 대해 상세히 설명한다.
먼저, 필름형상의 동 또는 동합금으로 이루어진 판(도전성부재)을 준비하고, 이 판을 프레스 가공법 또는 에칭가공법에 의해 소정의 형상으로 가공한다. 이에 따라 사다리형상의 골격을 갖춘 복수의 틀부(23)와, 이 틀부(23)중에 소정의 패턴(22) 및 상기 틀부(23)의 좌우의 단에 복수의 가이드구멍(24)이 각각 일체로 형성된다.
이후, 상기 틀부(23)를 가이드로 하면서 각 패턴(22)을 세라믹기재(21)상에 배치하고, 다시 고온가열을 실시함으로써 세라믹기재(21)에 각 패턴(22)을 접합한다. 또, 각 패턴(22)의 세라믹기재(21)상으로의 접합은 틀부(23)에 설치된 가이드구멍(24)을 이용함으로써 더욱 고정밀도로, 또한 자동적으로 연속하여 수행할 수 있다.
그리고, 마지막으로 불필요한 부분인 틀부(23)를 제거하기 위해, 예컨대 제2도에 도시한 바와 같이 금형을 이용해서 프레스(27)에 의해 틀부(23)를 잘라버린다. 또한, 틀부(23)의 제거는 레이저에 의한 레이저컷트등을 이용해서 좋은 것은 물론이다.
상기 방법에 의하면, 세라믹기재(21)상에 패턴(22)을 접합하기 전에 미리 동 또는 동합금으로 이루어진 각 패턴(22)을 독립적으로 형성하고 있다. 이 때문에 각 패턴(22)의 형성시에 있어서 양면 에칭이 가능하게 된다. 또한, 양면에칭이 가능하게 되기 때문에 미세한 패턴을 형성할 수 있게 되어 반도체장치의 고집적화에 공헌할 수 있게 된다. 또한, 프레스가공에 의해 패턴을 형성하는 것도 가능하게 되어 더욱 집적도를 향상시킬 수 있게 된다.
또한, 틀부를 이용하고 있기 때문에 세라믹기재(21)상의 패턴을 고정밀도로 배치할 수 있게 되어 신뢰성이 높아지게 되고, 또 제조시간도 짧아지게 된다. 더욱이, 가이드구멍을 갖추고 있기 때문에 자동화가 가능하게 된다.
또한, 패턴의 형성 전, 즉 필름형상의 도전성부재일 때에 본딩부에 미리 부분도금(25; 금,은 또는 니켈)을 실시하여 두는 것도 가능하다. 이 경우, 부분도금(25)을 실시한 후, 에칭 등에 의해 도전성부재에 패턴을 형성하고, 그후 세라믹기재에 패턴을 형성할 수 있다. 따라서, 세라믹기재에 패턴을 접합한 후에 수행하는 전면도금에 비하면, 비용이 대폭적으로 절감될 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 적층판의 제조방법에 의하면, 세라믹기재에 접착되는 패턴은 동 또는 동합금으로 이루어진 틀부내에 미리 형성되어 있다. 그리고, 이들 패턴은 틀부 및 가이드구멍을 일체로 형성된다. 이에 따라 세라믹 기재상에 배선패턴을 정밀도가 좋게 배치할 수 있게 됨과 더불어 동장적층판을 단시간이면서 낮은 비용으로 제조할 수 있게 된다.

Claims (1)

  1. 도전성부재를 에칭가공 또는 프레스가공함으로써 틀부와, 이 틀부내에 형성되면서 상기 틀부에 지지되는 소정의 패턴을 일체로 형성하고, 그후 상기 틀부를 가이드부로 하여 기재의 일주면에 상기 소정의 패턴을 고온가열에 의해 잡합하며, 다시 그후 상기 틀부를 잘라 버리는 것을 특징으로 하는 적층판의 제조방법.
KR1019930020687A 1992-10-08 1993-10-07 적층판의 제조방법 KR970006526B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-270174 1992-10-08
JP4270174A JPH06120370A (ja) 1992-10-08 1992-10-08 積層板の製造方法

Publications (2)

Publication Number Publication Date
KR940010174A KR940010174A (ko) 1994-05-24
KR970006526B1 true KR970006526B1 (ko) 1997-04-29

Family

ID=17482560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020687A KR970006526B1 (ko) 1992-10-08 1993-10-07 적층판의 제조방법

Country Status (3)

Country Link
US (1) US5338392A (ko)
JP (1) JPH06120370A (ko)
KR (1) KR970006526B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842013B2 (en) * 2004-01-23 2010-11-30 Genico, Inc. Trocar and cannula assembly having conical valve and related methods
US8454563B2 (en) 2009-10-09 2013-06-04 Rogelio A. Insignares Trocar and cannula assembly having improved conical valve, and methods related thereto
EP4294135A1 (de) * 2022-06-14 2023-12-20 CeramTec GmbH Metallische struktur als vorprodukt für elektrische schaltungen und verfahren zur herstellung einer elektrischen schaltung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993411A (en) * 1973-06-01 1976-11-23 General Electric Company Bonds between metal and a non-metallic substrate
JPS50109470A (ko) * 1974-02-06 1975-08-28
JPS59220956A (ja) * 1983-05-31 1984-12-12 Matsushita Electric Works Ltd 電子部品の実装構造
JPS629657A (ja) * 1985-07-08 1987-01-17 Daido Steel Co Ltd リ−ドフレ−ム用合金帯母材
US5062916A (en) * 1990-08-01 1991-11-05 W. H. Brady Co. Method for the manufacture of electrical membrane panels having circuits on flexible plastic films
DE69123692T2 (de) * 1990-10-05 1997-07-24 Toshiba Kawasaki Kk Verfahren zur Herstellung einer keramischen Leiterplatte

Also Published As

Publication number Publication date
KR940010174A (ko) 1994-05-24
JPH06120370A (ja) 1994-04-28
US5338392A (en) 1994-08-16

Similar Documents

Publication Publication Date Title
US8322030B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US5622588A (en) Methods of making multi-tier laminate substrates for electronic device packaging
KR970030203A (ko) Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JPH05304223A (ja) 電子部品搭載用基板の製造方法
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
KR970006526B1 (ko) 적층판의 제조방법
US6110650A (en) Method of making a circuitized substrate
JPH1022630A (ja) 金属ベースプリント基板の分割方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
CN114380614A (zh) 高刻蚀精度陶瓷覆金属板、制备方法及芯片封装模块
JP2831971B2 (ja) 半導体素子搭載用プリント配線板およびその製造方法
GB2249219A (en) Manufacturing single sided printed wiring boards
JP2749685B2 (ja) 回路基板の製造方法
JPH0519315B2 (ko)
JPH01266790A (ja) 混成集積回路基板およびその製造方法
JP3821072B2 (ja) 電子回路基板およびその製造方法
JPH11354473A (ja) 半導体素子基板およびその製造方法
JP2000332065A (ja) ２メタルテープキャリアパッケージとその製造方法
JPS63240093A (ja) プリント配線板の製造方法
JPH02121387A (ja) 電子回路装置の製造方法
JPH04150090A (ja) キャリアテープ付可撓性回路基板及びその製造法
JP2005019438A (ja) プリント配線基板の製造方法
JPH03283484A (ja) 大電流回路基板
JPH10335814A (ja) フレキシブルプリント配線板の製造方法
JP2004095772A (ja) 端面接続端子の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee