JPH06338772A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06338772A JPH06338772A JP5127646A JP12764693A JPH06338772A JP H06338772 A JPH06338772 A JP H06338772A JP 5127646 A JP5127646 A JP 5127646A JP 12764693 A JP12764693 A JP 12764693A JP H06338772 A JPH06338772 A JP H06338772A
- Authority
- JP
- Japan
- Prior art keywords
- dtmf
- output
- circuit
- waveform
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】ＤＴＭＦの出力周波数を容易に測定することを
可能とする。圧電ブザー等電源レベルを必要とする外部
機器の駆動動作を可能とする。 【構成】ＤＴＭＦ回路において、ジョンソン型カウンタ
１４１とＤＡＣ１４２を内蔵したＤＴＭＦ波形発生回路
１４と、ＤＴＭＦ波形発生回路から出力される任意の信
号と、任意の信号を入力とする波形選択回路１７を持
ち、ＤＴＭＦ波形発生回路内のカウンタから出力される
特定の信号に対して波形選択回路で出力波形を選択する
ことにより、ＤＴＭＦのアナログ出力波形に同期し、特
定の位相差を持ったディジタル波形を出力する。
可能とする。圧電ブザー等電源レベルを必要とする外部
機器の駆動動作を可能とする。 【構成】ＤＴＭＦ回路において、ジョンソン型カウンタ
１４１とＤＡＣ１４２を内蔵したＤＴＭＦ波形発生回路
１４と、ＤＴＭＦ波形発生回路から出力される任意の信
号と、任意の信号を入力とする波形選択回路１７を持
ち、ＤＴＭＦ波形発生回路内のカウンタから出力される
特定の信号に対して波形選択回路で出力波形を選択する
ことにより、ＤＴＭＦのアナログ出力波形に同期し、特
定の位相差を持ったディジタル波形を出力する。
Description
【０００１】
【産業上の利用分野】本発明はＤＴＭＦの出力回路に関
する。
する。
【０００２】
【従来の技術】従来、この種のＤＴＭＦ回路ではアナロ
グ波形のみの出力であった。
グ波形のみの出力であった。
【０００３】図９は、従来のＤＴＭＦ回路のブロック図
である。１１はデータバスで、１２はＤＴＭＦの出力周
波数を選択するデコーダで、１３は分周回路で、内部回
路図は図３に示すとおりである。１４はＤＴＭＦ発生回
路で、１５はアンプで、１６はアンプ１５の基準電圧発
生回路である。ＣＫはＤＴＭＦを動作させるための基本
クロックで、ＴＣＫは分周回路１３から出力されるＤＴ
ＭＦ動作用クロックで、ＴＧ０はＤＴＭＦ回路のアナロ
グ波形の出力端子である。
である。１１はデータバスで、１２はＤＴＭＦの出力周
波数を選択するデコーダで、１３は分周回路で、内部回
路図は図３に示すとおりである。１４はＤＴＭＦ発生回
路で、１５はアンプで、１６はアンプ１５の基準電圧発
生回路である。ＣＫはＤＴＭＦを動作させるための基本
クロックで、ＴＣＫは分周回路１３から出力されるＤＴ
ＭＦ動作用クロックで、ＴＧ０はＤＴＭＦ回路のアナロ
グ波形の出力端子である。
【０００４】図３内の３０１〜３０７のラッチ回路図
は、図７に示し、３０８〜３１０のラッチ回路図は図８
に示す。図４は図３の各点の波形を示す。
は、図７に示し、３０８〜３１０のラッチ回路図は図８
に示す。図４は図３の各点の波形を示す。
【０００５】データバス１１より入力されたデータによ
りＤＴＭＦの出力周波数を選択するデコーダ１２でＤＴ
ＭＦの出力周波数を選択する。このＤＴＭＦの出力周波
数を選択するデコーダ１２で選択されたデータで基本ク
ロックＣＫを分周し、ＤＴＭＦ動作用クロックＴＣＫを
分周回路１３より出力する。
りＤＴＭＦの出力周波数を選択するデコーダ１２でＤＴ
ＭＦの出力周波数を選択する。このＤＴＭＦの出力周波
数を選択するデコーダ１２で選択されたデータで基本ク
ロックＣＫを分周し、ＤＴＭＦ動作用クロックＴＣＫを
分周回路１３より出力する。
【０００６】図３の回路図を使って説明すると（Ｄ５，
Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０）が、例えば（０，１，
０，０，０，０）の時、ラッチ３０１〜３０６はＣがハ
イレベルからロウレベルに変化した時出力２Ｃが反転の
ラッチであり、排他的論理和ゲートである３１６〜３２
１は入力データが一致したときに“１”を出力する。図
４Ａ点になったときラッチ３０１〜３０６の出力とデー
タ（Ｄ５〜Ｄ０）とが一致し、ナンド３２２への入力デ
ータがすべて“１”になり、図４Ｂ点でラッチ３０１〜
３０６をリセットし、ふたたびラッチがカウントを開始
する。その結果ＤＴＭＦ動作用クロックＴＣＫは、イン
バータ３１４の出力がハイレベルからロウレベルに変化
したときＴＣＫを変化させる。ＤＴＭＦ動作用クロック
ＴＣＫよりＤＴＭＦ発生回路１４内のジョンソン型カウ
ンタ（以下カウンタと呼ぶ）１４１に入力し（内部回路
図は図５）、カウンタ１４１からの出力結果をＤＴＭＦ
発生回路１４内のＤＡＣ１４２に入力する。ＤＴＭＦ発
生回路１４より出力した結果（ＤＡＣ１４２からの出力
のアナログ値）をアンプ１５に入力し、ＤＴＭＦのアナ
ログ波形をＴＧ０から出力する。ＤＴＭＦのアナログ波
形がピーク近傍になったとき（図５においてインバータ
５１９と５２０の出力が一致したとき）図５においてイ
ンバータ５２３（ピーク信号ＤＰ）はハイレベルを出力
する。ピーク信号ＤＰをＤＴＭＦ発生回路１４より出力
し、そのピーク信号ＤＰをＤＴＭＦの出力周波数を選択
するデコーダ１２に戻すことによりＤＴＭＦの選択され
ている周波数をピーク時のみ変化させ、ピーク近傍の緩
やかに変化する波形を生成する。また、ピーク信号ＤＰ
の解除とともに元の周波数に戻す。
Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０）が、例えば（０，１，
０，０，０，０）の時、ラッチ３０１〜３０６はＣがハ
イレベルからロウレベルに変化した時出力２Ｃが反転の
ラッチであり、排他的論理和ゲートである３１６〜３２
１は入力データが一致したときに“１”を出力する。図
４Ａ点になったときラッチ３０１〜３０６の出力とデー
タ（Ｄ５〜Ｄ０）とが一致し、ナンド３２２への入力デ
ータがすべて“１”になり、図４Ｂ点でラッチ３０１〜
３０６をリセットし、ふたたびラッチがカウントを開始
する。その結果ＤＴＭＦ動作用クロックＴＣＫは、イン
バータ３１４の出力がハイレベルからロウレベルに変化
したときＴＣＫを変化させる。ＤＴＭＦ動作用クロック
ＴＣＫよりＤＴＭＦ発生回路１４内のジョンソン型カウ
ンタ（以下カウンタと呼ぶ）１４１に入力し（内部回路
図は図５）、カウンタ１４１からの出力結果をＤＴＭＦ
発生回路１４内のＤＡＣ１４２に入力する。ＤＴＭＦ発
生回路１４より出力した結果（ＤＡＣ１４２からの出力
のアナログ値）をアンプ１５に入力し、ＤＴＭＦのアナ
ログ波形をＴＧ０から出力する。ＤＴＭＦのアナログ波
形がピーク近傍になったとき（図５においてインバータ
５１９と５２０の出力が一致したとき）図５においてイ
ンバータ５２３（ピーク信号ＤＰ）はハイレベルを出力
する。ピーク信号ＤＰをＤＴＭＦ発生回路１４より出力
し、そのピーク信号ＤＰをＤＴＭＦの出力周波数を選択
するデコーダ１２に戻すことによりＤＴＭＦの選択され
ている周波数をピーク時のみ変化させ、ピーク近傍の緩
やかに変化する波形を生成する。また、ピーク信号ＤＰ
の解除とともに元の周波数に戻す。
【０００７】
【発明が解決しようとする課題】上述の従来のＤＴＭＦ
回路では、アナログ波形のみの出力であったため、デー
タによって出力されたＤＴＭＦ波形の周波数が目的の周
波数であるかをディジタルＩＣ用測定装置による測定が
大変困難であった。また、ＤＴＭＦ出力波形の振幅値は
数百ｍＶ程度と微少であるため、圧電ブザーのようにあ
る程度の電圧振幅が必要なものを駆動することが出来な
いという問題点があった。
回路では、アナログ波形のみの出力であったため、デー
タによって出力されたＤＴＭＦ波形の周波数が目的の周
波数であるかをディジタルＩＣ用測定装置による測定が
大変困難であった。また、ＤＴＭＦ出力波形の振幅値は
数百ｍＶ程度と微少であるため、圧電ブザーのようにあ
る程度の電圧振幅が必要なものを駆動することが出来な
いという問題点があった。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
は、カウンタの複数段の出力をＤＡＣに入力して、ＤＴ
ＭＦのアナログ波形を発生させる半導体集積回路であっ
て、出力周波数を選択するデコーダの出力データと、前
記、出力周波数を選択するデコーダの出力データにより
基本クロックを分周し、出力を前記ジョンソン型カウン
タ回路へ入力する分周回路と、前記ジョンソン型カウン
タの複数段の出力のうち特定の出力を出力端子から出力
する手段を有する。
は、カウンタの複数段の出力をＤＡＣに入力して、ＤＴ
ＭＦのアナログ波形を発生させる半導体集積回路であっ
て、出力周波数を選択するデコーダの出力データと、前
記、出力周波数を選択するデコーダの出力データにより
基本クロックを分周し、出力を前記ジョンソン型カウン
タ回路へ入力する分周回路と、前記ジョンソン型カウン
タの複数段の出力のうち特定の出力を出力端子から出力
する手段を有する。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は、本発明の実施例であり、図２は、
図１のＴＧ０端子およびＴＧ１端子の出力波形であり、
位相を選択することにより選択された４種類の出力波形
（ＴＧ１−Ａ〜ＴＧ１−Ｄ）を示す。１１はデータバス
で、１２はＤＴＭＦの出力周波数を選択するデコーダ
で、１３は分周回路で、１４はＤＴＭＦ発生回路で、１
５はアンプで、１６はアンプ１５の基準電圧発生回路
で、１７は波形選択回路で、１８は位相選択信号発生用
デコーダ回路で、１９は位相選択のためのデータバスで
ある。１４１はＤＴＭＦ発生回路内のカウンタ回路で、
１４２はＤＴＭＦ発生回路内のＤＡＣ回路である。信号
ＣＫはＤＴＭＦを動作させるための基本クロックで、Ｔ
ＣＫは分周回路１３から出力されるＤＴＭＦ動作用クロ
ックで、ＣＰは位相選択信号で、ＤＳはＤＴＭＦ発生回
路のカウンタからの特定のディジタルの信号群で、ＴＧ
０はＤＴＭＦ回路のアナログ波形出力端子で、ＴＧ１は
ＤＴＭＦ回路のディジタル波形出力端子である。図３
は、分周回路１３の内部回路で、図４は、図３の各波形
である。図５は、１４１はＤＴＭＦ発生回路内のカウン
タ回路である。図６は、図５内の各波形である。
図１のＴＧ０端子およびＴＧ１端子の出力波形であり、
位相を選択することにより選択された４種類の出力波形
（ＴＧ１−Ａ〜ＴＧ１−Ｄ）を示す。１１はデータバス
で、１２はＤＴＭＦの出力周波数を選択するデコーダ
で、１３は分周回路で、１４はＤＴＭＦ発生回路で、１
５はアンプで、１６はアンプ１５の基準電圧発生回路
で、１７は波形選択回路で、１８は位相選択信号発生用
デコーダ回路で、１９は位相選択のためのデータバスで
ある。１４１はＤＴＭＦ発生回路内のカウンタ回路で、
１４２はＤＴＭＦ発生回路内のＤＡＣ回路である。信号
ＣＫはＤＴＭＦを動作させるための基本クロックで、Ｔ
ＣＫは分周回路１３から出力されるＤＴＭＦ動作用クロ
ックで、ＣＰは位相選択信号で、ＤＳはＤＴＭＦ発生回
路のカウンタからの特定のディジタルの信号群で、ＴＧ
０はＤＴＭＦ回路のアナログ波形出力端子で、ＴＧ１は
ＤＴＭＦ回路のディジタル波形出力端子である。図３
は、分周回路１３の内部回路で、図４は、図３の各波形
である。図５は、１４１はＤＴＭＦ発生回路内のカウン
タ回路である。図６は、図５内の各波形である。
【００１１】データバス１１より入力されたデータによ
りＤＴＭＦの出力周波数を選択するデコーダ１２でＤＴ
ＭＦの出力周波数を選択する。このＤＴＭＦの出力周波
数を選択するデコーダ１２で選択されたデータで基本ク
ロックＣＫを分周し、ＤＴＭＦ動作用クロックＴＣＫを
分周回路１３より出力する。前記、ＤＴＭＦ動作用クロ
ックＴＣＫよりＤＴＭＦ発生回路１４内のカウンタ１４
１に入力し、カウンタからの出力結果をＤＴＭＦ発生回
路１４内のＤＡＣ１４２に入力する。ＤＴＭＦ発生回路
１４より出力した結果（ＤＡＣ１４２からの出力のアナ
ログ値）をアンプ１５入力しＤＴＭＦのアナログ波形を
ＴＧ０から出力する。ＤＴＭＦ発生回路１４内のカウン
タ１４１（内部回路は図５）の各インバータの出力をＤ
ＡＣ１４２に入力する際、各インバータの出力がすべて
“１”の時ＤＴＭＦのアナログ波形がピーク信号のＭＡ
Ｘ値（図２ Ａ点）を、また各インバータの出力がすべ
て“０”の時ＤＴＭＦアナログ波形がピーク信号のＭＩ
Ｎ値（図２ Ｂ点）になるようなＤＡＣ１４２である場
合、例えばインバータ５１５の出力波形をそのまま選択
するように位相選択信号発生用デコーダ回路１８で選択
信号ＣＰを生成し、波形選択回路１７でディジタル波形
を生成し出力する。（図２ ＴＧ１−Ａ）この信号は、
アナログ波形に対して位相差０°のディジタル波形とな
る。また、インバータ５１５の反転信号を選択するよう
に位相選択信号発生用デコーダ回路１８で選択信号ＣＰ
を生成し、波形選択回路１７でディジタル波形を生成し
出力する。この信号は、アナログ波形に対して位相差１
８０°のディジタル波形となる。
りＤＴＭＦの出力周波数を選択するデコーダ１２でＤＴ
ＭＦの出力周波数を選択する。このＤＴＭＦの出力周波
数を選択するデコーダ１２で選択されたデータで基本ク
ロックＣＫを分周し、ＤＴＭＦ動作用クロックＴＣＫを
分周回路１３より出力する。前記、ＤＴＭＦ動作用クロ
ックＴＣＫよりＤＴＭＦ発生回路１４内のカウンタ１４
１に入力し、カウンタからの出力結果をＤＴＭＦ発生回
路１４内のＤＡＣ１４２に入力する。ＤＴＭＦ発生回路
１４より出力した結果（ＤＡＣ１４２からの出力のアナ
ログ値）をアンプ１５入力しＤＴＭＦのアナログ波形を
ＴＧ０から出力する。ＤＴＭＦ発生回路１４内のカウン
タ１４１（内部回路は図５）の各インバータの出力をＤ
ＡＣ１４２に入力する際、各インバータの出力がすべて
“１”の時ＤＴＭＦのアナログ波形がピーク信号のＭＡ
Ｘ値（図２ Ａ点）を、また各インバータの出力がすべ
て“０”の時ＤＴＭＦアナログ波形がピーク信号のＭＩ
Ｎ値（図２ Ｂ点）になるようなＤＡＣ１４２である場
合、例えばインバータ５１５の出力波形をそのまま選択
するように位相選択信号発生用デコーダ回路１８で選択
信号ＣＰを生成し、波形選択回路１７でディジタル波形
を生成し出力する。（図２ ＴＧ１−Ａ）この信号は、
アナログ波形に対して位相差０°のディジタル波形とな
る。また、インバータ５１５の反転信号を選択するよう
に位相選択信号発生用デコーダ回路１８で選択信号ＣＰ
を生成し、波形選択回路１７でディジタル波形を生成し
出力する。この信号は、アナログ波形に対して位相差１
８０°のディジタル波形となる。
【００１２】このようにＤＴＭＦ発生回路１４内のカウ
ンタ１４１からの特定の信号群ＤＳをＤＴＭＦ発生回路
１４より出力し（図５ ＤＳ０〜ＤＳ３）、その信号群
ＤＳを波形選択回路１７へ入力し、位相切替信号ＣＰで
選択することによりＤＴＭＦのアナログ波形に同期し、
特定の位相差を持ったディジタル波形を生成する。
ンタ１４１からの特定の信号群ＤＳをＤＴＭＦ発生回路
１４より出力し（図５ ＤＳ０〜ＤＳ３）、その信号群
ＤＳを波形選択回路１７へ入力し、位相切替信号ＣＰで
選択することによりＤＴＭＦのアナログ波形に同期し、
特定の位相差を持ったディジタル波形を生成する。
【００１３】
【発明の効果】以上説明したように本発明は、ＤＴＭＦ
発生回路からの特定の信号群を入力とする波形選択回路
を持つことによりアナログ出力に同期し、特定の位相差
を生じたディジタル出力を得ることが出来る。ディジタ
ル出力を得られるので、ディジタルＩＣ用測定装置にお
いて周波数測定が容易に出来る。ディジタル出力である
のでアナログ出力のように出力振幅が数百ｍＶでなくＶ
ＤＤレベルを出力できるので圧電ブザーのようにある程
度以上電圧振幅でなければならないものを駆動すること
が出来るという効果がある。またアナログ出力の測定に
関し、このディジタル波形をトリガとして使用すること
も出来るという効果もある。
発生回路からの特定の信号群を入力とする波形選択回路
を持つことによりアナログ出力に同期し、特定の位相差
を生じたディジタル出力を得ることが出来る。ディジタ
ル出力を得られるので、ディジタルＩＣ用測定装置にお
いて周波数測定が容易に出来る。ディジタル出力である
のでアナログ出力のように出力振幅が数百ｍＶでなくＶ
ＤＤレベルを出力できるので圧電ブザーのようにある程
度以上電圧振幅でなければならないものを駆動すること
が出来るという効果がある。またアナログ出力の測定に
関し、このディジタル波形をトリガとして使用すること
も出来るという効果もある。
【図１】本発明の実施例の回路図である。
【図２】図１の内部の各波形である。
【図３】図１の分周回路の回路図。
【図４】図３の内部の各波形。
【図５】図１のＤＴＭＦ発生回路内のジョンソン型カウ
ンタの回路図。
ンタの回路図。
【図６】図２の内部の各波形。
【図７】図１のラッチ回路１。
【図８】図１のラッチ回路２。
【図９】従来例の回路図。
１１ データバス １２ ＤＴＭＦの出力周波数を選択するデコーダ １３ 分周回路 １４ ＤＴＭＦ発生回路 １５ アンプ １６ アンプ用の基準電圧発生回路 １７ 波形選択回路 １８ 位相選択信号発生用デコーダ回路 １９ 位相選択用データバス １４１ ジョンソン型カウンタ １４２ ＤＴＭＦ発生回路内のＤＡＣ ＣＫ ＤＴＭＦ動作用基本クロック ＤＰ ピーク信号 ＴＣＫ ＤＴＭＦ動作用クロック ＣＰ 位相選択用信号 ＤＳ ＤＴＭＦ発生回路のカウンタからの特定の信号
群 ＲＥＳＢ 波形選択回路をリセットする為の信号 ＴＧ０ ＤＴＭＦ回路のアナログ出力端子 ＴＧ１ ＤＴＭＦ回路のディジタル出力端子
群 ＲＥＳＢ 波形選択回路をリセットする為の信号 ＴＧ０ ＤＴＭＦ回路のアナログ出力端子 ＴＧ１ ＤＴＭＦ回路のディジタル出力端子
Claims (1)
- 【請求項１】 ジョンソン型カウンタの複数段の出力を
ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒ
ｔｅｒ）に入力して、ＤＴＭＦ（ＤｕａｌＴｏｎｅ Ｍ
ｕｌｔｉｐｌｅ Ｆｒｅｑｕｅｎｃｙ）のアナログ波形
を発生させる半導体集積回路であって、出力周波数を選
択するデコーダの出力データと、前記出力周波数を選択
するデコーダの出力データにより基本クロックを分周
し、出力を前記ジョンソン型カウンタ回路へ入力する分
周回路と、前記ジョンソン型カウンタの複数段の出力の
うち特定の出力を出力端子から出力する手段とを有する
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5127646A JPH06338772A (ja) | 1993-05-31 | 1993-05-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5127646A JPH06338772A (ja) | 1993-05-31 | 1993-05-31 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338772A true JPH06338772A (ja) | 1994-12-06 |
Family
ID=14965247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5127646A Pending JPH06338772A (ja) | 1993-05-31 | 1993-05-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338772A (ja) |
-
1993
- 1993-05-31 JP JP5127646A patent/JPH06338772A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553639B2 (ja) | タイミング調整回路 | |
| JPWO2006038468A1 (ja) | 位相差測定回路 | |
| JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| KR100270345B1 (ko) | 디지탈 아날로그 컨버터 내장 집적 회로 | |
| JPH06338772A (ja) | 半導体集積回路 | |
| US6172544B1 (en) | Timing signal generation circuit for semiconductor test system | |
| JP2000035463A (ja) | ジッタ測定装置及びそれを内蔵した集積回路 | |
| JPH1198007A (ja) | 分周回路 | |
| JPH11163689A (ja) | クロック逓倍回路 | |
| JP2003108365A (ja) | 乱数発生回路 | |
| JP2734861B2 (ja) | Ｄｔｍｆ回路 | |
| JP3201437B2 (ja) | 波形発生器のトリガ同期化回路 | |
| JP2563366B2 (ja) | 信号周期計測装置 | |
| JP3501923B2 (ja) | 半導体試験装置用タイミング発生器 | |
| JP3036115B2 (ja) | デジタル・アナログ変換器 | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| KR910009811B1 (ko) | 주파수 카운터 | |
| JP4215347B2 (ja) | 移相器 | |
| JPH0119545B2 (ja) | ||
| JP3514020B2 (ja) | レート発生器 | |
| JP2523890B2 (ja) | パルス位相計測装置 | |
| JP3163244B2 (ja) | 多位相補間を用いてパルス幅をディジタル値に変換する回路 | |
| JP3611043B2 (ja) | 周波数スイープ機能付き波形発生器 | |
| JPH0325383A (ja) | 動作速度評価回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031021 |