JPH06326328A

JPH06326328A - 半導体不揮発性記憶装置およびその製造方法

Info

Publication number: JPH06326328A
Application number: JP2972094A
Authority: JP
Inventors: Toshiyuki Kishi; 敏幸岸; Takashi Toida; 孝志戸井田
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1993-03-16
Filing date: 1994-02-28
Publication date: 1994-11-25

Abstract

(57)【要約】【構成】半導体基板１１に設けるトンネル酸化膜１３
と窒化シリコン膜１５とトップ酸化膜１７とからなるメ
モリゲート絶縁膜１９と、メモリゲート絶縁膜に隣接し
て設けるＭＯＳゲート絶縁膜２１と、メモリゲート絶縁
膜とＭＯＳゲート絶縁膜との間の半導体基板に設ける不
純物拡散領域３１と、メモリゲート絶縁膜とＭＯＳゲー
ト絶縁膜との上に設けるゲート電極２５と、ゲート電極
の整合した領域に設ける高濃度領域２９とを備える半導
体不揮発性記憶装置およびその製造方法。【効果】ＭＯＳトランジスタとメモリトランジスタと
の間に不純物拡散領域を設けている。このために、不純
物拡散領域により、書き込み阻止動作のとき、書き込み
阻止が不可能となることは発生しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体不揮発性記憶装置
の構造とその製造方法とに関し、とくにゲート電極−酸
化シリコン膜からなるトップ酸化膜−窒化シリコン膜−
酸化シリコン膜からなるトンネル酸化膜−半導体基板構
造からなる、いわゆるＭＯＮＯＳ構造を有する半導体不
揮発性記憶装置の構造とその製造方法とに関する。

【０００２】

【従来の技術】ＭＯＮＯＳ構造を有するメモリトランジ
スタにおいては、窒化シリコン膜とトップ酸化膜との界
面に電荷を蓄積させたときのしきい値電圧と、電荷を蓄
積していないときのしきい値電圧との差を利用して、情
報を記憶させている。

【０００３】このＭＯＮＯＳ構造のメモリトランジスタ
は、電荷を蓄積していないときは、しきい値電圧が負で
あることから、ゲート電極下のチャネル領域にチャネル
が形成されてしまう。

【０００４】このとき、ソース領域からドレイン領域に
流れるドレイン電流が流れないように、メモリトランジ
スタが選択されたときのみ、ドレイン電流が流れるよう
にするためＭＯＳトランジスタを必要とする。

【０００５】このメモリトランジスタとＭＯＳトランジ
スタとを有する半導体不揮発性記憶装置として、たとえ
ば特開平４−３３７６７２号公報に記載のものがある。
この公報に記載のメモリトランジスタとＭＯＳトランジ
スタとの構造を、図２２の断面図を用いて説明する。

【０００６】図２２に示すように、トップ酸化膜１７と
窒化シリコン膜１５とトンネル酸化膜１３とからなるメ
モリゲート絶縁膜１９と、酸化シリコン膜からなるＭＯ
Ｓゲート絶縁膜２１とは、お互いに接触するように、半
導体基板１１上に設ける。

【０００７】そしてこのメモリゲート絶縁膜１９とＭＯ
Ｓゲート絶縁膜２１との上にゲート電極２５を設ける。

【０００８】さらにこのゲート電極２５の整合した領域
の半導体基板１１にソース領域とドレイン領域となる高
濃度領域２９を設ける。すなわちメモリトランジスタ３
５とＭＯＳトランジスタ３７とを隣接して設けている。

【０００９】

【発明が解決しようとする課題】この図２２を用いて説
明した半導体不揮発性記憶装置においては、メモリトラ
ンジスタ３５とＭＯＳトランジスタ３７とを接触するよ
うに設けているので、半導体不揮発性記憶装置の小型化
を図ることができるという利点を有する。

【００１０】しかしながら図２２に示す半導体不揮発性
記憶装置においては、メモリトランジスタ３５の書き込
み阻止動作のとき、書き込み阻止が不可能となる問題点
が発生する。この問題点を図２３のＭＯＳトランジスタ
とメモリトランジスタとを示す等価回路図を用いて説明
する。

【００１１】メモリトランジスタの３５の書き込み阻止
においては、図２３に示すように、ソース３９をオープ
ンにし、基板４５には零Ｖの電圧を印加する。

【００１２】そしてドレイン４１とゲート４３とに、た
とえば９Ｖの高電圧を印加する。

【００１３】この図２３に示すようなバイアス電圧を印
加すると、メモリゲート絶縁膜１９とＭＯＳゲート絶縁
膜２１との接合部では、加工上膜厚が厚くなるため、こ
の接合部、すなわちメモリトランジスタのソース側の電
位が基板４５の電位、すなわち零Ｖに近くなるため、書
き込み状態となってしまい、書き込み阻止が不可能とと
いう現象が発生する。

【００１４】本発明の目的は、上記課題を解決して、書
き込み動作を確実に行うことが可能な半導体不揮発性記
憶装置の構造と、この構造を得るための製造方法とを提
供することである。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体不揮発性記憶装置の構造とその製造
方法とは、下記記載の手段を採用する。

【００１６】本発明の半導体不揮発性記憶装置は、半導
体基板に設けるトンネル酸化膜と窒化シリコン膜とトッ
プ酸化膜からなるメモリゲート絶縁膜と、メモリゲート
絶縁膜に隣接して設けるＭＯＳゲート絶縁膜と、メモリ
ゲート絶縁膜とＭＯＳゲート絶縁膜との間の半導体基板
に設ける不純物拡散領域と、メモリゲート絶縁膜とＭＯ
Ｓゲート絶縁膜との上に設けるゲート電極と、ゲート電
極の整合した領域に設ける高濃度領域と、コンタクトホ
ールを有する層間絶縁膜と、コンタクトホールを介して
高濃度領域と接続する配線とを備えることを特徴とす
る。

【００１７】本発明の半導体不揮発性記憶装置の製造方
法は、半導体基板上にパッド酸化膜と耐酸化膜を形成
し、素子分離領域の耐酸化膜をエッチングし、耐酸化膜
を酸化防止膜として用いる選択酸化法により素子分離絶
縁膜を素子分離領域に形成し、耐酸化膜を除去し、パッ
ド酸化膜上に感光性樹脂を形成し、感光性樹脂をイオン
注入の阻止膜として用いて半導体基板に不純物を導入し
て不純物拡散領域を形成する工程と、ＭＯＳゲート絶縁
膜を形成し、ＭＯＳゲート絶縁膜上に感光性樹脂を形成
する工程と、感光性樹脂をエッチングマスクに用いてＭ
ＯＳゲート絶縁膜をパターニングし、さらにトンネル酸
化膜と窒化シリコン膜とトップ酸化膜とからなるメモリ
ゲート絶縁膜を形成し、トップ酸化膜上に感光性樹脂を
形成する工程と、感光性樹脂をエッチングマスクに用い
てトップ酸化膜と窒化シリコン膜とをパターニングし、
ゲート電極材料を全面に形成し、ゲート電極材料上に感
光性樹脂を形成する工程と、感光性樹脂をエッチングマ
スクに用いてゲート電極材料をパターニングしてゲート
電極を形成し、ゲート電極に整合した領域の半導体基板
に不純物を導入して高濃度領域を形成する工程と、さら
に層間絶縁膜を全面に形成し、層間絶縁膜にコンタクト
ホールを形成し、配線を形成する工程とを有することを
特徴とする。

【００１８】本発明の半導体不揮発性記憶装置の製造方
法は、半導体基板上にパッド酸化膜と耐酸化膜を形成
し、素子分離領域の耐酸化膜をエッチングし、耐酸化膜
を酸化防止膜として用いる選択酸化法により素子分離絶
縁膜を素子分離領域に形成し、耐酸化膜とパッド酸化膜
とを除去し、ＭＯＳゲート絶縁膜を形成し、ＭＯＳゲー
ト絶縁膜上に感光性樹脂を形成し、感光性樹脂をイオン
注入の阻止膜として用いて半導体基板に不純物を導入し
て不純物拡散領域を形成し、ＭＯＳゲート絶縁膜上に感
光性樹脂を形成し、感光性樹脂をエッチングマスクに用
いてＭＯＳゲート絶縁膜をパターニングし、さらにトン
ネル酸化膜と窒化シリコン膜とトップ酸化膜とからなる
メモリゲート絶縁膜を形成し、トップ酸化膜上に感光性
樹脂を形成する工程と、感光性樹脂をエッチングマスク
に用いてトップ酸化膜と窒化シリコン膜とをパターニン
グし、ゲート電極材料を全面に形成し、ゲート電極材料
上に感光性樹脂を形成する工程と、感光性樹脂をエッチ
ングマスクに用いてゲート電極材料をパターニングして
ゲート電極を形成し、ゲート電極に整合した領域の半導
体基板に不純物を導入して高濃度領域を形成する工程
と、層間絶縁膜を全面に形成し、層間絶縁膜にコンタク
トホールを形成し、配線を形成する工程とを有すること
を特徴とする。

【００１９】

【作用】本発明の半導体不揮発性記憶装置は、ＭＯＳト
ランジスタとメモリトランジスタとの間の半導体基板に
不純物拡散領域を設けている。

【００２０】このため図２３に示すように、ソース３９
をオープンにし、基板４５に零Ｖの電圧を印加し、ドレ
イン４１とゲート４３とに、たとえば９Ｖの高電圧を印
加する書き込み阻止動作のとき、不純物拡散領域により
書き込み阻止が不可能となることは発生しない。

【００２１】これは不純物拡散領域を設けると、図２３
に示すようなバイアス電圧を印加した状態では、メモリ
トランジスタ３５の下部の半導体基板１１にはチャネル
が形成され、不純物拡散領域３１はドレイン４１の書き
込み阻止電圧の９Ｖと同電位となって、書き込み阻止動
作が可能となるためである。

【００２２】

【実施例】以下図面を用いて本発明の実施例を説明す
る。まずはじめに、図９の断面図を用いて本発明の半導
体不揮発性記憶装置の構造を説明する。なお本発明の半
導体記憶装置の製造方法を示す図１から図３においては
素子分離絶縁膜は図示しているが、本発明の半導体記憶
装置の構造と製造方法を示す図１０から図２１において
は、素子分離絶縁膜の図示を省略してある。

【００２３】図９に示すように、本発明の半導体不揮発
性記憶装置は、半導体基板１１上に設けるトンネル酸化
膜１３と窒化シリコン膜１５とトップ酸化膜１７とから
なるメモリゲート絶縁膜１９を有する。

【００２４】さらにこのメモリゲート絶縁膜１９に隣接
する半導体基板１１にＭＯＳゲート絶縁膜２１を設け
る。

【００２５】そしてこのメモリゲート絶縁膜１９とＭＯ
Ｓゲート絶縁膜２１との上にゲート電極２５を設ける。

【００２６】さらにメモリゲート絶縁膜１９とＭＯＳゲ
ート絶縁膜２１との間に、半導体基板１１と逆導電型の
不純物拡散領域３１を設ける。この不純物拡散領域３１
の不純物濃度は１０¹⁸から１０²⁰ｃｍ^-3程度とする。

【００２７】そしてゲート電極２５に整合した領域に、
半導体基板１１と逆導電型のソース領域とドレイン領域
となる高濃度領域２９を設ける。

【００２８】さらに層間絶縁膜５３に形成したコンタク
トホールを介して、高濃度領域２９と接続する配線５５
を設ける。

【００２９】本発明の半導体不揮発性記憶装置は、図９
に示すように、ＭＯＳトランジスタ３７とメモリトラン
ジスタ３５との間に、半導体基板１１と逆導電型の不純
物濃度の高い不純物拡散領域３１を設けている。

【００３０】このため図２３に示すように、ソース３９
をオープンにし、基板４５に零Ｖの電圧を印加し、ドレ
イン４１とゲート４３とに、たとえば９Ｖの高電圧を印
加する書き込み阻止動作のとき、不純物拡散領域３１に
より書き込み阻止が不可能となることは発生しない。

【００３１】これは不純物拡散領域３１を設けると、図
２３に示すようなバイアス電圧を印加した状態では、メ
モリトランジスタ３５の下部の半導体基板１１にはチャ
ネルが形成され、不純物拡散領域３１はドレイン４１の
書き込み阻止電圧の９Ｖと同電位となって、書き込み阻
止動作が可能となる。

【００３２】つぎにこの図９に示す半導体不揮発性記憶
装置を形成するための製造方法を、図１から図９の断面
図を用いて説明する。

【００３３】まず図１に示すように、導電型がＰ型の半
導体基板１１を酸化処理して、酸化シリコン膜からなる
パッド酸化膜４７を２０ｎｍの膜厚で形成する。

【００３４】その後、ジクロルシラン（ＳｉＨ₂ Ｃｌ
₂ ）とアンモニア（ＮＨ₃ ）とを反応ガスとして用いる
化学気相成長法により、膜厚が１００ｎｍの窒化シリコ
ン膜からなる耐酸化膜４９を形成する。

【００３５】その後、この耐酸化膜４９上の全面に感光
性樹脂２７を回転塗布法により形成し、所定のフォトマ
スクを用いて露光、現像処理を行い、素子領域上に感光
性樹脂２７を形成するように、この感光性樹脂２７をパ
ターニングする。

【００３６】その後、感光性樹脂２７をエッチングマス
クに用いて、窒化シリコン膜からなる耐酸化膜４９をパ
ターニングする。すなわち、素子分離領域の耐酸化膜を
エッチング除去する。

【００３７】この耐酸化膜４９のエッチングは、反応性
イオンエッチング装置を用いて、エッチングガスとして
六フッ化イオウ（ＳＦ₆ ）とヘリウム（Ｈｅ）と三フッ
化メタン（ＣＨＦ₃ ）との混合ガスを用いて行う。その
後、エッチングマスクとして用いた感光性樹脂２７を除
去する。

【００３８】つぎに図２に示すように、この耐酸化膜４
９を酸化防止膜に用いる選択酸化処理を行うことによっ
て、素子領域の周囲の素子分離領域に素子分離絶縁膜５
１を７００ｎｍの膜厚で形成する。

【００３９】この素子分離絶縁膜５１を形成する選択酸
化処理条件は、水蒸気酸化雰囲気中で、温度１０００
℃、時間１６０分の条件で行う。

【００４０】つぎに図３に示すように、選択酸化処理の
酸化防止膜として使用した耐酸化膜４９を加熱したリン
酸を用いて除去する。このとき、加熱したリン酸は、酸
化シリコン膜からなるパッド酸化膜４７は、ほとんどエ
ッチングしないのでパッド酸化膜４７は半導体基板１１
の素子領域に残存する。

【００４１】つぎに図４に示すように、回転塗布法によ
り全面に感光性樹脂２７を形成し、所定のフォトマスク
を用いて露光、現像処理を行い、不純物拡散領域３１の
形成領域に開口部を有する感光性樹脂２７を形成するよ
うに、この感光性樹脂２７をパターニングする。

【００４２】その後、感光性樹脂２７をイオン注入の阻
止膜として使用し、半導体基板１１の導電型と逆導電型
の不純物である砒素を、前述の不純物濃度である１０¹⁸
から１０²⁰ｃｍ^-3程度となるように、半導体基板１１に
導入し、不純物拡散領域３１を形成する。

【００４３】その後、イオン注入の阻止膜として用いた
感光性樹脂２７を除去し、さらにパッド酸化膜４７も除
去する。

【００４４】つぎに図５に示すように、半導体基板１１
上にＭＯＳゲート絶縁膜２１を膜厚３０ｎｍ程度形成す
る。

【００４５】このＭＯＳゲート絶縁膜２１の形成条件
は、酸素と窒素との混合ガス雰囲気中で、温度１０００
℃、時間６０分の条件で行う。

【００４６】その後、回転塗布法により全面に感光性樹
脂２７を形成し、所定のフォトマスクを用いて露光処理
と、現像処理とを行い、ＭＯＳトランジスタの形成領域
を含む領域で、かつ不純物拡散領域３１に対応するよう
に感光性樹脂２７をパターニングする。

【００４７】つぎに図６に示すように、感光性樹脂２７
をエッチングマスクに用いてＭＯＳゲート絶縁膜２１を
エッチングする。

【００４８】このＭＯＳゲート絶縁膜２１のエッチング
は、反応性イオンエッチング装置を用いて、そしてエッ
チングガスとして三フッ化メタン（ＣＨＦ₃ ）と四フッ
化炭素（ＣＦ₄ ）との混合ガスを用いて行う。

【００４９】その後、ＭＯＳゲート絶縁膜２１のパター
ニングのためのエッチングマスクとして用いた感光性樹
脂２７を除去する。

【００５０】その後、半導体基板１１を酸化処理して、
酸化シリコン膜からなるトンネル酸化膜１３を２ｎｍの
膜厚で、半導体基板１１上に形成する。

【００５１】このトンネル酸化膜１３の形成は、酸素と
窒素との混合ガス雰囲気中で、温度９００℃で、時間３
０分の酸化処理を行うことにより形成する。

【００５２】トンネル酸化膜１３を形成するための酸化
処理工程において、酸化剤がＭＯＳゲート絶縁膜２１中
を拡散して半導体基板１１に到達することによって、半
導体基板１１も酸化されるが、ＭＯＳゲート絶縁膜２１
の膜厚の増加は０．５ｎｍ以下とごくわずかである。

【００５３】その後、ジクロルシラン（ＳｉＨ₂ Ｃｌ
₂ ）とアンモニア（ＮＨ₃ ）とを反応ガスとして用いる
化学気相成長法により、膜厚が１１ｎｍの窒化シリコン
膜１５を全面に形成する。

【００５４】その後、酸化処理を行って窒化シリコン膜
１５上に酸化シリコン膜からなるトップ酸化膜１７を膜
厚５ｎｍ形成する。このトップ酸化膜１７を窒化シリコ
ン膜１５上に形成することにより、窒化シリコン膜１５
の膜厚は減少し、当初の膜厚１１ｎｍから８ｎｍにな
る。このトップ酸化膜１７は、水蒸気酸化雰囲気中で、
温度９００℃、時間６０分の酸化条件で形成する。

【００５５】その後、回転塗布法により全面に感光性樹
脂２７を形成し、所定のフォトマスクを用いて露光、現
像処理を行い、メモリトランジスタの形成領域を含む領
域に感光性樹脂２７を形成するように、パターニングす
る。

【００５６】このとき、トップ酸化膜１７と窒化シリコ
ン膜１５とをパターニングするための感光性樹脂２７
は、ＭＯＳゲート絶縁膜２１にオーバーラップようにパ
ターニングする。

【００５７】このＭＯＳゲート絶縁膜２１上に形成する
感光性樹脂２７のオーバーラップ量は、アライメント工
程におけるフォトマスク合わせズレ量や、パターニング
工程におけるトップ酸化膜１７と窒化シリコン膜１５と
のエッチングバラツキ量を考慮して、このオーバーラッ
プ寸法を設定すればよい。

【００５８】つぎに図７に示すように、感光性樹脂２７
をエッチングマスクに用いて、トップ酸化膜１７と窒化
シリコン膜１５とをパターニングする。

【００５９】酸化シリコン膜からなるトップ酸化膜１７
のエッチングは、フッ酸系のエッチング液を用いるウエ
ットエッチングにより行う。

【００６０】そして窒化シリコン膜１５のエッチング
は、反応性イオンエッチング装置を用いて、エッチング
ガスとして六フッ化イオウ（ＳＦ₆ ）とヘリウム（Ｈ
ｅ）と三フッ化メタン（ＣＨＦ₃ ）との混合ガスを用い
て行う。

【００６１】この結果、メモリトランジスタの形成領域
にトンネル酸化膜１３と窒化シリコン膜１５とトップ酸
化膜１７とからなるメモリゲート絶縁膜１９を形成し、
さらにＭＯＳトランジスタの形成領域にＭＯＳゲート絶
縁膜２１を形成することができる。

【００６２】その後、反応ガスとしてモノシラン（Ｓｉ
Ｈ₄ ）を用いる化学気相成長法によって、膜厚が４００
ｎｍの多結晶シリコン膜からなるゲート電極材料２３を
全面に形成する。

【００６３】その後、全面に感光性樹脂２７を回転塗布
法により形成し、所定のフォトマスクを用いて露光、お
よび現像処理を行い、感光性樹脂２７をメモリトランジ
スタとＭＯＳトランジスタとの形成領域に形成するよ
う、すなわちゲート電極の形状に、感光性樹脂２７をパ
ターニングする。

【００６４】つぎに図８に示すように、感光性樹脂２７
をエッチングマスクに用いて、ゲート電極材料２３をパ
ターニングしてゲート電極２５を形成する。

【００６５】このゲート電極２５のエッチングは、反応
性イオンエッチング装置を用いて、エッチングガスとし
て六フッ化イオウ（ＳＦ₆ ）と酸素（０₂ ）との混合ガ
スを用いて行う。

【００６６】その後さらに、感光性樹脂２７をエッチン
グマスクに用いて、ゲート電極２５に覆われていない領
域のＭＯＳゲート絶縁膜２１と、トップ酸化膜１７と窒
化シリコン膜１５とトンネル酸化膜１３とからなるメモ
リゲート絶縁膜１９とを、ゲート電極２５に整合するよ
うにパターニングする。

【００６７】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物である砒素を導入して、ソース領域とドレイン領域
となる高濃度領域２９を形成する。この高濃度領域２９
を形成するための砒素のイオン注入量は、３×１０¹⁵ｃ
ｍ^-2程度の条件で行う。

【００６８】つぎに図９に示すように、リンとボロンと
を含む酸化シリコン膜からなる層間絶縁膜５３を４００
ｎｍ程度の膜厚で、化学気相成長法により全面に形成す
る。

【００６９】その後、層間絶縁膜５３上に感光性樹脂
（図示せず）を回転塗布法により形成し、所定のフォト
マスクを用いて露光処理、および現像処理を行い、コン
タクトホールに対応する開口を有する感光性樹脂をパタ
ーニングする。

【００７０】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて層間絶縁膜５３をエッチン
グしてコンタクトホールを形成する。

【００７１】このコンタクトホールのエッチングは、反
応性イオンエッチング装置を用い、三フッ化メタン（Ｃ
ＨＦ₃ ）と二フッ化メタン（ＣＨ₂ Ｆ₂ ）との混合ガス
をエッチングガスとして用いて行う。

【００７２】その後、スパッタリング装置を用いて、シ
リコンと銅とを含むアルミニウムからなる配線材料を、
８００ｎｍ程度の膜厚で全面に形成する。

【００７３】その後、配線材料上に感光性樹脂（図示せ
ず）を回転塗布法により形成し、所定のフォトマスクを
用いて露光処理、および現像処理を行い、配線５５に対
応するパターンを有する感光性樹脂をパターニングす
る。

【００７４】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて配線材料をエッチングして
配線５５を形成する。

【００７５】この配線５５のエッチングは、反応性イオ
ンエッチング装置を用い、エッチングガスとして塩素
（Ｃｌ₂ ）と三塩化ホウ素（ＢＣｌ₃ ）との混合ガスを
用いて行う。

【００７６】この結果、メモリトランジスタ３５に隣接
してＭＯＳトランジスタ３７を有する半導体不揮発性記
憶装置を形成することができる。

【００７７】つぎに本発明の半導体不揮発性記憶装置の
製造方法における他の実施例を、図１０から図１１の断
面図を用いて説明する。

【００７８】図１から図３を用いて説明した製造方法と
同じ処理工程によって、半導体基板１１にパッド酸化膜
と耐酸化膜とを形成し、この耐酸化膜を酸化防止膜と使
用して、選択酸化処理により素子分離絶縁膜を形成す
る。その後、耐酸化膜とパッド酸化膜とを除去する。

【００７９】つぎに図１０に示すように、半導体基板１
１の酸化処理を行いＭＯＳゲート絶縁膜２１を膜厚３０
ｎｍ程度形成する。このＭＯＳゲート絶縁膜２１の形成
条件は、酸素と窒素との混合ガス雰囲気中で、温度１０
００℃、時間６０分の条件で行う。

【００８０】その後、ＭＯＳゲート絶縁膜２１上に回転
塗布法により感光性樹脂２７を形成して、所定のフォト
マスクを用いて露光、現像処理を行い、不純物拡散領域
３１の形成領域に開口部を有する感光性樹脂２７を形成
するように、パターニングする。

【００８１】その後、感光性樹脂２７をイオン注入の阻
止膜として使用し、半導体基板１１の導電型と逆導電型
の不純物である砒素を、前述の不純物濃度である１０¹⁸
から１０²⁰ｃｍ^-3程度となるように、半導体基板１１に
導入し、不純物拡散領域３１を形成する。

【００８２】その後、不純物拡散領域３１形成のための
イオン注入の阻止膜として用いた感光性樹脂２７を除去
する。

【００８３】つぎに図１１に示すように、回転塗布法に
より全面に感光性樹脂２７を形成して、所定のフォトマ
スクを用いて露光処理と、現像処理とを行い、ＭＯＳト
ランジスタの形成領域を含む領域で、かつ不純物拡散領
域３１に対応するように、感光性樹脂２７をパターニン
グする。

【００８４】その後、感光性樹脂２７をエッチングマス
クに用いてＭＯＳゲート絶縁膜２１をエッチングする。

【００８５】このＭＯＳゲート絶縁膜２１のエッチング
は、反応性イオンエッチング装置を用いて、そしてエッ
チングガスとして三フッ化メタン（ＣＨＦ₃ ）と四フッ
化炭素（ＣＦ₄ ）との混合ガスを用いて行う。

【００８６】その後は図６から図９を用いて説明した処
理工程と同じ製造方法である、トンネル酸化膜１３と窒
化シリコン膜１５とトップ酸化膜１７とからなるメモリ
ゲート絶縁膜１９を形成し、ゲート電極２５を形成し、
さらに高濃度領域２９を形成し、さらに層間絶縁膜５３
を形成し、配線５５を形成することにより、メモリトラ
ンジスタ３５とＭＯＳトランジスタ３７とを有する、図
９に示すような半導体不揮発性記憶装置を形成すること
ができる。

【００８７】さらに図１２を用いて他の実施例における
半導体不揮発性記憶装置の構成を説明する。

【００８８】図１から図１１を用いて説明した実施例と
の構成上の相違点は、ＭＯＳゲート絶縁膜２１の端面部
と、窒化シリコン膜１５とトップ酸化膜１７との端面部
との位置関係である。

【００８９】すなわち図１２に示すように、ＭＯＳゲー
ト絶縁膜２１の高濃度領域２９と反対側の端面部と、窒
化シリコン膜１５とトップ酸化膜１７との高濃度領域２
９と反対側の端面部とは、ほぼ同じ位置になるようにし
ている。

【００９０】なおこの図１２に示す半導体不揮発性記憶
装置を得るための製造方法は、図１から図９を用いて説
明した製造方法、あるいは図１０から図１１を用いて説
明した製造方法によって形成することができる。

【００９１】図１２おいては、ＭＯＳゲート絶縁膜２１
の端面部と、窒化シリコン膜１５の端面部とが接するよ
うに構成しているが、ＭＯＳゲート絶縁膜２１の端面部
と、窒化シリコン膜１５の端面部のトップ酸化膜１７と
が接触するように構成してもよい。

【００９２】すなわち、ＭＯＳゲート絶縁膜２１と、窒
化シリコン膜１５あるいはトップ酸化膜１７との間に間
隙が発生しないように構成すればよい。

【００９３】つぎに図１３から図１５を用いて本発明の
他の実施例における半導体不揮発性記憶装置の製造方法
を説明する。

【００９４】図１３示すように、図１から図９を用いて
説明した実施例と同じような処理工程、あるいは図１０
から図１１を用いて説明した実施例と同じような処理工
程を行い、半導体基板１１上に、不純物拡散層３１と、
３０ｎｍ程度の膜厚のＭＯＳゲート絶縁膜２１とを形成
する。すなわちパッド酸化膜上に形成した感光性樹脂を
不純物イオン注入の阻止膜として不純物拡散層３１を形
成し、その後、ＭＯＳゲート絶縁膜２１を形成するか、
あるいはＭＯＳゲート絶縁膜２１上に形成した感光性樹
脂を不純物イオン注入の阻止膜として不純物拡散層３１
を形成する。

【００９５】その後、さらにこのＭＯＳゲート絶縁膜２
１をパターニングし、その後、酸化処理を行いトンネル
酸化膜１３を２ｎｍの膜厚で半導体基板１１に形成す
る。

【００９６】その後、ジクロルシランとアンモニアとを
反応ガスとして用いる化学気相成長法により、膜厚が１
１ｎｍの窒化シリコン膜１５を全面に形成する。

【００９７】その後、回転塗布法によって、窒化シリコ
ン膜１３上の全面に感光性樹脂２７を形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、メモ
リトランジスタの形成領域を含む領域に感光性樹脂２７
を形成するように、この感光性樹脂２７をパターニング
する。

【００９８】このとき窒化シリコン膜１５をパターニン
グするためのエッチングマスクとして用いる感光性樹脂
２７は、ＭＯＳゲート絶縁膜２１にオーバーラップする
ようにパターニングする。この感光性樹脂２７のＭＯＳ
ゲート絶縁膜２１へのオーバーラップ量は、アライメン
ト工程におけるフォトマスク合わせズレ量や、パターニ
ング工程における窒化シリコン膜１５のエッチングバラ
ツキ量を考慮して設定する。

【００９９】つぎに図１４に示すように、感光性樹脂２
７をエッチングマスクに用いて、窒化シリコン膜１５を
パターニングする。

【０１００】この窒化シリコン膜１５のエッチングは、
反応性イオンエッチング装置を用いて、エッチングガス
として六フッ化イオウ（ＳＦ₆ ）とヘリウム（Ｈｅ）と
三フッ化メタン（ＣＨＦ₃ ）との混合ガスを用いて行
う。

【０１０１】その後、酸化処理を行って窒化シリコン膜
１５上に酸化シリコン膜からなるトップ酸化膜１７を、
膜厚５ｎｍで形成する。このトップ酸化膜１７は、水蒸
気酸化雰囲気中で、温度９００℃、時間６０分の酸化条
件で形成する。

【０１０２】このトップ酸化膜１７を窒化シリコン膜１
５上に形成することにより、窒化シリコン膜１５の膜厚
は減少し、当初の膜厚１１ｎｍから８ｎｍになる。

【０１０３】この結果、メモリトランジスタの形成領域
にトンネル酸化膜１３と窒化シリコン膜１５とトップ酸
化膜１７とからなるメモリゲート絶縁膜１９を形成し、
さらにＭＯＳトランジスタの形成領域にＭＯＳゲート絶
縁膜２１を形成することができる。

【０１０４】トップ酸化膜１７を形成するための酸化処
理工程において、酸化剤がＭＯＳゲート絶縁膜２１中を
拡散して半導体基板１１に到達することによって、半導
体基板１１も酸化されるが、ＭＯＳゲート絶縁膜２１の
膜厚の増加は、トンネル酸化膜１３形成時の酸化処理の
膜厚の増加とあわせても、０．５ｎｍ以下とごくわずか
である。

【０１０５】その後は、図１から図９を用いて説明した
実施例と同じように、感光性樹脂をエッチングマスクに
用いて、ゲート電極材料をエッチングしてゲート電極２
５を形成する。

【０１０６】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物である砒素を導入して、ソース領域とドレイン領域
となる高濃度領域２９を形成する。

【０１０７】その後、層間絶縁膜５３を形成し、感光性
樹脂をエッチングマスクに用いて層間絶縁膜５３をエッ
チングしてコンタクトホールを形成する。

【０１０８】その後、配線材料を形成し、感光性樹脂を
エッチングマスクに用いて配線材料をエッチングして配
線５５を形成する。

【０１０９】この結果、メモリトランジスタ３５に隣接
してＭＯＳトランジスタ３７を有する半導体不揮発性記
憶装置を形成することができる。

【０１１０】つぎに図１６から図１８を用いて本発明の
他の実施例における半導体不揮発性記憶装置の製造方法
を説明する。

【０１１１】図１から図３を用いて説明した方法と同じ
処理工程により、半導体基板１１にパッド酸化膜と耐酸
化膜とを形成し、この耐酸化膜を酸化防止膜と使用して
選択酸化を行い素子分離絶縁膜を形成する。その後、耐
酸化膜とパッド酸化膜とを除去する。

【０１１２】つぎに図１６に示すように、半導体基板１
１を酸化処理して、酸化シリコン膜からなるトンネル酸
化膜１３を２ｎｍの膜厚で形成する。

【０１１３】このトンネル酸化膜１３の形成は、酸素と
窒素との混合ガス雰囲気中で、温度９００℃で、時間３
０分の酸化処理を行うことで形成する。

【０１１４】その後、回転塗布法によって全面に感光性
樹脂２７を形成し、所定のフォトマスクを用いて露光処
理と、現像処理とを行い、不純物拡散領域３１の形成領
域に開口部を有する感光性樹脂２７を形成するように、
この感光性樹脂２７をパターニングする。

【０１１５】その後、感光性樹脂２７をイオン注入の阻
止膜として使用し、半導体基板１１の導電型と逆導電型
の不純物である砒素を、１０¹⁸から１０²⁰ｃｍ^-3程度の
不純物濃度となるように、半導体基板１１に導入して、
不純物拡散領域３１を形成する。その後、イオン注入の
阻止膜として用いた感光性樹脂２７を除去する。

【０１１６】その後、ジクロルシラン（ＳｉＨ₂ Ｃｌ
₂ ）とアンモニア（ＮＨ₃ ）とを反応ガスとして用いる
化学気相成長法により、膜厚が１１ｎｍの窒化シリコン
膜１５を全面に形成する。

【０１１７】その後、回転塗布法によって、窒化シリコ
ン膜１５上に感光性樹脂２７を形成し、所定のフォトマ
スクを用いて露光処理と、現像処理とを行い、メモリト
ランジスタの形成領域を含む領域で、かつ不樹物拡散領
域３１に対応するように、感光性樹脂２７を形成するよ
う、この感光性樹脂２７をパターニングする。

【０１１８】つぎに図１８に示すように、感光性樹脂２
７をエッチングマスクに用いて、窒化シリコン膜１５と
トンネル酸化膜１３とをパターニングする。

【０１１９】この窒化シリコン膜１５のエッチングは、
反応性イオンエッチング装置を用いて、エッチングガス
として六フッ化イオウ（ＳＦ₆ ）とヘリウム（Ｈｅ）と
三フッ化メタン（ＣＨＦ₃ ）との混合ガスを用いて行
う。

【０１２０】酸化シリコン膜からなるトンネル酸化膜１
３のエッチングは、フッ酸系のエッチング液を用いるウ
エットエッチングにより行う。

【０１２１】その後、酸化処理を行って窒化シリコン膜
１５上に酸化シリコン膜からなるトップ酸化膜１７を膜
厚５ｎｍ形成し、さらに、このトップ酸化膜１７の形成
と同時に、半導体基板１１上に酸化シリコン膜からなる
ＭＯＳゲート絶縁膜２１を形成する。

【０１２２】このトップ酸化膜１７を窒化シリコン膜１
５上に形成することにより、窒化シリコン膜１５の膜厚
は減少し、当初の膜厚１１ｎｍから８ｎｍになる。

【０１２３】このトップ酸化膜１７とＭＯＳゲート絶縁
膜２１との形成は、水蒸気酸化雰囲気中で、温度９００
℃、時間６０分の酸化条件で行う。

【０１２４】その後は、図１から図９を用いて説明した
実施例と同じように、感光性樹脂をエッチングマスクに
用いて、ゲート電極材料をエッチングしてゲート電極２
５を形成する。

【０１２５】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物である砒素を導入して、ソース領域とドレイン領域
となる高濃度領域２９を形成する。

【０１２６】その後、層間絶縁膜５３を形成し、感光性
樹脂をエッチングマスクに用いて層間絶縁膜５３をエッ
チングしてコンタクトホールを形成する。

【０１２７】その後、配線材料を形成し、感光性樹脂を
エッチングマスクに用いて配線材料をエッチングして配
線５５を形成する。

【０１２８】この結果、図１９に示すように、メモリト
ランジスタ３５に隣接してＭＯＳトランジスタ３７を有
する半導体不揮発性記憶装置を形成することができる。

【０１２９】つぎに図２０から図２２を用いて本発明の
他の実施例における半導体不揮発性記憶装置の製造方法
を説明する。

【０１３０】図１から図３を用いて説明した方法と同じ
処理工程により、半導体基板１１にパッド酸化膜と耐酸
化膜とを形成し、この耐酸化膜を酸化防止膜と使用して
選択酸化処理により素子分離絶縁膜を形成する。その
後、耐酸化膜とパッド酸化膜とを除去する。

【０１３１】つぎに図２０に示すように、半導体基板１
１を酸化処理して、酸化シリコン膜からなるトンネル酸
化膜１３を２ｎｍの膜厚で形成する。

【０１３２】このトンネル酸化膜１３の形成は、酸素と
窒素との混合ガス雰囲気中で、温度９００℃で、時間３
０分の酸化処理を行うことで形成する。

【０１３３】その後、ジクロルシラン（ＳｉＨ₂ Ｃｌ
₂ ）とアンモニア（ＮＨ₃ ）とを反応ガスとして用いる
化学気相成長法により、膜厚が１１ｎｍの窒化シリコン
膜１５をトンネル酸化膜１３上に形成する。

【０１３４】その後、回転塗布法により全面に感光性樹
脂２７を形成する。そして、所定のフォトマスクを用い
て露光処理と、現像処理とを行い、不純物拡散領域３１
の形成領域に開口部を有する感光性樹脂２７を形成する
ように、この感光性樹脂２７をパターニングする。

【０１３５】その後、感光性樹脂２７を不純物イオン注
入の阻止膜として使用し、半導体基板１１の導電型と逆
導電型の不純物である砒素を、１０¹⁸から１０²⁰ｃｍ^-3
程度の不純物濃度となるように、半導体基板１１に導入
して、不純物拡散領域３１を形成する。

【０１３６】このとき不純物である砒素は、窒化シリコ
ン膜１５とトンネル酸化膜１３とを貫通して、半導体基
板１１に導入されるような、イオン注入条件を採用す
る。その後、イオン注入の阻止膜として用いた感光性樹
脂２７を除去する。

【０１３７】つぎに図２１に示すように、回転塗布法に
よって、窒化シリコン膜１５上に感光性樹脂２７を形成
し、所定のフォトマスクを用いて露光、現像処理を行
い、メモリトランジスタの形成領域を含む領域で、かつ
不純物拡散領域３１に対応するように感光性樹脂２７を
パターニングする。

【０１３８】その後は図１６から図１９を用いて説明し
た製造方法と同じ処理工程により、感光性樹脂２７をエ
ッチングマスクに用いて、窒化シリコン膜１５とトンネ
ル酸化膜１３とをパターニングする。

【０１３９】その後、酸化処理を行って窒化シリコン膜
１５上に酸化シリコン膜からなるトップ酸化膜１７を膜
厚５ｎｍ形成し、さらに、このトップ酸化膜１７の形成
と同時に、半導体基板１１上に酸化シリコン膜からなる
ＭＯＳゲート絶縁膜２１を形成する。

【０１４０】さらに、感光性樹脂をエッチングマスクに
用いて、ゲート電極材料をエッチングしてゲート電極２
５を形成する。

【０１４１】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物である砒素を導入して、ソース領域とドレイン領域
となる高濃度領域２９を形成する。

【０１４２】その後、層間絶縁膜５３を形成し、感光性
樹脂をエッチングマスクに用いて層間絶縁膜５３をエッ
チングしてコンタクトホールを形成する。

【０１４３】その後、配線材料を形成し、感光性樹脂を
エッチングマスクに用いて配線材料をエッチングして配
線５５を形成する。

【０１４４】この結果、図１９に示すように、メモリト
ランジスタ３５に隣接してＭＯＳトランジスタ３７を有
する半導体不揮発性記憶装置を形成することができる。

【０１４５】

【発明の効果】以上の説明で明らかなように、本発明の
半導体不揮発性記憶装置の構造と製造方法とにおいて
は、ＭＯＳトランジスタとメモリトランジスタとの間に
不純物拡散領域を設けている。このために、不純物拡散
領域によって、書き込み阻止状態のとき、書き込み阻止
が不可能となることは発生しない。

【図面の簡単な説明】

【図１】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図２】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図３】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図４】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図５】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図６】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図７】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図８】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図９】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法とを示す断面図である。

【図１０】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図１１】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図１２】本発明の実施例における半導体不揮発性記憶
装置の構造と製造方法とを示す断面図である。

【図１３】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図１４】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図１５】本発明の実施例における半導体不揮発性記憶
装置の構造と製造方法とを示す断面図である。

【図１６】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図１７】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図１８】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図１９】本発明の実施例における半導体不揮発性記憶
装置の構造と製造方法とを示す断面図である。

【図２０】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図２１】本発明の実施例における半導体不揮発性記憶
装置の製造方法を示す断面図である。

【図２２】従来例における半導体不揮発性記憶装置の構
造を示す断面図である。

【図２３】メモリトランジスタの書き込み阻止動作のと
きのバイアス電圧の印加状態を示す半導体不揮発性記憶
装置の等価回路を示す回路図である。

【符号の説明】

１３トンネル酸化膜１５窒化シリコン膜１７トップ酸化膜１９メモリゲート絶縁膜２１ＭＯＳゲート絶縁膜２５ゲート電極２９高濃度領域３１不純物拡散領域３５メモリトランジスタ３７ＭＯＳトランジスタ

Claims

【特許請求の範囲】

【請求項１】半導体基板に設けるトンネル酸化膜と窒
化シリコン膜とトップ酸化膜からなるメモリゲート絶縁
膜と、メモリゲート絶縁膜に隣接して設けるＭＯＳゲー
ト絶縁膜と、メモリゲート絶縁膜とＭＯＳゲート絶縁膜
との間の半導体基板に設ける不純物拡散領域と、メモリ
ゲート絶縁膜とＭＯＳゲート絶縁膜との上に設けるゲー
ト電極と、ゲート電極の整合した領域に設ける高濃度領
域と、コンタクトホールを有する層間絶縁膜と、コンタ
クトホールを介して高濃度領域と接続する配線とを備え
ることを特徴とする半導体不揮発性記憶装置。
【請求項２】半導体基板に設けるＭＯＳゲート絶縁膜
と、ＭＯＳゲート絶縁膜上に一部が重なるように設ける
トップ酸化膜と窒化シリコン膜と、半導体基板上に設け
るトンネル酸化膜と、トンネル酸化膜と窒化シリコン膜
とトップ酸化膜とからなるメモリゲート絶縁膜とＭＯＳ
ゲート絶縁膜との間の半導体基板に設ける不純物拡散領
域と、メモリゲート絶縁膜とＭＯＳゲート絶縁膜との上
に設けるゲート電極と、ゲート電極の整合した領域に設
ける高濃度領域と、コンタクトホールを有する層間絶縁
膜と、コンタクトホールを介して高濃度領域と接続する
配線とを備えることを特徴とする半導体不揮発性記憶装
置。
【請求項３】半導体基板に設けるＭＯＳゲート絶縁膜
と、ＭＯＳゲート絶縁膜の端面とほぼ同じ位置に設るト
ップ酸化膜と窒化シリコン膜と、トンネル酸化膜膜と窒
化シリコン膜とトップ酸化膜とからなるメモリゲート絶
縁膜とＭＯＳゲート絶縁膜との間の半導体基板に設ける
不純物拡散領域と、メモリゲート絶縁膜とＭＯＳゲート
絶縁膜との上に設けるゲート電極と、ゲート電極の整合
した領域に設ける高濃度領域と、コンタクトホールを有
する層間絶縁膜と、コンタクトホールを介して高濃度領
域と接続する配線とを備えることを特徴とする半導体不
揮発性記憶装置。
【請求項４】半導体基板に設けるＭＯＳゲート絶縁膜
と、このＭＯＳゲート絶縁膜の端面とトップ酸化膜と窒
化シリコン膜との端面とをほぼ同じ位置に設けてＭＯＳ
ゲート絶縁膜と窒化シリコン膜とを接するようにし、ト
ンネル酸化膜膜と窒化シリコン膜とトップ酸化膜とから
なるメモリゲート絶縁膜とＭＯＳゲート絶縁膜との間の
半導体基板に設ける不純物拡散領域と、メモリゲート絶
縁膜とＭＯＳゲート絶縁膜との上に設けるゲート電極
と、ゲート電極の整合した領域に設ける高濃度領域と、
コンタクトホールを有する層間絶縁膜と、コンタクトホ
ールを介して高濃度領域と接続する配線とを備えること
を特徴とする半導体不揮発性記憶装置。
【請求項５】半導体基板に設けるＭＯＳゲート絶縁膜
と、ＭＯＳゲート絶縁膜の端面とトップ酸化膜と窒化シ
リコン膜との端面とをほぼ同じ位置に設けてＭＯＳゲー
ト絶縁膜とトップ酸化膜とを接するようにし、トンネル
酸化膜と窒化シリコン膜とトップ酸化膜とからなるメモ
リゲート絶縁膜とＭＯＳゲート絶縁膜との間の半導体基
板に設ける不純物拡散領域と、メモリゲート絶縁膜とＭ
ＯＳゲート絶縁膜との上に設けるゲート電極と、ゲート
電極の整合した領域に設ける高濃度領域と、コンタクト
ホールを有する層間絶縁膜と、コンタクトホールを介し
て高濃度領域と接続する配線とをを備えることを特徴と
する半導体不揮発性記憶装置。
【請求項６】半導体基板上にパッド酸化膜と耐酸化膜
とを形成し、素子分離領域の耐酸化膜をエッチングし、
耐酸化膜を酸化防止膜として用いる選択酸化法により素
子分離絶縁膜を素子分離領域に形成し、耐酸化膜を除去
し、パッド酸化膜上に感光性樹脂を形成し、感光性樹脂
をイオン注入の阻止膜として用いて半導体基板に不純物
を導入して不純物拡散領域を形成する工程と、ＭＯＳゲ
ート絶縁膜を形成し、ＭＯＳゲート絶縁膜上に感光性樹
脂を形成する工程と、感光性樹脂をエッチングマスクに
用いてＭＯＳゲート絶縁膜をパターニングし、さらにト
ンネル酸化膜と窒化シリコン膜とトップ酸化膜とからな
るメモリゲート絶縁膜を形成し、トップ酸化膜上に感光
性樹脂を形成する工程と、感光性樹脂をエッチングマス
クに用いてトップ酸化膜と窒化シリコン膜とをパターニ
ングし、ゲート電極材料を全面に形成し、ゲート電極材
料上に感光性樹脂を形成する工程と、感光性樹脂をエッ
チングマスクに用いてゲート電極材料をパターニングし
てゲート電極を形成し、ゲート電極に整合した領域の半
導体基板に不純物を導入して高濃度領域を形成する工程
と、層間絶縁膜を全面に形成し、層間絶縁膜にコンタク
トホールを形成し、配線を形成する工程とを有すること
を特徴とする半導体不揮発性記憶装置の製造方法。
【請求項７】半導体基板上にパッド酸化膜と耐酸化膜
を形成し、素子分離領域の耐酸化膜をエッチングし、耐
酸化膜を酸化防止膜として用いる選択酸化法により素子
分離絶縁膜を素子分離領域に形成し、耐酸化膜とパッド
酸化膜とを除去し、ＭＯＳゲート絶縁膜を形成し、ＭＯ
Ｓゲート絶縁膜上に感光性樹脂を形成し、感光性樹脂を
イオン注入の阻止膜として用いて半導体基板に不純物を
導入して不純物拡散領域を形成し、ＭＯＳゲート絶縁膜
上に感光性樹脂を形成し、感光性樹脂をエッチングマス
クに用いてＭＯＳゲート絶縁膜をパターニングし、さら
にトンネル酸化膜と窒化シリコン膜とトップ酸化膜とか
らなるメモリゲート絶縁膜を形成し、トップ酸化膜上に
感光性樹脂を形成する工程と、感光性樹脂をエッチング
マスクに用いてトップ酸化膜と窒化シリコン膜とをパタ
ーニングし、ゲート電極材料を全面に形成し、ゲート電
極材料上に感光性樹脂を形成する工程と、感光性樹脂を
エッチングマスクに用いてゲート電極材料をパターニン
グしてゲート電極を形成し、ゲート電極に整合した領域
の半導体基板に不純物を導入して高濃度領域を形成する
工程と、層間絶縁膜を全面に形成し、層間絶縁膜にコン
タクトホールを形成し、配線を形成する工程とを有する
ことを特徴とする半導体不揮発性記憶装置の製造方法。
【請求項８】半導体基板上にパッド酸化膜と耐酸化膜
とを形成し、素子分離領域の耐酸化膜をエッチングし、
耐酸化膜を酸化防止膜として用いる選択酸化法によって
素子分離絶縁膜を素子分離領域に形成し、耐酸化膜を除
去し、パッド酸化膜上に感光性樹脂を形成し、感光性樹
脂をイオン注入の阻止膜として用いて半導体基板に不純
物を導入して不純物拡散領域を形成する工程と、ＭＯＳ
ゲート絶縁膜を形成し、ＭＯＳゲート絶縁膜上に感光性
樹脂を形成する工程と、感光性樹脂をエッチングマスク
に用いてＭＯＳゲート絶縁膜をパターニングし、さらに
トンネル酸化膜と窒化シリコン膜とを形成し、窒化シリ
コン膜上に感光性樹脂を形成し、感光性樹脂をエッチン
グマスクに用いて窒化シリコン膜をパターニングし、酸
化処理を行い窒化シリコン膜上にトップ酸化膜を形成
し、ゲート電極材料を全面に形成し、このゲート電極材
料上に感光性樹脂を形成する工程と、感光性樹脂をエッ
チングマスクに用いてゲート電極材料をパターニングし
てゲート電極を形成し、ゲート電極に整合した領域の半
導体基板に不純物を導入して高濃度領域を形成する工程
と、層間絶縁膜を全面に形成し、層間絶縁膜にコンタク
トホールを形成し、配線を形成する工程とを有すること
を特徴とする半導体不揮発性記憶装置の製造方法。
【請求項９】半導体基板上にパッド酸化膜と耐酸化膜
とを形成し、素子分離領域の耐酸化膜をエッチングし、
耐酸化膜を酸化防止膜として用いる選択酸化法によって
素子分離絶縁膜を素子分離領域に形成し、耐酸化膜とパ
ッド酸化膜とを除去し、ＭＯＳゲート絶縁膜を形成し、
ＭＯＳゲート絶縁膜上に感光性樹脂を形成し、感光性樹
脂をイオン注入の阻止膜として用いて半導体基板に不純
物を導入して不純物拡散領域を形成し、ＭＯＳゲート絶
縁膜上に感光性樹脂を形成し、感光性樹脂をエッチング
マスクに用いてＭＯＳゲート絶縁膜をパターニングし、
さらにトンネル酸化膜と窒化シリコン膜とを形成し、窒
化シリコン膜上に感光性樹脂を形成し、感光性樹脂をエ
ッチングマスクに用いて窒化シリコン膜をパターニング
し、酸化処理を行い窒化シリコン膜上にトップ酸化膜を
形成し、ゲート電極材料を全面に形成し、ゲート電極材
料上に感光性樹脂を形成する工程と、感光性樹脂をエッ
チングマスクに用いてゲート電極材料をパターニングし
てゲート電極を形成し、ゲート電極に整合した領域の半
導体基板に不純物を導入して高濃度領域を形成する工程
と、層間絶縁膜を全面に形成し、層間絶縁膜にコンタク
トホールを形成し、配線を形成する工程とを有すること
を特徴とする半導体不揮発性記憶装置の製造方法。
【請求項１０】半導体基板上にパッド酸化膜と耐酸化
膜とを形成し、素子分離領域の耐酸化膜をエッチング
し、耐酸化膜を酸化防止膜として用いる選択酸化により
素子分離絶縁膜を素子分離領域に形成し、耐酸化膜とパ
ッド酸化膜とを除去し、トンネル酸化膜を形成し、トン
ネル酸化膜上に感光性樹脂を形成し、感光性樹脂をイオ
ン注入の阻止膜として用いて半導体基板に不純物を導入
して不純物拡散領域を形成し、窒化シリコン膜を形成
し、窒化シリコン膜上に感光性樹脂を形成し、感光性樹
脂をエッチングマスクに用いて窒化シリコン膜とトンネ
ル酸化膜とをパターニングし、酸化処理を行い、窒化シ
リコン膜上にトップ酸化膜と半導体基板上にＭＯＳゲー
ト絶縁膜とを同時に形成し、ゲート電極材料を全面に形
成し、ゲート電極材料上に感光性樹脂を形成する工程
と、感光性樹脂をエッチングマスクに用いてゲート電極
材料をパターニングしてゲート電極を形成し、ゲート電
極に整合した領域の半導体基板に不純物を導入して高濃
度領域を形成する工程と、層間絶縁膜を全面に形成し、
層間絶縁膜にコンタクトホールを形成し、配線を形成す
る工程とを有することを特徴とする半導体不揮発性記憶
装置の製造方法。
【請求項１１】半導体基板上にパッド酸化膜と耐酸化
膜とを形成し、素子分離領域の耐酸化膜をエッチング
し、耐酸化膜を酸化防止膜として用いる選択酸化により
素子分離絶縁膜を素子分離領域に形成し、耐酸化膜とパ
ッド酸化膜とを除去し、さらにトンネル酸化膜と窒化シ
リコン膜とを形成し、窒化シリコン膜上に感光性樹脂を
形成し、感光性樹脂をイオン注入の阻止膜として用いて
半導体基板に不純物を導入して不純物拡散領域を形成
し、窒化シリコン膜上に感光性樹脂を形成し、感光性樹
脂をエッチングマスクに用いて窒化シリコン膜とトンネ
ル酸化膜とをパターニングし、酸化処理を行い、窒化シ
リコン膜上にトップ酸化膜と半導体基板上にＭＯＳゲー
ト絶縁膜とを同時に形成し、ゲート電極材料を全面に形
成し、ゲート電極材料上に感光性樹脂を形成する工程
と、感光性樹脂をエッチングマスクに用いてゲート電極
材料をパターニングしてゲート電極を形成し、ゲート電
極に整合した領域の半導体基板に不純物を導入して高濃
度領域を形成する工程と、層間絶縁膜を全面に形成し、
層間絶縁膜にコンタクトホールを形成し、配線を形成す
る工程とを有することを特徴とする半導体不揮発性記憶
装置の製造方法。