JPH06318711A - 半導体不揮発性記憶装置およびその製造方法 - Google Patents

半導体不揮発性記憶装置およびその製造方法

Info

Publication number
JPH06318711A
JPH06318711A JP2136994A JP2136994A JPH06318711A JP H06318711 A JPH06318711 A JP H06318711A JP 2136994 A JP2136994 A JP 2136994A JP 2136994 A JP2136994 A JP 2136994A JP H06318711 A JPH06318711 A JP H06318711A
Authority
JP
Japan
Prior art keywords
film
insulating film
gate insulating
oxide film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2136994A
Other languages
English (en)
Inventor
Toshiyuki Kishi
敏幸 岸
Takashi Toida
孝志 戸井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2136994A priority Critical patent/JPH06318711A/ja
Publication of JPH06318711A publication Critical patent/JPH06318711A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【構成】 半導体基板上に設けるＭＯＳゲート絶縁膜２
１と、ＭＯＳゲート絶縁膜上に設けるトップ酸化膜１７
と窒化シリコン膜１５と、半導体基板上に設けるトンネ
ル酸化膜１３と、ＭＯＳゲート絶縁膜とトップ酸化膜上
に設けるゲート電極２５と、ゲート電極に整合した領域
に設ける高濃度領域２９と、コンタクトホールを有する
層間絶縁膜３５と、コンタクトホールを介して高濃度領
域と接続する配線３７とを備える半導体不揮発性記憶装
置およびその製造方法。 【効果】 ＭＯＳゲート絶縁膜を形成後、メモリゲート
絶縁膜を形成しているため、半導体基板表面がエッチン
グされる現象は発生せず、半導体不揮発性記憶装置の特
性劣化が発生しない半導体不揮発性記憶装置およびその
製造方法が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体不揮発性記憶装置
の構造とその製造方法とに関し、とくにゲート電極−酸
化シリコン膜からなるトップ酸化膜−窒化シリコン膜−
酸化シリコン膜からなるトンネル酸化膜−半導体基板構
造からなる、いわゆるＭＯＮＯＳ構造を有する半導体不
揮発性記憶装置の構造と、この構造を形成するための製
造方法とに関する。
【０００２】
【従来の技術】ＭＯＮＯＳ構造を有するメモリトランジ
スタにおいては、窒化シリコン膜とトップ酸化膜との界
面に電荷を蓄積させたときのしきい値電圧と、電荷を蓄
積していないときのしきい値電圧との差を利用して、情
報を記憶させている。
【０００３】このＭＯＮＯＳ構造のメモリトランジスタ
は、電荷を蓄積していないときは、しきい値電圧が負で
あることから、ゲート電極下のチャネル領域にチャネル
が形成されてしまう。
【０００４】このとき、ソース領域からドレイン領域に
流れるドレイン電流が流れないように、メモリトランジ
スタが選択されたときのみ、ドレイン電流が流れるよう
にするためＭＯＳトランジスタを必要とする。
【０００５】このメモリトランジスタとＭＯＳトランジ
スタとを有する半導体不揮発性記憶装置の製造方法とし
て、たとえば特開平４−３３７６７２号公報に記載のも
のがある。この公報に記載のメモリトランジスタとＭＯ
Ｓトランジスタとの製造方法を、図１０から図１２の断
面図を用いて説明する。
【０００６】まず図１０に示すように、トンネル酸化膜
１３と窒化シリコン膜１５とを半導体基板１１上に形成
する。
【０００７】その後、全面に感光性樹脂２７を形成し、
ＭＯＳトランジスタの形成領域が開口するように、この
感光性樹脂２７をパターニングする。
【０００８】つぎに図１１に示すように、感光性樹脂２
７をエッチングマスクに用いて窒化シリコン膜１５とト
ンネル酸化膜１３とをパターニングする。
【０００９】その後、酸化処理を行い、半導体基板１１
上にはＭＯＳゲート絶縁膜２１を形成し、窒化シリコン
膜１５上にはトップ酸化膜１７を形成する。
【００１０】この結果、ＭＯＳゲート絶縁膜２１に隣接
して、トンネル酸化膜１３と窒化シリコン膜１５とトッ
プ酸化膜１７とからなるメモリゲート絶縁膜１９を形成
することができる。
【００１１】つぎに図１２に示すように、全面にゲート
電極材料を形成する。その後、全面に感光性樹脂（図示
せず）を形成し、ＭＯＳトランジスタ３３とメモリトラ
ンジスタ３１との形成領域上に感光性樹脂を形成するよ
うにパターニングする。
【００１２】その後、感光性樹脂をエッチングマスクに
用いてゲート電極材料をパターニングして、ゲート電極
２５を形成する。
【００１３】さらに感光性樹脂をエッチングマスクに用
いて、ゲート電極２５に整合するように、ＭＯＳゲート
絶縁膜２１とメモリゲート絶縁膜１９をパターニングす
る。
【００１４】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物を導入して、ソース領域とドレイン領域となる高濃
度領域２９を形成する。
【００１５】
【発明が解決しようとする課題】この図１０から図１２
を用いて説明した半導体不揮発性記憶装置においては、
メモリトランジスタ３１とＭＯＳトランジスタ３３とを
接触するように設けている。このため、半導体不揮発性
記憶装置の小型化を図ることができるという利点を有す
る。
【００１６】そして図１０から図１２を用いて説明した
半導体不揮発性記憶装置の製造方法は、メモリ絶縁膜１
９を構成するトンネル酸化膜１３と窒化シリコン膜１５
とを形成した後、ＭＯＳゲート絶縁膜２１を形成してい
る。
【００１７】したがって、窒化シリコン膜１５のエッチ
ングは、感光性樹脂２７の耐熱性がないため、加熱した
リン酸を用いたウエットエッチングで行うことはできな
い。そしてウエットエッチングでは、微細加工が不可能
であるため、反応性イオンエッチング装置を用いたドラ
イエッチングにより、窒化シリコン膜１５のパターニン
グを行っている。
【００１８】ドライエッチングによる窒化シリコン膜１
５のパターニングにおいては、この窒化シリコン膜１５
の下層の酸化シリコン膜からなるトンネル酸化膜１３と
のエッチング選択比が充分に大きく取れない。
【００１９】しかもトンネル酸化膜１３は、膜厚が２ｎ
ｍ程度と薄膜であるので、窒化シリコン膜１５のドライ
エッチング工程において、トンネル酸化膜１３がエッチ
ング除去され、このトンネル酸化膜１３の下層の半導体
基板１１もエッチングしてしまう。
【００２０】このため半導体不揮発性記憶装置におい
て、リーク電流が発生して半導体不揮発性記憶装置の特
性が劣化するという課題が発生する。
【００２１】本発明の目的は、上記課題を解決して、半
導体不揮発性記憶装置の特性劣化が発生しない半導体不
揮発性記憶装置の構造と、この構造を形成するための製
造方法とを提供することである。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体不揮発性記憶装置は、下記記載の手
段を採用する。
【００２３】本発明の半導体不揮発性記憶装置は、半導
体基板上に設けるＭＯＳゲート絶縁膜と、ＭＯＳゲート
絶縁膜上に設けるトップ酸化膜と窒化シリコン膜と、半
導体基板上に設けるトンネル酸化膜と、ＭＯＳゲート絶
縁膜とトップ酸化膜上に設けるゲート電極と、ゲート電
極に整合した領域に設ける高濃度領域と、コンタクトホ
ールを有する層間絶縁膜と、コンタクトホールを介して
高濃度領域と接続する配線とを備えることを特徴とす
る。
【００２４】本発明の半導体不揮発性記憶装置は、半導
体基板上に設けるＭＯＳゲート絶縁膜と、ＭＯＳゲート
絶縁膜の端面とほぼ同じ位置に設けるトップ酸化膜と窒
化シリコン膜と、半導体基板上に設けるトンネル酸化膜
と、ＭＯＳゲート絶縁膜とトップ酸化膜上に設けるゲー
ト電極と、ゲート電極に整合した領域に設ける高濃度領
域と、コンタクトホールを有する層間絶縁膜と、コンタ
クトホールを介して高濃度領域と接続する配線とを備え
ることを特徴とする。
【００２５】本発明の半導体不揮発性記憶装置の製造方
法は、半導体基板上にＭＯＳゲート絶縁膜を形成し、Ｍ
ＯＳゲート絶縁膜上に感光性樹脂を形成する工程と、感
光性樹脂をエッチングマスクに用いてＭＯＳゲート絶縁
膜をパターニングし、トンネル酸化膜と窒化シリコン膜
とトップ酸化膜とからなるメモリゲート絶縁膜を形成
し、トップ酸化膜上に感光性樹脂を形成する工程と、感
光性樹脂をエッチングマスクに用いてトップ酸化膜と窒
化シリコン膜とをパターニングし、全面にゲート電極材
料を形成し、ゲート電極材料上に感光性樹脂を形成する
工程と、感光性樹脂をエッチングマスクに用いてゲート
電極材料をパターニングしてゲート電極を形成し、ゲー
ト電極に整合した領域に半導体基板と逆導電型の不純物
を導入して高濃度領域を形成する工程とを有することを
特徴とする。
【００２６】本発明の半導体不揮発性記憶装置の製造方
法は、半導体基板上にＭＯＳゲート絶縁膜を形成し、Ｍ
ＯＳゲート絶縁膜上に感光性樹脂を形成する工程と、感
光性樹脂をエッチングマスクに用いてＭＯＳゲート絶縁
膜をパターニングし、トンネル酸化膜と窒化シリコン膜
とを形成し、窒化シリコン膜上に感光性樹脂を形成し
て、感光性樹脂をエッチングマスクに用いて窒化シリコ
ン膜をパターニングし、酸化処理を行い窒化シリコン膜
上にトップ酸化膜を形成する工程と、全面にゲート電極
材料を形成し、ゲート電極材料上に感光性樹脂を形成す
る工程と、感光性樹脂をエッチングマスクに用いてゲー
ト電極材料をパターニングしてゲート電極を形成し、ゲ
ート電極に整合した領域に半導体基板と逆導電型の不純
物を導入して高濃度領域を形成する工程とを有すること
を特徴とする。
【００２７】
【作用】本発明の半導体不揮発性記憶装置においては、
ＭＯＳゲート絶縁膜に重なるように、窒化シリコン膜と
トップ酸化膜とを設けている。あるいはＭＯＳゲート絶
縁膜の高濃度領域と反対側の端面部と、トップ酸化膜と
窒化シリコン膜との高濃度領域と反対側の端面部とをほ
ぼ同じ位置になるように構成している。そしてその形成
方法は、はじめにＭＯＳゲート絶縁膜を反応性イオンエ
ッチングによりパターン形成し、その後、トンネル酸化
膜と窒化シリコン膜とトップ酸化膜とからなるメモリゲ
ート絶縁膜を形成している。
【００２８】この反応性イオンエッチングによるＭＯＳ
ゲート絶縁膜のエッチングにおいては、酸化シリコン膜
からなるＭＯＳゲート絶縁膜とシリコンからなる半導体
基板とのエッチング選択比は２０以上と大きく、半導体
基板はほとんどエッチングされない。
【００２９】このため半導体基板表面がエッチングされ
る現象は発生せず、半導体不揮発性記憶装置の特性劣化
が発生しない半導体不揮発性記憶装置が得られる。
【００３０】
【実施例】以下図面を用いて本発明の実施例における半
導体不揮発性記憶装置の構造と、この構造を形成するた
めの製造方法を説明する。なお本発明の半導体不揮発性
記憶装置の構造と製造方法とを示す図１から図９の断面
図においては、素子間の絶縁分離を行う素子分離絶縁膜
の図示は省略してある。
【００３１】まずはじめに本発明の実施例における半導
体不揮発性記憶装置の構造を、図５を用いて説明する。
【００３２】図５に示すように、半導体基板１１のＭＯ
Ｓトランジスタ３３の領域にＭＯＳゲート絶縁膜２１を
設ける。さらにメモリトランジスタ３１の領域にトンネ
ル酸化膜１３を設ける。
【００３３】そしてさらに、このＭＯＳゲート絶縁膜２
１の上に、その一部が重なるように窒化シリコン膜１５
とトップ酸化膜１７とを設ける。このトップ酸化膜１７
と窒化シリコン膜１５とトンネル酸化膜１３とによっ
て、メモリゲート絶縁膜１９を構成する。
【００３４】さらにＭＯＳゲート絶縁膜２１とトップ酸
化膜１７との上にゲート電極２５を設ける。
【００３５】そしてこのゲート電極２５に整合した領域
の半導体基板１１に、この半導体基板１１の導電型と逆
導電型の不純物からなる高濃度領域２９を設ける。
【００３６】さらに、層間絶縁膜３５にコンタクトホー
ルを設け、このコンタクトホールを介して高濃度領域２
９と接続する配線３７を設ける。
【００３７】つぎにこの図５に示す半導体不揮発性記憶
装置の構造を形成するための製造方法を、図１から図５
を用いて説明する。
【００３８】まず図１に示すように、導電型がＰ型の半
導体基板１１を酸化処理して、酸化シリコン膜からなる
ＭＯＳゲート絶縁膜２１を３０ｎｍ程度の膜厚で形成す
る。
【００３９】このゲート絶縁膜２１の酸化処理は、酸素
と窒素との混合ガス雰囲気中で温度１０００℃、時間６
０分の条件で行う。
【００４０】その後、回転塗布法により全面に感光性樹
脂２７を形成し、所定のフォトマスクを用いて露光、現
像処理を行い、ＭＯＳトランジスタの形成領域を含む領
域に感光性樹脂２７を形成するように、パターニングす
る。
【００４１】その後、感光性樹脂２７をエッチングマス
クに用い、ＭＯＳゲート絶縁膜２１をエッチングする。
【００４２】このＭＯＳゲート絶縁膜２１のエッチング
は、反応性イオンエッチング装置を用いて、そしてエッ
チングガスとして三フッ化メタン（ＣＨＦ3 ）と四フッ
化炭素（ＣＦ4 ）との混合ガスを用いて行う。
【００４３】この三フッ化メタン（ＣＨＦ3 ）と四フッ
化炭素（ＣＦ4 ）との混合ガスを用いたＭＯＳゲート絶
縁膜２１のエッチングにおいては、酸化シリコン膜から
なるＭＯＳゲート絶縁膜２１とシリコンからなる半導体
基板１１とのエッチング選択比は２０以上と大きくとる
ことが可能であり、その結果、半導体基板１１はほとん
どエッチングされない。したがって、半導体不揮発性記
憶装置の特性劣化は発生しない。
【００４４】つぎに図２に示すように、ＭＯＳゲート絶
縁膜２１のパターニングのためのエッチングマスクに用
いた感光性樹脂２７を除去する。
【００４５】その後、半導体基板１１を酸化処理して、
酸化シリコン膜からなるトンネル酸化膜１３を２ｎｍの
膜厚で形成する。
【００４６】このトンネル酸化膜１３の形成は、酸素と
窒素との混合ガス雰囲気中で、温度９００℃で、時間３
０分の酸化処理を行うことにより行う。
【００４７】トンネル酸化膜１３を形成するための酸化
処理工程において、酸化剤がＭＯＳゲート絶縁膜２１中
を拡散して半導体基板１１に到達することによって、半
導体基板１１も酸化されるが、そのＭＯＳゲート絶縁膜
２１の膜厚の増加は、０．５ｎｍ以下とごくわずかであ
る。
【００４８】その後、ジクロルシラン（ＳｉＨ2 Ｃｌ
2 ）とアンモニア（ＮＨ3 ）とを反応ガスとして用いる
化学気相成長法により、膜厚が１１ｎｍの窒化シリコン
膜１５を全面に形成する。
【００４９】その後、酸化処理を行って窒化シリコン膜
１５上に酸化シリコン膜からなるトップ酸化膜１７を、
膜厚が５ｎｍで形成する。このトップ酸化膜１７の酸化
は、水蒸気酸化雰囲気中で、温度９００℃、時間６０分
の条件で行う。
【００５０】このトップ酸化膜１７を窒化シリコン膜１
５上に形成することにより、窒化シリコン膜１５の膜厚
は減少し、当初の膜厚１１ｎｍから８ｎｍになる。
【００５１】その後、回転塗布法により全面に感光性樹
脂２７を形成し、所定のフォトマスクを用いて露光、現
像処理を行い、メモリトランジスタの形成領域を含む領
域に感光性樹脂２７を形成するように、パターニングす
る。
【００５２】このときトップ酸化膜１７と窒化シリコン
膜１５とをパターニングするための感光性樹脂２７は、
ＭＯＳゲート絶縁膜２１にオーバーラップようにパター
ニングする。
【００５３】このＭＯＳゲート絶縁膜２１上に形成する
感光性樹脂２７のオーバーラップ量は、アライメント工
程におけるフォトマスク合わせズレ量や、パターニング
工程におけるトップ酸化膜１７と窒化シリコン膜１５と
のエッチングバラツキ量を考慮して、このオーバーラッ
プ寸法を設定すればよい。
【００５４】つぎに図３に示すように、感光性樹脂２７
をエッチングマスクに用いて、トップ酸化膜１７と窒化
シリコン膜１５とをパターニングする。
【００５５】酸化シリコン膜からなるトップ酸化膜１７
のエッチングは、フッ酸系のエッチング液を用いるウエ
ットエッチングにより行う。
【００５６】そして窒化シリコン膜１５のエッチング
は、反応性イオンエッチング装置を用いて、エッチング
ガスとして六フッ化イオウ（ＳＦ6 ）とヘリウム（Ｈ
ｅ）と三フッ化メタン（ＣＨＦ3 ）との混合ガスを用い
て行う。
【００５７】この結果、メモリトランジスタの形成領域
にトンネル酸化膜１３と窒化シリコン膜１５とトップ酸
化膜１７とからなるメモリゲート絶縁膜１９を形成し、
さらにＭＯＳトランジスタの形成領域にＭＯＳゲート絶
縁膜２１を形成することができる。
【００５８】その後、反応ガスとしてモノシラン（Ｓｉ
Ｈ4 ）を用いる化学気相成長法によって、膜厚が４００
ｎｍの多結晶シリコン膜からなるゲート電極材料２３を
全面に形成する。
【００５９】その後、全面に感光性樹脂２７を回転塗布
法により形成し、所定のフォトマスクを用いて露光、お
よび現像処理を行い、感光性樹脂２７をメモリトランジ
スタとＭＯＳトランジスタとの形成領域に形成するよ
う、すなわちゲート電極の形状にパターニングする。
【００６０】つぎに図４に示すように、感光性樹脂２７
をエッチングマスクに用いて、ゲート電極材料２３をパ
ターニングしてゲート電極２５を形成する。
【００６１】このゲート電極２５のエッチングは、反応
性イオンエッチング装置を用いて、エッチングガスとし
て六フッ化イオウ（ＳＦ6 ）と酸素（０2 ）との混合ガ
スを用いて行う。
【００６２】その後さらに、感光性樹脂２７をエッチン
グマスクに用いて、ゲート電極２５に覆われていない領
域のＭＯＳゲート絶縁膜２１と、トップ酸化膜１７と窒
化シリコン膜１５とトンネル酸化膜１３とからなるメモ
リゲート絶縁膜１９とを、ゲート電極２５に整合するよ
うにパターニングする。
【００６３】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物である砒素を導入して、ソース領域とドレイン領域
となる高濃度領域２９を形成する。この高濃度領域２９
を形成するための砒素のイオン注入量は、３×１０15ｃ
ｍ-2程度の条件で行う。
【００６４】つぎに図５に示すように、リンとボロンと
を含む酸化シリコン膜からなる層間絶縁膜３５を４００
ｎｍ程度の膜厚で、化学気相成長法により形成する。
【００６５】その後、層間絶縁膜３５上に感光性樹脂
（図示せず）を回転塗布法により形成し、所定のフォト
マスクを用いて露光処理、および現像処理を行い、コン
タクトホールに対応する開口を有する感光性樹脂をパタ
ーニングする。
【００６６】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて層間絶縁膜３５をエッチン
グしてコンタクトホールを形成する。
【００６７】このコンタクトホールのエッチングは、反
応性イオンエッチング装置を用い、三フッ化メタン（Ｃ
ＨＦ3 ）と二フッ化メタン（ＣＨ2 Ｆ2 ）との混合ガス
をエッチングガスとして用いて行う。
【００６８】その後、スパッタリング装置を用いて、シ
リコンと銅とを含むアルミニウムからなる配線材料を、
８００ｎｍ程度の膜厚で全面に形成する。
【００６９】その後、配線材料上に感光性樹脂（図示せ
ず）を回転塗布法により形成し、所定のフォトマスクを
用いて露光処理、および現像処理を行い、配線３７に対
応するパターンを有する感光性樹脂をパターニングす
る。
【００７０】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて配線材料をエッチングして
配線３７を形成する。
【００７１】この配線３７のエッチングは、反応性イオ
ンエッチング装置を用い、エッチングガスとして塩素
（Ｃｌ2 ）と三塩化ホウ素（ＢＣｌ3 ）との混合ガスを
用いて行う。
【００７２】この結果、メモリトランジスタ３１に隣接
してＭＯＳトランジスタ３３を有する半導体不揮発性記
憶装置を形成することができる。
【００７３】つぎに図６から図８を用いて本発明の他の
実施例における半導体不揮発性記憶装置の製造方法を説
明する。
【００７４】図６に示すように、図１から図５を用いて
説明した実施例と同じような処理工程を行い、半導体基
板１１上に、３０ｎｍ程度の膜厚のＭＯＳゲート絶縁膜
２１を形成し、さらにこのＭＯＳゲート絶縁膜２１をパ
ターニングし、その後トンネル酸化膜１３を２ｎｍの膜
厚で形成する。
【００７５】その後、ジクロルシランとアンモニアとを
反応ガスとして用いる化学気相成長法により、膜厚が１
１ｎｍの窒化シリコン膜１５を全面に形成する。
【００７６】その後、回転塗布法によって、窒化シリコ
ン膜１３上の全面に感光性樹脂２７を形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、メモ
リトランジスタの形成領域を含む領域に感光性樹脂２７
を形成するように、この感光性樹脂２７パターニングす
る。
【００７７】このとき窒化シリコン膜１５をパターニン
グするためのエッチングマスクとして用いる感光性樹脂
２７は、ＭＯＳゲート絶縁膜２１にオーバーラップする
ようにパターニングする。
【００７８】つぎに図７に示すように、感光性樹脂２７
をエッチングマスクに用いて、窒化シリコン膜１５をパ
ターニングする。
【００７９】この窒化シリコン膜１５のエッチングは、
反応性イオンエッチング装置を用いて、エッチングガス
として六フッ化イオウ（ＳＦ6 ）とヘリウム（Ｈｅ）と
三フッ化メタン（ＣＨＦ3 ）との混合ガスを用いて行
う。
【００８０】その後、酸化処理を行って窒化シリコン膜
１５上に酸化シリコン膜からなるトップ酸化膜１７を、
膜厚５ｎｍで形成する。このトップ酸化膜１７は、水蒸
気酸化雰囲気中で、温度９００℃、時間６０分の酸化条
件で形成する。
【００８１】このトップ酸化膜１７を窒化シリコン膜１
５上に形成することにより、窒化シリコン膜１５の膜厚
は減少し、当初の膜厚１１ｎｍから８ｎｍになる。
【００８２】この結果、メモリトランジスタの形成領域
にトンネル酸化膜１３と窒化シリコン膜１５とトップ酸
化膜１７とからなるメモリゲート絶縁膜１９を形成し、
さらにＭＯＳトランジスタの形成領域にＭＯＳゲート絶
縁膜２１を形成することができる。
【００８３】トップ酸化膜１７を形成するための酸化処
理工程において、酸化剤がＭＯＳゲート絶縁膜２１中を
拡散して半導体基板１１に到達することによって、半導
体基板１１も酸化されるが、ＭＯＳゲート絶縁膜２１の
膜厚の増加は、トンネル酸化膜１３形成時の酸化処理の
膜厚の増加とあわせても、０．５ｎｍ以下とごくわずか
である。
【００８４】その後は、図１から図５を用いて説明した
実施例と同じように、感光性樹脂をエッチングマスクに
用いて、ゲート電極材料をエッチングしてゲート電極２
５を形成する。
【００８５】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物である砒素を導入して、ソース領域とドレイン領域
となる高濃度領域２９を形成する。
【００８６】その後、層間絶縁膜３５を形成し、感光性
樹脂をエッチングマスクに用いて層間絶縁膜３５をエッ
チングしてコンタクトホールを形成する。
【００８７】その後、配線材料を形成し、感光性樹脂を
エッチングマスクに用いて配線材料をエッチングして配
線３７を形成する。
【００８８】この結果、メモリトランジスタ３１に隣接
してＭＯＳトランジスタ３３を有する半導体不揮発性記
憶装置を形成することができる。
【００８９】さらに図９を用いて他の実施例における半
導体不揮発性記憶装置の構成を説明する。
【００９０】図１から図８を用いて説明した実施例との
相違点は、ＭＯＳゲート絶縁膜２１の端面部と、窒化シ
リコン膜１５とトップ酸化膜１７との端面部との位置関
係である。
【００９１】すなわち図９に示すように、ＭＯＳゲート
絶縁膜２１の高濃度領域２９と反対側の端面部と、窒化
シリコン膜１５とトップ酸化膜１７との高濃度領域２９
と反対側の端面部とは、ほぼ同じ位置になるようにして
いる。
【００９２】なおこの図９に示す半導体不揮発性記憶装
置を得るための製造方法は、図１から図５を用いて説明
した製造方法、あるいは図６から図８を用いて説明した
製造方法によって形成することができる。
【００９３】図９においては、ＭＯＳゲート絶縁膜２１
の端面部と、窒化シリコン膜１５の端面部とが接するよ
うに構成しているが、ＭＯＳゲート絶縁膜２１の端面部
と、窒化シリコン膜１５の端面部のトップ酸化膜１７と
が接するように構成してもよい。
【００９４】すなわち、ＭＯＳゲート絶縁膜２１と、窒
化シリコン膜１５あるいはトップ酸化膜１７との間に間
隙が発生しないように構成すればよい。
【００９５】
【発明の効果】以上の説明から明らかなように、本発明
の半導体不揮発性記憶装置の構成は、ＭＯＳゲート絶縁
膜にオーバーラップするように窒化シリコン膜とトップ
酸化膜とを設けるか、あるいはＭＯＳゲート絶縁膜の高
濃度領域と反対側の端面部と、トップ酸化膜と窒化シリ
コン膜の高濃度領域と反対側の端面部とをほぼ同じ位置
になるようにしている。そしてその製造方法は、はじめ
にＭＯＳゲート絶縁膜を形成し、その後、メモリゲート
絶縁膜を形成している。このため半導体基板表面がエッ
チングされる現象は発生せず、半導体不揮発性記憶装置
の特性劣化が発生しない半導体不揮発性記憶装置および
その製造方法が得られる。
【図面の簡単な説明】
【図１】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
【図２】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
【図３】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
【図４】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
【図５】本発明の実施例における半導体不揮発性記憶装
置およびその製造方法を示す断面図である。
【図６】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
【図７】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
【図８】本発明の実施例における半導体不揮発性記憶装
置およびその製造方法を示す断面図である。
【図９】本発明の実施例における半導体不揮発性記憶装
置およびその製造方法を示す断面図である。
【図１０】従来例における半導体不揮発性記憶装置の製
造方法を示す断面図である。
【図１１】従来例における半導体不揮発性記憶装置の製
造方法を示す断面図である。
【図１２】従来例における半導体不揮発性記憶装置の製
造方法を示す断面図である。
【符号の説明】
１３ トンネル酸化膜 １５ 窒化シリコン膜 １７ トップ酸化膜 １９ メモリゲート絶縁膜 ２１ ＭＯＳゲート絶縁膜 ２５ ゲート電極 ２９ 高濃度領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けるＭＯＳゲート絶縁
    膜と、ＭＯＳゲート絶縁膜上に設けるトップ酸化膜と窒
    化シリコン膜と、半導体基板上に設けるトンネル酸化膜
    と、ＭＯＳゲート絶縁膜とトップ酸化膜上に設けるゲー
    ト電極と、ゲート電極に整合した領域に設ける高濃度領
    域と、コンタクトホールを有する層間絶縁膜と、コンタ
    クトホールを介して高濃度領域と接続する配線とを備え
    ることを特徴とする半導体不揮発性記憶装置。
  2. 【請求項２】 半導体基板上に設けるＭＯＳゲート絶縁
    膜と、ＭＯＳゲート絶縁膜の端面とほぼ同じ位置に設け
    るトップ酸化膜と窒化シリコン膜と、半導体基板上に設
    けるトンネル酸化膜と、ＭＯＳゲート絶縁膜とトップ酸
    化膜上に設けるゲート電極と、ゲート電極に整合した領
    域に設ける高濃度領域と、コンタクトホールを有する層
    間絶縁膜と、コンタクトホールを介して高濃度領域と接
    続する配線とを備えることを特徴とする半導体不揮発性
    記憶装置。
  3. 【請求項３】 半導体基板上に設けるＭＯＳゲート絶縁
    膜と、ＭＯＳゲート絶縁膜の端面とトップ酸化膜と窒化
    シリコン膜との端面とをほぼ同じ位置に設けてＭＯＳゲ
    ート絶縁膜と窒化シリコン膜とを接するようにし、半導
    体基板上に設けるトンネル酸化膜と、ＭＯＳゲート絶縁
    膜とトップ酸化膜上に設けるゲート電極と、ゲート電極
    に整合した領域に設ける高濃度領域と、コンタクトホー
    ルを有する層間絶縁膜と、コンタクトホールを介して高
    濃度領域と接続する配線とを備えることを特徴とする半
    導体不揮発性記憶装置。
  4. 【請求項４】 半導体基板上に設けるＭＯＳゲート絶縁
    膜と、ＭＯＳゲート絶縁膜の端面とトップ酸化膜と窒化
    シリコン膜との端面とをほぼ同じ位置に設けてＭＯＳゲ
    ート絶縁膜とトップ酸化膜とを接するようにし、半導体
    基板上に設けるトンネル酸化膜と、ＭＯＳゲート絶縁膜
    とトップ酸化膜上に設けるゲート電極と、ゲート電極に
    整合した領域に設ける高濃度領域と、コンタクトホール
    を有する層間絶縁膜と、コンタクトホールを介して高濃
    度領域と接続する配線とを備えることを特徴とする半導
    体不揮発性記憶装置。
  5. 【請求項５】 半導体基板上にＭＯＳゲート絶縁膜を形
    成し、ＭＯＳゲート絶縁膜上に感光性樹脂を形成する工
    程と、感光性樹脂をエッチングマスクに用いてＭＯＳゲ
    ート絶縁膜をパターニングし、トンネル酸化膜と窒化シ
    リコン膜とトップ酸化膜とからなるメモリゲート絶縁膜
    を形成し、トップ酸化膜上に感光性樹脂を形成する工程
    と、感光性樹脂をエッチングマスクに用いてトップ酸化
    膜と窒化シリコン膜とをパターニングし、全面にゲート
    電極材料を形成し、ゲート電極材料上に感光性樹脂を形
    成する工程と、感光性樹脂をエッチングマスクに用いて
    ゲート電極材料をパターニングしてゲート電極を形成
    し、ゲート電極に整合した領域に半導体基板と逆導電型
    の不純物を導入して高濃度領域を形成する工程とを有す
    ることを特徴とする半導体不揮発性記憶装置の製造方
    法。
  6. 【請求項６】 半導体基板上にＭＯＳゲート絶縁膜を形
    成し、ＭＯＳゲート絶縁膜上に感光性樹脂を形成する工
    程と、感光性樹脂をエッチングマスクに用いてＭＯＳゲ
    ート絶縁膜をパターニングし、トンネル酸化膜と窒化シ
    リコン膜とを形成し、窒化シリコン膜上に感光性樹脂を
    形成し、感光性樹脂をエッチングマスクに用いて窒化シ
    リコン膜をパターニングし、酸化処理を行い窒化シリコ
    ン膜上にトップ酸化膜を形成する工程と、全面にゲート
    電極材料を形成し、ゲート電極材料上に感光性樹脂を形
    成する工程と、感光性樹脂をエッチングマスクに用いて
    ゲート電極材料をパターニングしてゲート電極を形成
    し、ゲート電極に整合した領域に半導体基板と逆導電型
    の不純物を導入して高濃度領域を形成する工程とを有す
    ることを特徴とする半導体不揮発性記憶装置の製造方
    法。
JP2136994A 1993-03-12 1994-02-18 半導体不揮発性記憶装置およびその製造方法 Pending JPH06318711A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2136994A JPH06318711A (ja) 1993-03-12 1994-02-18 半導体不揮発性記憶装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7744393 1993-03-12
JP5-77443 1993-03-12
JP2136994A JPH06318711A (ja) 1993-03-12 1994-02-18 半導体不揮発性記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06318711A true JPH06318711A (ja) 1994-11-15

Family

ID=26358413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2136994A Pending JPH06318711A (ja) 1993-03-12 1994-02-18 半導体不揮発性記憶装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06318711A (ja)

Similar Documents

Publication Publication Date Title
KR0171582B1 (ko) 배선 구조를 갖는 반도체 디바이스 및 그 제조 방법
US6383859B2 (en) Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist
JPH06318711A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH06338620A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH10284627A (ja) 半導体不揮発性記憶装置の製造方法
JPH06326328A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH0778893A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH06318709A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH06338619A (ja) 半導体不揮発性記憶装置およびその製造方法
JP3009696B2 (ja) 半導体不揮発性メモリの製造方法
JP3311810B2 (ja) 半導体不揮発性記憶装置の製造方法
JPH07147396A (ja) 半導体集積回路装置の製造方法
JPH03297147A (ja) 半導体装置の製造方法
JP3419956B2 (ja) 半導体装置の製造方法
JPH08250725A (ja) 半導体装置
JPH09252060A (ja) 半導体不揮発性記憶装置の製造方法
JP2021061450A (ja) 半導体装置及びその製造方法
JP3073215B2 (ja) 半導体不揮発生メモリの製造方法
JPH07211807A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH06338516A (ja) Ｍｏｓ型半導体装置の製造方法
JPH08274332A (ja) 半導体装置およびその製造方法
JPH08293563A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH0964367A (ja) 半導体装置およびその製造方法
JPH02162737A (ja) Ｍｏｓ型半導体集積回路装置の製造方法
JPH07221195A (ja) 半導体集積回路装置の製造方法