JPH06314768A - 薄膜キャパシタおよび集積回路 - Google Patents
薄膜キャパシタおよび集積回路Info
- Publication number
- JPH06314768A JPH06314768A JP4147020A JP14702092A JPH06314768A JP H06314768 A JPH06314768 A JP H06314768A JP 4147020 A JP4147020 A JP 4147020A JP 14702092 A JP14702092 A JP 14702092A JP H06314768 A JPH06314768 A JP H06314768A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- film
- dielectric constant
- thin film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 105
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 23
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910052712 strontium Inorganic materials 0.000 description 12
- 229910052788 barium Inorganic materials 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001659 ion-beam spectroscopy Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- -1 and as Z Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 下部電極の側面からの酸化を抑えるとともに
隣合う２つのキャパシタ間のカップリング容量を低減す
る。 【構成】 基板４０１上に下部電極４０２、高誘電率の
誘電体４０３、上部電極４０４が順次積層された薄膜キ
ャパシタであって、所望の形状に加工した下部電極の表
面が露出するように下部電極周辺が層間絶縁膜４０５に
より覆われていて、該層間絶縁膜がシリコン窒化膜から
なることを特徴とする薄膜キャパシタおよびこの構造の
キャパシタが１つの基板上に複数個設けられた薄膜キャ
パシタ集積回路。
隣合う２つのキャパシタ間のカップリング容量を低減す
る。 【構成】 基板４０１上に下部電極４０２、高誘電率の
誘電体４０３、上部電極４０４が順次積層された薄膜キ
ャパシタであって、所望の形状に加工した下部電極の表
面が露出するように下部電極周辺が層間絶縁膜４０５に
より覆われていて、該層間絶縁膜がシリコン窒化膜から
なることを特徴とする薄膜キャパシタおよびこの構造の
キャパシタが１つの基板上に複数個設けられた薄膜キャ
パシタ集積回路。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路用の薄膜
キャパシタに関する。
キャパシタに関する。
【０００２】
【従来の技術】従来、半導体集積回路用の薄膜キャパシ
タは、ポリシリコンを電極とするシリコン酸化膜および
シリコン窒化膜の積層構造からなり、ダイナミックラン
ダムアクセスメモリにおいて、トランジスタおよびビッ
ト線を形成後に容量部を形成する技術としては、例えば
１９８８年インターナショナル・エレクトロンデバイセ
ズ・ミーティング・ダイジェスト・オブ・テクニカル・
ペイパーズ（Ｉｎｔｅｒ−ｎａｔｉｏｎａｌ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｄｉｇｅ
ｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， １
９８８）の５９２〜５９５頁に記載されている。
タは、ポリシリコンを電極とするシリコン酸化膜および
シリコン窒化膜の積層構造からなり、ダイナミックラン
ダムアクセスメモリにおいて、トランジスタおよびビッ
ト線を形成後に容量部を形成する技術としては、例えば
１９８８年インターナショナル・エレクトロンデバイセ
ズ・ミーティング・ダイジェスト・オブ・テクニカル・
ペイパーズ（Ｉｎｔｅｒ−ｎａｔｉｏｎａｌ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｄｉｇｅ
ｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， １
９８８）の５９２〜５９５頁に記載されている。
【０００３】
【発明が解決しようとする課題】上述の従来の薄膜キャ
パシタでは、近年の集積回路のより一層の高集積化に対
応した容量部の面積の縮小に限界がある。したがって、
薄膜キャパシタの誘電体部の薄膜化と高誘電率化、およ
び立体構造化によって容量部の面積を実効的に縮小しな
ければならない。従来の容量を形成する誘電体はシリコ
ン酸化膜やシリコン窒化膜でありこれらの誘電率はたか
だか７程度であるため、要求される容量を達成するため
にはシリコン酸化膜換算で１０ｎｍ以下という極めて薄
い膜厚が求められる。一方、こうのような薄い膜厚では
許容されるリーク電流以下の電流−電圧特性を有する誘
電体薄膜を実現するのは非常に困難であり、立体構造を
用いて実効的に電極面積を増加させる方法を用いても、
下部電極端で誘電体膜が薄くなることや電界が集中する
ことにより、リーク電流の増大が生じる。したがって、
例えば室温で３００近い誘電率を有する（Ｂａ，Ｓｒ）
ＴｉＯ3 や、さらに大きな誘電率を有する（Ｂａ，Ｓ
ｒ）ＴｉＯ3 やＰｂ（Ｚｒ，Ｔｉ）Ｏ3 やＰｂ（Ｍｇ，
Ｎｂ）Ｏ3 やＰｂ（Ｍｇ，Ｗ）Ｏ3 に代表される高誘電
率の誘電体を容量形成部に用いることで、要求される容
量をシリコン酸化膜などの場合と比べてより厚い膜厚で
実現する方法が考えられるが、この場合も所定の形状に
加工された下部電極での高誘電率膜の膜厚の減少や電界
集中によるリーク電流の増加は避けられない。
パシタでは、近年の集積回路のより一層の高集積化に対
応した容量部の面積の縮小に限界がある。したがって、
薄膜キャパシタの誘電体部の薄膜化と高誘電率化、およ
び立体構造化によって容量部の面積を実効的に縮小しな
ければならない。従来の容量を形成する誘電体はシリコ
ン酸化膜やシリコン窒化膜でありこれらの誘電率はたか
だか７程度であるため、要求される容量を達成するため
にはシリコン酸化膜換算で１０ｎｍ以下という極めて薄
い膜厚が求められる。一方、こうのような薄い膜厚では
許容されるリーク電流以下の電流−電圧特性を有する誘
電体薄膜を実現するのは非常に困難であり、立体構造を
用いて実効的に電極面積を増加させる方法を用いても、
下部電極端で誘電体膜が薄くなることや電界が集中する
ことにより、リーク電流の増大が生じる。したがって、
例えば室温で３００近い誘電率を有する（Ｂａ，Ｓｒ）
ＴｉＯ3 や、さらに大きな誘電率を有する（Ｂａ，Ｓ
ｒ）ＴｉＯ3 やＰｂ（Ｚｒ，Ｔｉ）Ｏ3 やＰｂ（Ｍｇ，
Ｎｂ）Ｏ3 やＰｂ（Ｍｇ，Ｗ）Ｏ3 に代表される高誘電
率の誘電体を容量形成部に用いることで、要求される容
量をシリコン酸化膜などの場合と比べてより厚い膜厚で
実現する方法が考えられるが、この場合も所定の形状に
加工された下部電極での高誘電率膜の膜厚の減少や電界
集中によるリーク電流の増加は避けられない。
【０００４】また、高誘電率膜を容量形成部に用いる場
合、下部電極にＰｔとＴａ、あるいはＰｔとＴｉの積層
膜を用いるとＳｉの拡散を止め低誘電率層の形成を抑制
し実効的にも高い誘電率を得ることができるが、下部電
極を所望の形状に加工後に高誘電率膜を形成したり酸素
雰囲気中で熱処理を行なうと下部電極側壁からの酸化が
生じる。さらにキャパシタの面積が小さい場合、下部電
極の酸化による抵抗値の増加が問題となる。
合、下部電極にＰｔとＴａ、あるいはＰｔとＴｉの積層
膜を用いるとＳｉの拡散を止め低誘電率層の形成を抑制
し実効的にも高い誘電率を得ることができるが、下部電
極を所望の形状に加工後に高誘電率膜を形成したり酸素
雰囲気中で熱処理を行なうと下部電極側壁からの酸化が
生じる。さらにキャパシタの面積が小さい場合、下部電
極の酸化による抵抗値の増加が問題となる。
【０００５】さらに、高誘電率膜を容量形成部に用いた
薄膜キャパシタを１つの基板上に２つ以上集積する場
合、高誘電率膜が所定の形状に加工された下部電極以外
の領域にも存在していると、隣合う２つのキャパシタ間
の距離が小さくなるに従って該キャパシタ間のカップリ
ング容量が大きくなり、回路が誤動作を起こしてしまう
薄膜キャパシタを１つの基板上に２つ以上集積する場
合、高誘電率膜が所定の形状に加工された下部電極以外
の領域にも存在していると、隣合う２つのキャパシタ間
の距離が小さくなるに従って該キャパシタ間のカップリ
ング容量が大きくなり、回路が誤動作を起こしてしまう
【課題を解決するための手段】上記目的を達成するた
め、本発明による薄膜キャパシタは所望の形状に加工さ
れた下部電極の表面が露出するように下部電極外周側面
が層間絶縁膜でおおわれた構造となっていて、層間絶縁
膜が下部電極の酸化による抵抗率の増加を防ぐためにシ
リコン窒化膜から成ることを特徴としている。
め、本発明による薄膜キャパシタは所望の形状に加工さ
れた下部電極の表面が露出するように下部電極外周側面
が層間絶縁膜でおおわれた構造となっていて、層間絶縁
膜が下部電極の酸化による抵抗率の増加を防ぐためにシ
リコン窒化膜から成ることを特徴としている。
【０００６】また、本発明による薄膜キャパシタは所望
の形状に加工された下部電極および高誘電率の誘電体の
外周側面が誘電体の表面が露出するように層間絶縁膜で
おおわれた構造となっていて、層間絶縁膜が下部電極の
酸化による抵抗率の増加を防ぐためにシリコン窒化膜か
ら成ることを特徴としている。また、本発明による薄膜
キャパシタは所望の形状に加工された下部電極と高誘電
率の誘電体と上部電極の外周側面が上部電極の表面が露
出するように層間絶縁膜でおおわれた構造となってい
て、層間絶縁膜が下部電極の酸化による抵抗率の増加を
防ぐためにシリコン窒化膜から成ることを特徴としてい
る。
の形状に加工された下部電極および高誘電率の誘電体の
外周側面が誘電体の表面が露出するように層間絶縁膜で
おおわれた構造となっていて、層間絶縁膜が下部電極の
酸化による抵抗率の増加を防ぐためにシリコン窒化膜か
ら成ることを特徴としている。また、本発明による薄膜
キャパシタは所望の形状に加工された下部電極と高誘電
率の誘電体と上部電極の外周側面が上部電極の表面が露
出するように層間絶縁膜でおおわれた構造となってい
て、層間絶縁膜が下部電極の酸化による抵抗率の増加を
防ぐためにシリコン窒化膜から成ることを特徴としてい
る。
【０００７】また、本発明による薄膜キャパシタ集積回
路は、隣合う２つの薄膜キャパシタ間が少なくとも１つ
以上の低誘電率の層間絶縁膜によって分離されているこ
とを特徴としている。
路は、隣合う２つの薄膜キャパシタ間が少なくとも１つ
以上の低誘電率の層間絶縁膜によって分離されているこ
とを特徴としている。
【０００８】
【作用】シリコン窒化膜から成る層間絶縁膜を下部電極
または誘電体または上部電極の側面に残して電極の酸化
による抵抗値の増加を抑えると同時に電極側面及び電極
端でのリーク電流の増加を抑える。また、２つの薄膜キ
ャパシタ間を低誘電率層により分離することによりカッ
プリング容量の増加を抑える。
または誘電体または上部電極の側面に残して電極の酸化
による抵抗値の増加を抑えると同時に電極側面及び電極
端でのリーク電流の増加を抑える。また、２つの薄膜キ
ャパシタ間を低誘電率層により分離することによりカッ
プリング容量の増加を抑える。
【０００９】
【実施例】以下本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は請求項１に述べた第１の発明の薄膜
キャパシタの断面図の一例である。１０１はシリコン
（１００）基板、１０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、１０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、１０４は上部電極
のＴｉＮ（５０ｎｍ）、１０５はＳｉ3 Ｎ4 である。ま
ず、下部電極のＰｔ／Ｔａ積層膜をＤＣマグネトロンス
パッタ法により基板温度は室温で成膜した。ＨＢｒを用
いた低圧ＥＣＲエッチング法により下部電極を所望の形
状に加工した後、Ｓｉ3 Ｎ4 膜をシランとアンモニアを
原料としたプラズマＣＶＤ法により下部電極の凹凸を象
って成膜した。しかるのちにＣＦ4 を用いた異方性エッ
チングにより下部電極の側壁のみにＳｉ3 Ｎ4 が残るよ
うにエッチングした。つづいて高誘電率膜の（Ｂａ，Ｓ
ｒ）ＴｉＯ3 はイオンビームスパッタ法により基板温度
４００℃、ビーム電圧１０００Ｖ、ビーム電流４０ｍＡ
で成膜し、上部電極のＴｉＮはスパッタガス中にＮ2 を
混合した反応性ＤＣスパッタ法により作製した。
キャパシタの断面図の一例である。１０１はシリコン
（１００）基板、１０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、１０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、１０４は上部電極
のＴｉＮ（５０ｎｍ）、１０５はＳｉ3 Ｎ4 である。ま
ず、下部電極のＰｔ／Ｔａ積層膜をＤＣマグネトロンス
パッタ法により基板温度は室温で成膜した。ＨＢｒを用
いた低圧ＥＣＲエッチング法により下部電極を所望の形
状に加工した後、Ｓｉ3 Ｎ4 膜をシランとアンモニアを
原料としたプラズマＣＶＤ法により下部電極の凹凸を象
って成膜した。しかるのちにＣＦ4 を用いた異方性エッ
チングにより下部電極の側壁のみにＳｉ3 Ｎ4 が残るよ
うにエッチングした。つづいて高誘電率膜の（Ｂａ，Ｓ
ｒ）ＴｉＯ3 はイオンビームスパッタ法により基板温度
４００℃、ビーム電圧１０００Ｖ、ビーム電流４０ｍＡ
で成膜し、上部電極のＴｉＮはスパッタガス中にＮ2 を
混合した反応性ＤＣスパッタ法により作製した。
【００１１】従来は１０５の側壁をＳｉＯ2 を主成分と
する酸化物薄膜としていた。この場合、ＳｉＯ2 成膜時
あるいは高誘電率膜成膜時に下部電極が側壁から酸化さ
れて抵抗値が増加し、１ＭＨｚの高周波において容量値
が減少したり、設計した通りの電極面積が得られなかっ
たりした。本発明ではこれをＳｉ3 Ｎ4 膜にすることで
下部電極（この場合は特にＴａ）の側壁からの酸化を抑
制することができ、１０ＨＭｚまでの測定においてほぼ
一定の容量値を示す良好な周波数特性が得られ、リーク
電流も５Ｖ印加時１０-8Ａ／ＣＭ2 以下の良好な電流電
圧特性が得られた。
する酸化物薄膜としていた。この場合、ＳｉＯ2 成膜時
あるいは高誘電率膜成膜時に下部電極が側壁から酸化さ
れて抵抗値が増加し、１ＭＨｚの高周波において容量値
が減少したり、設計した通りの電極面積が得られなかっ
たりした。本発明ではこれをＳｉ3 Ｎ4 膜にすることで
下部電極（この場合は特にＴａ）の側壁からの酸化を抑
制することができ、１０ＨＭｚまでの測定においてほぼ
一定の容量値を示す良好な周波数特性が得られ、リーク
電流も５Ｖ印加時１０-8Ａ／ＣＭ2 以下の良好な電流電
圧特性が得られた。
【００１２】なお、Ｓｉ3 Ｎ4 膜は下部電極Ｐｔ／Ｔａ
の側壁にのみ残す必要はなく、図２に示すようにＰｔの
表面が露出する構造であればよい。２０１はシリコン
（１００）基板、２０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、２０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、２０４は上部電極
のＴｉＮ（５０ｎｍ）、２０５はＳｉ3 Ｎ4 である。第
２図に示す構造はＳｉ3Ｎ4 を表面が平坦になるまで厚
く堆積させ、Ｐｔの表面が露出するまでエッチバックす
ることにより作製することができる。この構造でも同じ
効果が得られることを確認した。
の側壁にのみ残す必要はなく、図２に示すようにＰｔの
表面が露出する構造であればよい。２０１はシリコン
（１００）基板、２０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、２０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、２０４は上部電極
のＴｉＮ（５０ｎｍ）、２０５はＳｉ3 Ｎ4 である。第
２図に示す構造はＳｉ3Ｎ4 を表面が平坦になるまで厚
く堆積させ、Ｐｔの表面が露出するまでエッチバックす
ることにより作製することができる。この構造でも同じ
効果が得られることを確認した。
【００１３】図３は請求項２に述べた第２の発明の薄膜
キャパシタの断面図の一例である。３０１はシリコン
（１００）基板、３０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、３０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、３０４は上部電極
のＴｉＮ（５０ｎｍ）、３０５はＳｉ3 Ｎ4 である。ま
ず、下部電極のＰｔ／Ｔａ積層膜をＤＣマグネトロンス
パッタ法により基板温度は室温で成膜した。つづいて高
誘電率膜の（Ｂａ，Ｓｒ）ＴｉＯ3 はイオンビームスパ
ッタ法により基板温度４００℃、ビーム電圧１０００
Ｖ、ビーム電流４０ｍＡで成膜した。ＡｒとＨＢｒを用
いた低圧ＥＣＲエッチング法により高誘電率膜と下部電
極を所望の形状に加工した後、Ｓｉ3 Ｎ4 膜をシランと
アンモニアを原料としたプラズマＣＶＤ法により高誘電
率膜と下部電極の凹凸を象って成膜した。しかるのちに
ＣＦ4 を用いた異方性エッチングにより高誘電率膜と下
部電極の側壁のみにＳｉ3 Ｎ4 が残るようにエッチング
した。上部電極のＴｉＮはスパッタガス中にＮ2 を混合
した反応性ＤＣスパッタ法により作製した。
キャパシタの断面図の一例である。３０１はシリコン
（１００）基板、３０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、３０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、３０４は上部電極
のＴｉＮ（５０ｎｍ）、３０５はＳｉ3 Ｎ4 である。ま
ず、下部電極のＰｔ／Ｔａ積層膜をＤＣマグネトロンス
パッタ法により基板温度は室温で成膜した。つづいて高
誘電率膜の（Ｂａ，Ｓｒ）ＴｉＯ3 はイオンビームスパ
ッタ法により基板温度４００℃、ビーム電圧１０００
Ｖ、ビーム電流４０ｍＡで成膜した。ＡｒとＨＢｒを用
いた低圧ＥＣＲエッチング法により高誘電率膜と下部電
極を所望の形状に加工した後、Ｓｉ3 Ｎ4 膜をシランと
アンモニアを原料としたプラズマＣＶＤ法により高誘電
率膜と下部電極の凹凸を象って成膜した。しかるのちに
ＣＦ4 を用いた異方性エッチングにより高誘電率膜と下
部電極の側壁のみにＳｉ3 Ｎ4 が残るようにエッチング
した。上部電極のＴｉＮはスパッタガス中にＮ2 を混合
した反応性ＤＣスパッタ法により作製した。
【００１４】従来は３０５の側壁をＳｉＯ2 を主成分と
する酸化物薄膜としていた。この場合、ＳｉＯ2 成膜時
に下部電極が側壁から酸化されて抵抗値が増加し、１Ｍ
Ｈｚ以上の高周波において容量値が減少したり、設計し
た通りの電極面積が得られなかったりした。本発明では
これをＳｉ3 Ｎ4 膜にすることで下部電極（この場合は
特にＴａ）の側壁からの酸化を抑制することができ、１
０ＭＨｚまでの測定においてほぼ一定の容量値を示す良
好な周波数特性が得られ、リーク電流も５Ｖ印加時１０
-8Ａ／ｃｍ2 以下の良好な電流電圧特性が得られた。
する酸化物薄膜としていた。この場合、ＳｉＯ2 成膜時
に下部電極が側壁から酸化されて抵抗値が増加し、１Ｍ
Ｈｚ以上の高周波において容量値が減少したり、設計し
た通りの電極面積が得られなかったりした。本発明では
これをＳｉ3 Ｎ4 膜にすることで下部電極（この場合は
特にＴａ）の側壁からの酸化を抑制することができ、１
０ＭＨｚまでの測定においてほぼ一定の容量値を示す良
好な周波数特性が得られ、リーク電流も５Ｖ印加時１０
-8Ａ／ｃｍ2 以下の良好な電流電圧特性が得られた。
【００１５】なお、Ｓｉ3 Ｎ4 膜は高誘電率膜（Ｂａ，
Ｓｒ）ＴｉＯ3 と下部電極Ｐｔ／Ｔａの側壁にのみ残す
必要はなく、図４に示すように（Ｂａ，Ｓｒ）ＴｉＯ3
の表面が露出する構造であればよい。４０１はシリコン
（１００）基板、４０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、４０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、４０４は上部電極
のＴｉＮ（５０ｎｍ）、４０５はＳｉ3 Ｎ4 である。図
４に示す構造はＳｉ3 Ｎ4 を表面が平坦になるまで厚く
推積させ、（Ｂａ，Ｓｒ）ＴｉＯ3 の表面が露出するま
でエッチングバックすることにより作製することができ
る。この構造でも同じ効果が得られることを確認した。
Ｓｒ）ＴｉＯ3 と下部電極Ｐｔ／Ｔａの側壁にのみ残す
必要はなく、図４に示すように（Ｂａ，Ｓｒ）ＴｉＯ3
の表面が露出する構造であればよい。４０１はシリコン
（１００）基板、４０２は下部電極のＰｔ（５０ｎｍ）
／Ｔａ（５０ｎｍ）積層膜、４０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、４０４は上部電極
のＴｉＮ（５０ｎｍ）、４０５はＳｉ3 Ｎ4 である。図
４に示す構造はＳｉ3 Ｎ4 を表面が平坦になるまで厚く
推積させ、（Ｂａ，Ｓｒ）ＴｉＯ3 の表面が露出するま
でエッチングバックすることにより作製することができ
る。この構造でも同じ効果が得られることを確認した。
【００１６】図５は請求項３に述べた第３の発明の薄膜
キャパシタの断面図の一例である。５０１はシリコン
（１００）基板、５０２は下部電極Ｐｔ（５０ｎｍ）／
Ｔａ（５０ｎｍ）積層膜、５０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、５０４は上部電極
のＴｉＮ（５０ｎｍ）、５０５はＳｉ3 Ｎ4 である。ま
ず、下部電極のＰｔ／Ｔａ積層膜をＤＣマグネトロンス
パッタ法により基板温度は室温で成膜した。つづいて高
誘電率膜の（Ｂａ，Ｓｒ）ＴｉＯ3 はイオンビームスパ
ッタ法により基板温度４００℃、ビーム電圧１０００
Ｖ、ビーム電流４０ｍＡで成膜した。上部電極のＴｉＮ
はスパッタガス中にＮ2 を混合した反応性ＤＣスパッタ
法により作製した。ＡｒとＨＢｒを用いた低圧ＥＣＲエ
ッチング法により上部電極と高誘電率膜と下部電極を所
望の形状に加工した後、Ｓｉ3 Ｎ4 膜をシランとアンモ
ニアを原料としたプラズマＣＶＤ法により上部電極と高
誘電率膜と下部電極の凹凸を象って成膜した。しかるの
ちにＣＦ4 を用いた異方性エッチングにより上部電極と
高誘電率膜と下部電極の側壁のみにＳｉ3 Ｎ4 が残るよ
うにエッチングした。
キャパシタの断面図の一例である。５０１はシリコン
（１００）基板、５０２は下部電極Ｐｔ（５０ｎｍ）／
Ｔａ（５０ｎｍ）積層膜、５０３は高誘電率膜の（Ｂ
ａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、５０４は上部電極
のＴｉＮ（５０ｎｍ）、５０５はＳｉ3 Ｎ4 である。ま
ず、下部電極のＰｔ／Ｔａ積層膜をＤＣマグネトロンス
パッタ法により基板温度は室温で成膜した。つづいて高
誘電率膜の（Ｂａ，Ｓｒ）ＴｉＯ3 はイオンビームスパ
ッタ法により基板温度４００℃、ビーム電圧１０００
Ｖ、ビーム電流４０ｍＡで成膜した。上部電極のＴｉＮ
はスパッタガス中にＮ2 を混合した反応性ＤＣスパッタ
法により作製した。ＡｒとＨＢｒを用いた低圧ＥＣＲエ
ッチング法により上部電極と高誘電率膜と下部電極を所
望の形状に加工した後、Ｓｉ3 Ｎ4 膜をシランとアンモ
ニアを原料としたプラズマＣＶＤ法により上部電極と高
誘電率膜と下部電極の凹凸を象って成膜した。しかるの
ちにＣＦ4 を用いた異方性エッチングにより上部電極と
高誘電率膜と下部電極の側壁のみにＳｉ3 Ｎ4 が残るよ
うにエッチングした。
【００１７】従来は５０５の側壁をＳｉＯ2 を主成分と
する酸化物薄膜としていた。この場合、ＳｉＯ2 成膜時
に下部電極が側壁から酸化されて抵抗値が増加し、１Ｍ
Ｈｚ以上の高周波において容量値が減少したり、設計し
た通りの電極面積が得られなかったりした。本発明では
これをＳｉ3 Ｎ4 膜にすることで下部電極（この場合は
特にＴａ）の側壁からの酸化を抑制することができ、１
０ＭＨｚまでの測定においてほぼ一定の容量値を示す良
好な周波数特性が得られ、リーク電流も５Ｖ印加時１０
-8Ａ／ｃｍ2 以下の良好な電流電圧特性が得られた。
する酸化物薄膜としていた。この場合、ＳｉＯ2 成膜時
に下部電極が側壁から酸化されて抵抗値が増加し、１Ｍ
Ｈｚ以上の高周波において容量値が減少したり、設計し
た通りの電極面積が得られなかったりした。本発明では
これをＳｉ3 Ｎ4 膜にすることで下部電極（この場合は
特にＴａ）の側壁からの酸化を抑制することができ、１
０ＭＨｚまでの測定においてほぼ一定の容量値を示す良
好な周波数特性が得られ、リーク電流も５Ｖ印加時１０
-8Ａ／ｃｍ2 以下の良好な電流電圧特性が得られた。
【００１８】なお、Ｓｉ3 Ｎ4 膜は上部電極ＴｉＮと高
誘電率膜（Ｂａ，Ｓｒ）ＴｉＯ3 と下部電極Ｐｔ／Ｔａ
の側壁にのみ残す必要はなく、第６図に示すようにＴｉ
Ｎの表面が露出する構造であればよい。６０１はシリコ
ン（１００）基板、６０２は下部電極のＰｔ（５０ｎ
ｍ）／Ｔａ（５０ｎｍ）積層膜、６０３は高誘電率膜の
（Ｂａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、６０４は上部
電極のＴｉＮ（５０ｎｍ）、６０５はＳｉ3 Ｎ4 であ
る。第６図に示す構造はＳｉ3 Ｎ4 を表面が平坦になる
まで厚く堆積させ、ＴｉＮの表面が露出するまでエッチ
バックすることにより作製することができる。この構造
でも同じ効果が得られることを確認した。
誘電率膜（Ｂａ，Ｓｒ）ＴｉＯ3 と下部電極Ｐｔ／Ｔａ
の側壁にのみ残す必要はなく、第６図に示すようにＴｉ
Ｎの表面が露出する構造であればよい。６０１はシリコ
ン（１００）基板、６０２は下部電極のＰｔ（５０ｎ
ｍ）／Ｔａ（５０ｎｍ）積層膜、６０３は高誘電率膜の
（Ｂａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、６０４は上部
電極のＴｉＮ（５０ｎｍ）、６０５はＳｉ3 Ｎ4 であ
る。第６図に示す構造はＳｉ3 Ｎ4 を表面が平坦になる
まで厚く堆積させ、ＴｉＮの表面が露出するまでエッチ
バックすることにより作製することができる。この構造
でも同じ効果が得られることを確認した。
【００１９】図７は請求項４に述べた第４の発明の薄膜
キャパシタ集積回路の断面図の一例である。７０１はシ
リコン（１００）基板、７０２は下部電極Ｐｔ（５０ｎ
ｍ）／ＴｉＮ（５０ｎｍ）積層膜、７０３は高誘電率膜
の（Ｂａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、７０４は上
部電極のＴｉＮ（５０ｎｍ）、７０５は層間絶縁膜のＳ
ｉＯ2 である。まず、下部電極のＰｔ／ＴｉＮ積層膜を
ＤＣマグネトロンスパッタ法により基板温度は室温で堆
積した。ＴｉＮはスパッタガス中にＮ2 を混合した反応
性ＤＣスパッタ法により製作した。つづいて高誘電率膜
の（Ｂａ，Ｓｒ）ＴｉＯ3 はイオンビームスパッタ法に
より基板温度４００℃、ビーム電圧１０００Ｖ、ビーム
電流４０ｍＡで成膜した。ＡｒとＨＢｒを用いた低圧Ｅ
ＣＲエッチング法により高誘電率膜と下部電極を所望の
形状に加工した後、層間絶縁膜のＳｉＯ2 をシランとＮ
2 Ｏを原料としたプラズマＣＶＤ法により高誘電率膜の
表面が埋め込まれるまでほぼ同じ高さになるまで堆積し
た。しかるのちにＣＦ4 を用いた異方性エッチングによ
り高誘電率膜と下部電極の側壁のみにＳｉＯ2 が残るよ
うにエッチングした。上部電極のＴｉＮはスパッタガス
中にＮ2 を混合した反応性ＤＣスパッタ法により作製し
た。
キャパシタ集積回路の断面図の一例である。７０１はシ
リコン（１００）基板、７０２は下部電極Ｐｔ（５０ｎ
ｍ）／ＴｉＮ（５０ｎｍ）積層膜、７０３は高誘電率膜
の（Ｂａ，Ｓｒ）ＴｉＯ3 （１００ｎｍ）、７０４は上
部電極のＴｉＮ（５０ｎｍ）、７０５は層間絶縁膜のＳ
ｉＯ2 である。まず、下部電極のＰｔ／ＴｉＮ積層膜を
ＤＣマグネトロンスパッタ法により基板温度は室温で堆
積した。ＴｉＮはスパッタガス中にＮ2 を混合した反応
性ＤＣスパッタ法により製作した。つづいて高誘電率膜
の（Ｂａ，Ｓｒ）ＴｉＯ3 はイオンビームスパッタ法に
より基板温度４００℃、ビーム電圧１０００Ｖ、ビーム
電流４０ｍＡで成膜した。ＡｒとＨＢｒを用いた低圧Ｅ
ＣＲエッチング法により高誘電率膜と下部電極を所望の
形状に加工した後、層間絶縁膜のＳｉＯ2 をシランとＮ
2 Ｏを原料としたプラズマＣＶＤ法により高誘電率膜の
表面が埋め込まれるまでほぼ同じ高さになるまで堆積し
た。しかるのちにＣＦ4 を用いた異方性エッチングによ
り高誘電率膜と下部電極の側壁のみにＳｉＯ2 が残るよ
うにエッチングした。上部電極のＴｉＮはスパッタガス
中にＮ2 を混合した反応性ＤＣスパッタ法により作製し
た。
【００２０】１つの基板上に高誘電率膜を容量形成部に
用いた薄膜キャパシタを２つ以上集積する場合、図４に
おける４０５の部分まで高誘電率膜を用いると隣合う２
つのキャパシタ間の距離が小さくなるにしたがってカッ
プリング容量が大きくなり、回路の誤動作の原因とな
る。しかし本実施例にあるように、低誘電率の層間絶縁
膜を埋め込むことによってカップリング容量を実際の薄
膜キャパシタの容量に比べて無視できるほど充分小さく
することができ、誤動作を防ぐことができた。
用いた薄膜キャパシタを２つ以上集積する場合、図４に
おける４０５の部分まで高誘電率膜を用いると隣合う２
つのキャパシタ間の距離が小さくなるにしたがってカッ
プリング容量が大きくなり、回路の誤動作の原因とな
る。しかし本実施例にあるように、低誘電率の層間絶縁
膜を埋め込むことによってカップリング容量を実際の薄
膜キャパシタの容量に比べて無視できるほど充分小さく
することができ、誤動作を防ぐことができた。
【００２１】なお、図８に示すように下部電極と高誘電
率膜と上部電極を積層した後、所望の形状に加工して、
上部電極の表面が露出するように薄膜キャパシタ間を層
間絶縁膜で埋め込んだ構造でもよい。
率膜と上部電極を積層した後、所望の形状に加工して、
上部電極の表面が露出するように薄膜キャパシタ間を層
間絶縁膜で埋め込んだ構造でもよい。
【００２２】また、図９に示すように、各キャパシタの
下部電極の側壁にのみ低誘電率の層間絶縁膜９０５があ
る場合、キャパシタ間の距離が小さくなるに従ってカッ
プリング容量が増加するため、第２の層間絶縁膜９０６
をキャパシタ間に埋め込むことにより同様の効果が得ら
れる。層間絶縁膜９０５がない場合にも層間絶縁膜９０
６を設けることによって同様の効果が得られる。
下部電極の側壁にのみ低誘電率の層間絶縁膜９０５があ
る場合、キャパシタ間の距離が小さくなるに従ってカッ
プリング容量が増加するため、第２の層間絶縁膜９０６
をキャパシタ間に埋め込むことにより同様の効果が得ら
れる。層間絶縁膜９０５がない場合にも層間絶縁膜９０
６を設けることによって同様の効果が得られる。
【００２３】なお、下部電極として、Ｐｔ／ＴｉＮの代
わりにエッチング後の側壁からの酸化が問題となるＰｔ
／Ｔａを用いた場合、層間絶縁膜にＳｉ3 Ｎ4 を用いた
ほうが各キャパシタ間のカップリング容量の増加を抑制
できると同時に、実施例に示したように下部電極の酸化
による抵抗率の増加を抑制することができる。
わりにエッチング後の側壁からの酸化が問題となるＰｔ
／Ｔａを用いた場合、層間絶縁膜にＳｉ3 Ｎ4 を用いた
ほうが各キャパシタ間のカップリング容量の増加を抑制
できると同時に、実施例に示したように下部電極の酸化
による抵抗率の増加を抑制することができる。
【００２４】また、本実施例では薄膜キャパシタのみが
集積された例を挙げたが、同一基板上にトランジスタや
抵抗が集積されている場合にも同様の効果が得られる。
集積された例を挙げたが、同一基板上にトランジスタや
抵抗が集積されている場合にも同様の効果が得られる。
【００２５】なお、上記４つの実施例では高誘電率膜と
してチタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）
ＴｉＯ3 ）の例を述べたが、本発明は、高誘電率膜とし
て化学式がＡＢＯ3 で表され、それぞれＡとしてＢａ、
Ｓｒ、Ｐｂ、Ｌａ、Ｌｉ、Ｋのうち少なくとも１種以
上、ＢとしてＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆ
ｅ、Ｚｎ、Ｗのうち少なくとも１種以上からなるもの、
例えば、ＳｒＴｉＯ3 、ＰｂＴｉＯ3 、Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 、Ｐｂ
（Ｍｇ，Ｎｂ）Ｏ3 、Ｐｂ（Ｍｇ，Ｗ）Ｏ3 、Ｐｂ（Ｚ
ｎ，Ｎｂ）Ｏ3 、ＬｉＴａＯ3 、ＬｉＮｂＯ3 、ＫＴａ
Ｏ3 など、あるいはそれ以外の化学式の、Ｔａ2 Ｏ5、
Ｂｉ4 Ｔｉ3 Ｏ12、ＢａＭｇＦ4 、などを用いても有効
である。
してチタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）
ＴｉＯ3 ）の例を述べたが、本発明は、高誘電率膜とし
て化学式がＡＢＯ3 で表され、それぞれＡとしてＢａ、
Ｓｒ、Ｐｂ、Ｌａ、Ｌｉ、Ｋのうち少なくとも１種以
上、ＢとしてＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆ
ｅ、Ｚｎ、Ｗのうち少なくとも１種以上からなるもの、
例えば、ＳｒＴｉＯ3 、ＰｂＴｉＯ3 、Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 、Ｐｂ
（Ｍｇ，Ｎｂ）Ｏ3 、Ｐｂ（Ｍｇ，Ｗ）Ｏ3 、Ｐｂ（Ｚ
ｎ，Ｎｂ）Ｏ3 、ＬｉＴａＯ3 、ＬｉＮｂＯ3 、ＫＴａ
Ｏ3 など、あるいはそれ以外の化学式の、Ｔａ2 Ｏ5、
Ｂｉ4 Ｔｉ3 Ｏ12、ＢａＭｇＦ4 、などを用いても有効
である。
【００２６】
【発明の効果】以上説明したように、本発明では下部電
極、あるいは下部電極と誘電体、あるいは下部電極と誘
電体と上部電極の側面にシリコン窒化膜から成る層間絶
縁膜を設けることによって下部電極の側壁が後工程で酸
化されて抵抗値が増加することを抑制し、良好な周波数
特性と電流電圧特性を得ることができるという効果があ
る。また、薄膜キャパシタ集積回路において各キャパシ
タ間を少なくとも１つ以上の低誘電率の層間絶縁膜で埋
め込むことによって、カップリング容量を低減させ、回
路の誤動作を抑えることができるという効果がある。
極、あるいは下部電極と誘電体、あるいは下部電極と誘
電体と上部電極の側面にシリコン窒化膜から成る層間絶
縁膜を設けることによって下部電極の側壁が後工程で酸
化されて抵抗値が増加することを抑制し、良好な周波数
特性と電流電圧特性を得ることができるという効果があ
る。また、薄膜キャパシタ集積回路において各キャパシ
タ間を少なくとも１つ以上の低誘電率の層間絶縁膜で埋
め込むことによって、カップリング容量を低減させ、回
路の誤動作を抑えることができるという効果がある。
【図１】第１の発明の実施例を示す図である。
【図２】第１の発明の実施例を示す図である。
【図３】第２の発明の実施例を示す図である。
【図４】第２の発明の実施例を示す図である。
【図５】第３の発明の実施例を示す図である。
【図６】第３の発明の実施例を示す図である。
【図７】第４の発明の施例を示す図である。
【図８】第４の発明の実施例を示す図である。
【図９】第４の発明の実施例を示す図である。
１０１，２０１，３０１，４０１，５０１，６０１，７
０１，８０１，９０１シリコン基板 １０２，２０２，３０２，４０２，５０２，６０２，８
０２，９０２ Ｐｔ／Ｔａ １０３，２０３，３０３，４０３，５０３，６０３，７
０３，８０３，９０３（Ｂａ，Ｓｒ）ＴｉＯ3 １０４，２０４，３０４，４０４，５０４，６０４，７
０２，７０４，８０４，９０４ ＴｉＮ １０５，２０５，３０５，４０５，５０５，６０５ Ｓ
ｉ3 Ｎ4 ７０５，８０５，９０５，９０６ ＳｉＯ２
０１，８０１，９０１シリコン基板 １０２，２０２，３０２，４０２，５０２，６０２，８
０２，９０２ Ｐｔ／Ｔａ １０３，２０３，３０３，４０３，５０３，６０３，７
０３，８０３，９０３（Ｂａ，Ｓｒ）ＴｉＯ3 １０４，２０４，３０４，４０４，５０４，６０４，７
０２，７０４，８０４，９０４ ＴｉＮ １０５，２０５，３０５，４０５，５０５，６０５ Ｓ
ｉ3 Ｎ4 ７０５，８０５，９０５，９０６ ＳｉＯ２
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月１１日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
Claims (4)
- 【請求項１】 基板上に下部電極、高誘電率の誘電体、
上部電極が順次積層された薄膜キャパシタであって、所
望の形状に加工した下部電極の表面が露出するように下
部電極外周側面が層間絶縁膜により覆われており、該層
間絶縁膜がシリコン窒化膜からなることを特徴とする薄
膜キャパシタ。 - 【請求項２】 基板上に下部電極、高誘電率の誘電体、
上部電極が順次積層された薄膜キャパシタであって、所
望の形状に加工した高誘電率の誘電体の表面が露出する
ように下部電極と誘電体の外周側面が層間絶縁膜により
覆われており、該層間絶縁膜がシリコン窒化膜からなる
ことを特徴とする薄膜キャパシタ。 - 【請求項３】 基板上に下部電極、高誘電率の誘電体、
上部電極が順次積層された薄膜キャパシタであって、所
望の形状に加工した上部電極の表面が露出するように上
部電極と誘電体と下部電極の外周側面が層間絶縁膜によ
り覆われており、該層間絶縁膜がシリコン窒化膜からな
ることを特徴とする薄膜キャパシタ。 - 【請求項４】 基板上に下部電極、高誘電率の誘電体、
上部電極が順次積層された薄膜キャパシタが複数個存在
する集積回路であって、隣合う２つのキャパシタが少な
くとも１つ以上の低誘電率の層間絶縁膜により分離され
ていることを特徴とする集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147020A JP2884917B2 (ja) | 1992-06-08 | 1992-06-08 | 薄膜キャパシタおよび集積回路 |
| US08/073,066 US5539613A (en) | 1992-06-08 | 1993-06-08 | Compact semiconductor device including a thin film capacitor of high reliability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147020A JP2884917B2 (ja) | 1992-06-08 | 1992-06-08 | 薄膜キャパシタおよび集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06314768A true JPH06314768A (ja) | 1994-11-08 |
| JP2884917B2 JP2884917B2 (ja) | 1999-04-19 |
Family
ID=15420734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4147020A Expired - Lifetime JP2884917B2 (ja) | 1992-06-08 | 1992-06-08 | 薄膜キャパシタおよび集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5539613A (ja) |
| JP (1) | JP2884917B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144051A (en) * | 1997-05-30 | 2000-11-07 | Nec Corporation | Semiconductor device having a metal-insulator-metal capacitor |
| JP2003243625A (ja) * | 2002-02-19 | 2003-08-29 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
| JP2009010424A (ja) * | 2008-10-09 | 2009-01-15 | Seiko Epson Corp | メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 |
| JPWO2017026207A1 (ja) * | 2015-08-11 | 2018-05-10 | 株式会社村田製作所 | コンデンサ搭載フィルム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW386289B (en) * | 1997-07-03 | 2000-04-01 | Matsushita Electronics Corp | Capacitance element and manufacturing thereof |
| TW419811B (en) * | 1998-08-07 | 2001-01-21 | Matsushita Electronics Corp | Semiconductor device and its manufacturing method |
| US6538300B1 (en) * | 2000-09-14 | 2003-03-25 | Vishay Intertechnology, Inc. | Precision high-frequency capacitor formed on semiconductor substrate |
| US7151036B1 (en) * | 2002-07-29 | 2006-12-19 | Vishay-Siliconix | Precision high-frequency capacitor formed on semiconductor substrate |
| AU2001296281A1 (en) | 2000-09-21 | 2002-04-02 | Michaeld. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
| US6890629B2 (en) * | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
| US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| JP5234521B2 (ja) * | 2009-08-21 | 2013-07-10 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214453A (ja) * | 1985-07-11 | 1987-01-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0376262A (ja) * | 1989-08-18 | 1991-04-02 | Nec Corp | 半導体装置 |
| JPH0498871A (ja) * | 1990-08-17 | 1992-03-31 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
| JPH02183569A (ja) * | 1989-01-10 | 1990-07-18 | Seiko Epson Corp | 強誘電体記憶装置 |
| US5053917A (en) * | 1989-08-30 | 1991-10-01 | Nec Corporation | Thin film capacitor and manufacturing method thereof |
| JP2573384B2 (ja) * | 1990-01-24 | 1997-01-22 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| JPH0414862A (ja) * | 1990-05-08 | 1992-01-20 | Nec Corp | 半導体装置 |
| US5198384A (en) * | 1991-05-15 | 1993-03-30 | Micron Technology, Inc. | Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction |
| US5303182A (en) * | 1991-11-08 | 1994-04-12 | Rohm Co., Ltd. | Nonvolatile semiconductor memory utilizing a ferroelectric film |
| US5206788A (en) * | 1991-12-12 | 1993-04-27 | Ramtron Corporation | Series ferroelectric capacitor structure for monolithic integrated circuits and method |
| US5212620A (en) * | 1992-03-03 | 1993-05-18 | Radiant Technologies | Method for isolating SiO2 layers from PZT, PLZT, and platinum layers |
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
-
1992
- 1992-06-08 JP JP4147020A patent/JP2884917B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-08 US US08/073,066 patent/US5539613A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214453A (ja) * | 1985-07-11 | 1987-01-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0376262A (ja) * | 1989-08-18 | 1991-04-02 | Nec Corp | 半導体装置 |
| JPH0498871A (ja) * | 1990-08-17 | 1992-03-31 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144051A (en) * | 1997-05-30 | 2000-11-07 | Nec Corporation | Semiconductor device having a metal-insulator-metal capacitor |
| JP2003243625A (ja) * | 2002-02-19 | 2003-08-29 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
| JP2009010424A (ja) * | 2008-10-09 | 2009-01-15 | Seiko Epson Corp | メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 |
| JP4678430B2 (ja) * | 2008-10-09 | 2011-04-27 | セイコーエプソン株式会社 | メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 |
| JPWO2017026207A1 (ja) * | 2015-08-11 | 2018-05-10 | 株式会社村田製作所 | コンデンサ搭載フィルム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2884917B2 (ja) | 1999-04-19 |
| US5539613A (en) | 1996-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5499207A (en) | Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same | |
| US6184044B1 (en) | Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure | |
| US6399521B1 (en) | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same | |
| JP3452763B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| US20020197790A1 (en) | Method of making a compound, high-K, gate and capacitor insulator layer | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JPH11330411A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2884917B2 (ja) | 薄膜キャパシタおよび集積回路 | |
| JP2788835B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| JP2715736B2 (ja) | 半導体装置の製造方法 | |
| KR0183868B1 (ko) | 강유전체막 및 그의 형성방법 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| JP2004014916A (ja) | 半導体装置及びその製造方法 | |
| JP3087672B2 (ja) | 薄膜キャパシタ | |
| JPH10335602A (ja) | 半導体容量素子構造および製造方法 | |
| JPH09246496A (ja) | 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法 | |
| JPH0687493B2 (ja) | 薄膜コンデンサ | |
| US6333534B1 (en) | Semiconductor device and method of fabricating | |
| US6919593B2 (en) | Semiconductor memory device and method of fabricating the same | |
| US6812510B2 (en) | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| US6884674B2 (en) | Method for fabricating a semiconductor device including a capacitance insulating film having a perovskite structure | |
| JP2001189422A (ja) | 薄膜キャパシタの製造方法 | |
| JP2000174228A (ja) | 半導体集積回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |