JPH06295956A - 自動レイアウトのセル配置法 - Google Patents

自動レイアウトのセル配置法

Info

Publication number
JPH06295956A
JPH06295956A JP5081607A JP8160793A JPH06295956A JP H06295956 A JPH06295956 A JP H06295956A JP 5081607 A JP5081607 A JP 5081607A JP 8160793 A JP8160793 A JP 8160793A JP H06295956 A JPH06295956 A JP H06295956A
Authority
JP
Japan
Prior art keywords
cells
clock
wiring
automatic layout
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5081607A
Other languages
English (en)
Inventor
Tomonori Yanagida
智則 柳田
Takashi Ienaga
隆 家永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP5081607A priority Critical patent/JPH06295956A/ja
Publication of JPH06295956A publication Critical patent/JPH06295956A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】スタンダードセル方式の自動レイアウトにおい
てクロック配線を制御し、クロック遅延のばらつきによ
るラッチ筒抜け等の不具合を解消する。 【構成】自動レイアウトを行う前に、クロックが入るラ
ッチのセル用のサイトの列e,gを作成し、そのサイト
以外にはラッチのセルが配置されないようにする。作成
したサイトを1列、または2列おきに配列することによ
り、クロックを列方向に配線させ、クロック遅延のばら
つきをなくす。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は自動レイアウトのセル配
置法に関し、特にスタンダードセル方式の自動レイアウ
トのセル配置法に関する。
【0002】
【従来の技術】従来、スタンダードセル方式の自動レイ
アウトでは、何も指定しないでクロック配線を行うと、
特性を無視した配線になってしまう。この場合、クロッ
クの遅延がばらつきskew(クロック遅延の差)によ
ってラッチ筒抜け等の不具合を起こす。
【0003】そこで、次の方法が考えられている。
【0004】(1)クロック配線を他の配線よりも優先
的に引かせる(参考文献としては、Cdance社のC
ell3 Ensembleマニュアル)。
【0005】(2)クロックの幹線を予め手書き配線
し、その後で自動配線を行う。
【0006】以上の工夫がなされていた。(1)の従来
例を示す図2を参照すると、ここで、セル9a〜16a
はラッチのセル、セル20b〜38bはそれ以外のセル
で、さらにクロック配線c,クロックの入力dがある。
列iから列lまで、セル群がある。ここで、クロック遅
延は配線長に比例するので、skew(クロック遅延の
差)はクロック配線cの最長と最短の差が小さい程小さ
くなると考えられる。よって、クロック遅延のばらつき
の判断材料として、クロックの配線長を考慮し再び図2
を参照すると、セル15aに入力する配線が最短、セル
16aに入力する配線が最長で、その配線長の差はかな
り大きい。
【0007】次に上記(2)の従来例を示す図3を参照
すると、ここでセル17a〜24aはラッチのセル、セ
ル39b〜57bはそれ以外のセルで、またクロック配
線cがある。列mから列pまで、セル群がある。列oの
row(セルの並び)列pのrowとの間の配線qが手
書きで配線したクロックの幹線で、これによって直接配
線qからクロックをとり、配線が短くなる部分もある
が、入力するクロックの配線長の差で見ると最短の配線
24a、最長の配線21aのように大きいセルも存在す
る。
【0008】
【発明が解決しようとする課題】前述した(1),
(2)の工夫を行うことにより、クロック配線が短くな
り、一応特性上有利になるが、skewの目安となるク
ロックの配線長の差は依然大きく、クロック遅延のばら
つきは解消されず、このことはさらに高速化した場合特
に問題となり、この傾向はセルやrowの数が増える程
顕著となり、ラッチ筒抜け等の不具合を起こす。
【0009】
【課題を解決するための手段】本発明の自動レイアウト
のセル配置法は、クロック信号が入力されるラッチのセ
ルがある列とない列に分けて配置することを特徴とす
る。
【0010】
【実施例】本発明の一実施例を示す図1を参照すると、
この実施例は、自動レイアウトを行う前に、ネットリス
トやライブラリ等を変更することにより、クロックが必
ず入るラッチのセル用のサイト(セルを置くことが出来
る領域)を作成し、そのサイト以外にはラッチのセルが
配置されないようにする。
【0011】即ち図1に示すように、セル1a〜8aは
ラッチのセルで、セル1b〜19bはそれ以外のセルで
ある。さらにクロック配線c,クロック入力dがある。
列e,gは、作成したサイトで、ラッチのセルはこの領
域にだけ置くことが出来るようにする。
【0012】作成したサイトを1列または2列おきに並
べることにより、ラッチのセルが縦方向より横方向で密
になり、クロックを列方向(row方向)に配線させる
ことが出来る。よって、図1を見ても明らかなように、
クロック配線cがシングルになり、配線長の差が小さく
なる。
【0013】次に、ラッチのセル用のサイトの配列につ
いてであるが、間にラッチのセルがない列が多い程、ラ
ッチのセルの横方向の結びつきが強くなるが、同時に、
ラッチを置ける自由度も低くなり、レイアウト上好まし
くない。
【0014】試行を重ねた結果によれば、ラッチのセル
用のサイトを1列おきに2列配置した場合が最も妥当で
あった。
【0015】
【発明の効果】以上説明したように、本発明によれば、
自動レイアウトのクロック配線を制御でき、クロック遅
延のバラツキを少なく出来る為、ラッチ筒抜け等の不具
合を解消することが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例の平面図である。
【図2】クロック配線を他の配線よりも優先させた従来
例の平面図である。
【図3】クロックの幹線を予め手書き配線してその後で
自動配線を行った従来例の平面図である。
【符号の説明】
1a〜24a ラッチのセル 1b〜57b ラッチ以外のセル c クロック配線 d クロックの入力 e,g ラッチのセル用のサイト f,h ラッチのセルを置くことが出来ないrow q クロックの幹線 i,j,k,l,m,n,o,p 何も条件づけされ
ていないrow

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 スタンダードセル配置の際に、クロック
    信号が入力されるラッチのセルがある列とない列とに分
    けて配置することを特徴とする自動レイアウトのセル配
    置法。
  2. 【請求項2】 前記ある列とない列とが1列おきまたは
    2列おきになっている請求項1記載の自動レイアウトの
    セル配置法。
JP5081607A 1993-04-08 1993-04-08 自動レイアウトのセル配置法 Withdrawn JPH06295956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5081607A JPH06295956A (ja) 1993-04-08 1993-04-08 自動レイアウトのセル配置法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5081607A JPH06295956A (ja) 1993-04-08 1993-04-08 自動レイアウトのセル配置法

Publications (1)

Publication Number Publication Date
JPH06295956A true JPH06295956A (ja) 1994-10-21

Family

ID=13751012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5081607A Withdrawn JPH06295956A (ja) 1993-04-08 1993-04-08 自動レイアウトのセル配置法

Country Status (1)

Country Link
JP (1) JPH06295956A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882508A (en) * 1988-03-14 1989-11-21 International Business Machines Dual flux path voice coil motor
US8341583B2 (en) 2007-10-09 2012-12-25 Fujitsu Limited Packaging design supporting device and packaging design supporting method for semiconductor integrated circuit and recording medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882508A (en) * 1988-03-14 1989-11-21 International Business Machines Dual flux path voice coil motor
US8341583B2 (en) 2007-10-09 2012-12-25 Fujitsu Limited Packaging design supporting device and packaging design supporting method for semiconductor integrated circuit and recording medium

Similar Documents

Publication Publication Date Title
KR950021227A (ko) Lsi용 상호접속 배선 설계 방법
JP2009205623A (ja) テキスト表示装置、テキスト表示方法及びプログラム
JPH06295956A (ja) 自動レイアウトのセル配置法
US20060279524A1 (en) Display panel and rescue method
JPH09181187A (ja) 集積回路のクロック配線設計法
JPS61226943A (ja) 自動配置配線用標準セル
CN109545172A (zh) 一种分离式音符生成方法及装置
JP2771165B2 (ja) 半導体集積回路装置のレイアウト設計方法
JPH07123139B2 (ja) 半導体論理集積回路装置のレイアウト方法
JP2783216B2 (ja) 半導体装置の配線方法
JP2003223606A (ja) 表示制御プログラムおよび記録媒体
JP3541782B2 (ja) 半導体集積回路の設計方法
JPH07109583B2 (ja) カラム内スクロ−ル表示方式
JPS581181A (ja) 液晶表示パネル
JPH04335698A (ja) プロセス監視装置
JPH08161891A (ja) 標準セルおよびレイアウト設計装置
JPH01227182A (ja) 地図情報運用装置
JPS61120279A (ja) 半導体集積回路のレイアウト方式
JPS6151939A (ja) 半導体ウエハ−
JPH03194950A (ja) チャネル配線装置
JPS62119635A (ja) プログラム表示方式
JPS6177889A (ja) 画面制御装置
JPH01186648A (ja) ゲートアレイ集積回路
JPS63215051A (ja) 半導体装置の配線方式
JPS63187647A (ja) マスタ−スライス方式の半導体集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704