JPH06291219A - Ａｓｉｃ・ｍｐｕ搭載モジュール - Google Patents
Ａｓｉｃ・ｍｐｕ搭載モジュールInfo
- Publication number
- JPH06291219A JPH06291219A JP9884593A JP9884593A JPH06291219A JP H06291219 A JPH06291219 A JP H06291219A JP 9884593 A JP9884593 A JP 9884593A JP 9884593 A JP9884593 A JP 9884593A JP H06291219 A JPH06291219 A JP H06291219A
- Authority
- JP
- Japan
- Prior art keywords
- asic
- mpu
- module
- design
- external unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 ＡＳＩＣとＭＰＵと外部ユニットを含むシス
テムの、設計期間を短縮させコストを低減させる。 【構成】 ピングリッドアレイ基板１０にＡＳＩＣ２１
とＭＰＵ２５とクロック用水晶発振素子２２と、リセッ
ト用ＩＣ２３と、インピーダンス調整用抵抗ユニット２
６と、リップル除去用コンデンサ２４のみを搭載して、
ＡＳＩＣ・ＭＰＵ搭載モジュールＭを形成する。モジュ
ールＭの設計と外部ユニットの設計は別個に行うことが
でき、システムの形成は、モジュールの端子を選択して
外部ユニットと接続することにより容易に行われる。こ
れにより、システムの設計期間を短縮させることがで
き、設計コストを低減させることができる。
テムの、設計期間を短縮させコストを低減させる。 【構成】 ピングリッドアレイ基板１０にＡＳＩＣ２１
とＭＰＵ２５とクロック用水晶発振素子２２と、リセッ
ト用ＩＣ２３と、インピーダンス調整用抵抗ユニット２
６と、リップル除去用コンデンサ２４のみを搭載して、
ＡＳＩＣ・ＭＰＵ搭載モジュールＭを形成する。モジュ
ールＭの設計と外部ユニットの設計は別個に行うことが
でき、システムの形成は、モジュールの端子を選択して
外部ユニットと接続することにより容易に行われる。こ
れにより、システムの設計期間を短縮させることがで
き、設計コストを低減させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＳＩＣ（特定用途向
け集積回路）及びＭＰＵ（マイクロプロセッサ）等を単
一配線基板上に搭載したモジュールに関する。
け集積回路）及びＭＰＵ（マイクロプロセッサ）等を単
一配線基板上に搭載したモジュールに関する。
【０００２】
【従来の技術】従来、ＭＰＵにユーザー所望のＡＳＩＣ
及び外部ユニットを加えて１枚の配線基板に組み付けて
所定のシステムを構成することが広く行われていた。ま
た、かかるシステムの構成をコンパクトにするために、
ＡＳＩＣ自体にＭＰＵ等を組み込んで集積化させたもの
もあった。
及び外部ユニットを加えて１枚の配線基板に組み付けて
所定のシステムを構成することが広く行われていた。ま
た、かかるシステムの構成をコンパクトにするために、
ＡＳＩＣ自体にＭＰＵ等を組み込んで集積化させたもの
もあった。
【０００３】
【発明が解決しようとする課題】しかし、上記のような
システムを設計する場合、ＡＳＩＣの設計等が進んでピ
ンの配置が決まった後でないと、配線基板の設計を行う
ことができず、このためモジュールの設計期間が長期に
なりかつ設計コストが増大するという問題があった。ま
た、ＡＳＩＣ自体にＭＰＵ等を組み込んで集積化させる
方法については、ＩＣの集積度が高くなるため設計コス
トや製造歩留りの点から、量産性のないＡＳＩＣ使用製
品に採用することはコスト面で難しかった。本発明は、
上記した問題を解決しようとするもので、ＡＳＩＣ及び
ＭＰＵ搭載モジュールに汎用性を持たせ、ユーザーにと
って設計期間の短縮とコストの低減をもたらすＡＳＩＣ
・ＭＰＵ搭載モジュールを提供することを目的とする。
システムを設計する場合、ＡＳＩＣの設計等が進んでピ
ンの配置が決まった後でないと、配線基板の設計を行う
ことができず、このためモジュールの設計期間が長期に
なりかつ設計コストが増大するという問題があった。ま
た、ＡＳＩＣ自体にＭＰＵ等を組み込んで集積化させる
方法については、ＩＣの集積度が高くなるため設計コス
トや製造歩留りの点から、量産性のないＡＳＩＣ使用製
品に採用することはコスト面で難しかった。本発明は、
上記した問題を解決しようとするもので、ＡＳＩＣ及び
ＭＰＵ搭載モジュールに汎用性を持たせ、ユーザーにと
って設計期間の短縮とコストの低減をもたらすＡＳＩＣ
・ＭＰＵ搭載モジュールを提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、上記請求項１に係る発明の構成上の特徴は、ＡＳＩ
Ｃと、ＭＰＵと、リセット装置と、クロック用水晶発振
素子と、インピーダンス調整用抵抗ユニットと、リップ
ル除去用コンデンサのみを単一配線基板上に搭載したこ
とにある。
に、上記請求項１に係る発明の構成上の特徴は、ＡＳＩ
Ｃと、ＭＰＵと、リセット装置と、クロック用水晶発振
素子と、インピーダンス調整用抵抗ユニットと、リップ
ル除去用コンデンサのみを単一配線基板上に搭載したこ
とにある。
【０００５】また、上記請求項２に係る発明の構成上の
特徴は、前記請求項１に記載のＡＳＩＣ・ＭＰＵ搭載モ
ジュールにおいて、配線基板をピングリッドアレイ型の
基板としたことにある。
特徴は、前記請求項１に記載のＡＳＩＣ・ＭＰＵ搭載モ
ジュールにおいて、配線基板をピングリッドアレイ型の
基板としたことにある。
【０００６】
【発明の作用・効果】上記のように構成した請求項１に
係る発明においては、ＡＳＩＣ・ＭＰＵ搭載モジュール
と外部ユニットは、別個独立のものとなるので、ユーザ
ーはＡＳＩＣの設計とは別に外部ユニットの設計を行う
ことができ、ＡＳＩＣ・ＭＰＵ搭載モジュールの製造後
にＡＳＩＣ・ＭＰＵ搭載モジュールの端子を選択して外
部ユニットの対応する端子と接続させればよい。その結
果、外部ユニットの設計効率が高められ、ＡＳＩＣ・Ｍ
ＰＵ搭載モジュールと外部ユニットとを組み合わせたシ
ステムの設計期間を短縮させると共に設計コストを低減
させることができる。また、上記システムに故障が生じ
た場合に、ＡＳＩＣ・ＭＰＵ搭載モジュールと外部ユニ
ットとを個別に検査することができるので、故障発見が
容易であり、メンテナンスの負担が軽減される。
係る発明においては、ＡＳＩＣ・ＭＰＵ搭載モジュール
と外部ユニットは、別個独立のものとなるので、ユーザ
ーはＡＳＩＣの設計とは別に外部ユニットの設計を行う
ことができ、ＡＳＩＣ・ＭＰＵ搭載モジュールの製造後
にＡＳＩＣ・ＭＰＵ搭載モジュールの端子を選択して外
部ユニットの対応する端子と接続させればよい。その結
果、外部ユニットの設計効率が高められ、ＡＳＩＣ・Ｍ
ＰＵ搭載モジュールと外部ユニットとを組み合わせたシ
ステムの設計期間を短縮させると共に設計コストを低減
させることができる。また、上記システムに故障が生じ
た場合に、ＡＳＩＣ・ＭＰＵ搭載モジュールと外部ユニ
ットとを個別に検査することができるので、故障発見が
容易であり、メンテナンスの負担が軽減される。
【０００７】また、上記のように構成した請求項２に係
る発明においては、配線基板をピングリッドアレイ型の
基板としたことに、基板の配線効率が高められると共に
ＡＳＩＣ・ＭＰＵ搭載モジュールと外部ユニットとの接
続がさらに容易になり、請求項１に記載の効果がさらに
高められる。
る発明においては、配線基板をピングリッドアレイ型の
基板としたことに、基板の配線効率が高められると共に
ＡＳＩＣ・ＭＰＵ搭載モジュールと外部ユニットとの接
続がさらに容易になり、請求項１に記載の効果がさらに
高められる。
【０００８】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明に係るＡＳＩＣ・ＭＰＵ搭載モジュ
ール（以下、モジュールと記す）１０を平面図，正面図
及び底面図により示したものである。モジュールＭは、
ピングリッドアレイ型のパッケージ１０（以下、ＰＧＡ
パッケージと記す）を備えており、ＰＧＡパッケージ１
０はセラミック多層基板１１と、セラミック多層基板１
１の周辺にて基板１１を貫通して各２列で４４本、合計
１７６本のピン１２とを設けている。ＰＧＡパッケージ
１０の上面には、ＡＳＩＣ２１とクロック用水晶発振子
２２とリセット用ＩＣ２３とリップル排除用コンデンサ
２４がはんだ付けされている。また、ＰＧＡパッケージ
１０の底面には、ＭＰＵ２５と、インピダンス調整用抵
抗ユニット２６とがはんだ付けされている。これら各部
品のはんだ付けは、セラミック多層基板１１の所定の電
極パッド１１ａにはんだクリーム等を塗布し、電極パッ
ド１１ａに端子を合わせて部品を搭載した後、リフロー
炉等を通過させてはんだクリームを溶融させることによ
って行われる。そして、ＡＳＩＣ２１とＭＰＵ２５の接
続は、図２に示すように、セラミック多層基板１１の中
央部に設けたスルーホール１１ｂを介して行われる。
る。図１は、本発明に係るＡＳＩＣ・ＭＰＵ搭載モジュ
ール（以下、モジュールと記す）１０を平面図，正面図
及び底面図により示したものである。モジュールＭは、
ピングリッドアレイ型のパッケージ１０（以下、ＰＧＡ
パッケージと記す）を備えており、ＰＧＡパッケージ１
０はセラミック多層基板１１と、セラミック多層基板１
１の周辺にて基板１１を貫通して各２列で４４本、合計
１７６本のピン１２とを設けている。ＰＧＡパッケージ
１０の上面には、ＡＳＩＣ２１とクロック用水晶発振子
２２とリセット用ＩＣ２３とリップル排除用コンデンサ
２４がはんだ付けされている。また、ＰＧＡパッケージ
１０の底面には、ＭＰＵ２５と、インピダンス調整用抵
抗ユニット２６とがはんだ付けされている。これら各部
品のはんだ付けは、セラミック多層基板１１の所定の電
極パッド１１ａにはんだクリーム等を塗布し、電極パッ
ド１１ａに端子を合わせて部品を搭載した後、リフロー
炉等を通過させてはんだクリームを溶融させることによ
って行われる。そして、ＡＳＩＣ２１とＭＰＵ２５の接
続は、図２に示すように、セラミック多層基板１１の中
央部に設けたスルーホール１１ｂを介して行われる。
【０００９】次に、モジュールＭの回路構成について
は、図３のブロック図に示す通りである。ＡＳＩＣ２１
とＭＰＵ２５とは、信号線が直接接続され、また電源ラ
インはインピーダンス調節のため抵抗ユニット２６を介
して接続されている。また、ＡＳＩＣ２１とＭＰＵ２５
には、リセット用ＩＣ２３が接続されている。ＡＳＩＣ
２１には、クロック用水晶発振子２２が接続されてい
る。また、外部電源からのリップルを排除するために、
電源端子とグランド端子間にはコンデンサ２４が接続さ
れている。
は、図３のブロック図に示す通りである。ＡＳＩＣ２１
とＭＰＵ２５とは、信号線が直接接続され、また電源ラ
インはインピーダンス調節のため抵抗ユニット２６を介
して接続されている。また、ＡＳＩＣ２１とＭＰＵ２５
には、リセット用ＩＣ２３が接続されている。ＡＳＩＣ
２１には、クロック用水晶発振子２２が接続されてい
る。また、外部電源からのリップルを排除するために、
電源端子とグランド端子間にはコンデンサ２４が接続さ
れている。
【００１０】以上のような構成のモジュールＭは、ＡＳ
ＩＣ２１の出力端子に接続されたＰＧＡパッケージ１０
のピン１２を介して外部ユニット３０に接続される。こ
のとき、ユーザーは、ＡＳＩＣ２１からの出力を調べて
適正なピン１２を選択することによって外部ユニット３
０に適正な接続を行うことができる。このため、ＡＳＩ
Ｃ２１等の設計結果を待つことなく、これと平行して外
部ユニット３０の設計を行うことができる。従って、Ａ
ＳＩＣ２１，ＭＰＵ２５等の制御部分と外部ユニット３
０を含むシステム全体の開発期間を短縮することがで
き、システム開発のコストを低減させることができる。
さらに、完成したシステムの故障時に、外部ユニット３
０とＡＳＩＣ２１等の制御部分とを個別に検査すること
ができ、従来に比べて故障の発見を容易に行うことがで
き、メンテナンスを行う上で有利である。
ＩＣ２１の出力端子に接続されたＰＧＡパッケージ１０
のピン１２を介して外部ユニット３０に接続される。こ
のとき、ユーザーは、ＡＳＩＣ２１からの出力を調べて
適正なピン１２を選択することによって外部ユニット３
０に適正な接続を行うことができる。このため、ＡＳＩ
Ｃ２１等の設計結果を待つことなく、これと平行して外
部ユニット３０の設計を行うことができる。従って、Ａ
ＳＩＣ２１，ＭＰＵ２５等の制御部分と外部ユニット３
０を含むシステム全体の開発期間を短縮することがで
き、システム開発のコストを低減させることができる。
さらに、完成したシステムの故障時に、外部ユニット３
０とＡＳＩＣ２１等の制御部分とを個別に検査すること
ができ、従来に比べて故障の発見を容易に行うことがで
き、メンテナンスを行う上で有利である。
【００１１】なお、上記実施例においては、配線基板と
してＰＧＡ基板を用いているが、他の種類の多層基板を
用いてもよい。
してＰＧＡ基板を用いているが、他の種類の多層基板を
用いてもよい。
【図１】本発明の一実施例に係るＡＳＩＣ・ＭＰＵ搭載
モジュールを概略的に示す平面図，正面図及び底面図で
ある。
モジュールを概略的に示す平面図，正面図及び底面図で
ある。
【図２】ＡＳＩＣ及びＭＰＵの接続部分を示す部分拡大
平面図及び断面図である。
平面図及び断面図である。
【図３】同ＡＳＩＣ・ＭＰＵ搭載モジュールの回路構成
を示すブロック図である。
を示すブロック図である。
１０；ピングリッドアレイ型パッケージ、１１；セラミ
ック多層基板、１２；ピン、２１；ＡＳＩＣ、２２；水
晶発振子、２３；リセットＩＣ、２４；コンデンサ、２
５；ＭＰＵ、２６；抵抗ユニット、３０；外部ユニッ
ト、Ｍ；ＡＳＩＣ・ＭＰＵ搭載モジュール。
ック多層基板、１２；ピン、２１；ＡＳＩＣ、２２；水
晶発振子、２３；リセットＩＣ、２４；コンデンサ、２
５；ＭＰＵ、２６；抵抗ユニット、３０；外部ユニッ
ト、Ｍ；ＡＳＩＣ・ＭＰＵ搭載モジュール。
Claims (2)
- 【請求項１】 ＡＳＩＣと、ＭＰＵと、リセット装置
と、クロック用水晶発振素子と、インピーダンス調整用
抵抗ユニットと、リップル除去用コンデンサのみを単一
配線基板上に搭載したことを特徴とするＡＳＩＣ・ＭＰ
Ｕ搭載モジュール。 - 【請求項２】 前記請求項１に記載のＡＳＩＣ・ＭＰＵ
搭載モジュールにおいて、前記配線基板をピングリッド
アレイ型の基板としたことを特徴とするＡＳＩＣ・ＭＰ
Ｕ搭載モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9884593A JPH06291219A (ja) | 1993-03-31 | 1993-03-31 | Ａｓｉｃ・ｍｐｕ搭載モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9884593A JPH06291219A (ja) | 1993-03-31 | 1993-03-31 | Ａｓｉｃ・ｍｐｕ搭載モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291219A true JPH06291219A (ja) | 1994-10-18 |
Family
ID=14230591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9884593A Pending JPH06291219A (ja) | 1993-03-31 | 1993-03-31 | Ａｓｉｃ・ｍｐｕ搭載モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291219A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6131275A (en) * | 1996-12-20 | 2000-10-17 | Telefonaktiebolaget Lm Ericsson | Methods and devices relating to circuit board constructions |
-
1993
- 1993-03-31 JP JP9884593A patent/JPH06291219A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6131275A (en) * | 1996-12-20 | 2000-10-17 | Telefonaktiebolaget Lm Ericsson | Methods and devices relating to circuit board constructions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196534A (ja) | 半導体装置および半導体モジュール | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JPH06291219A (ja) | Ａｓｉｃ・ｍｐｕ搭載モジュール | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JP2708696B2 (ja) | 半導体素子実装コネクタ | |
| JPH11121899A (ja) | 電子部品実装体および電子部品の実装方法 | |
| JPS61125066A (ja) | 半導体装置 | |
| JP3086133U (ja) | 低電磁干渉式クロック振動器モジュール | |
| JP2919688B2 (ja) | 混成集積回路 | |
| JPH11177015A (ja) | 半導体パッケージおよび半導体パッケージ実装用中間基板 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP3208606B2 (ja) | ハイブリッドｉｃ基板の実装構造 | |
| JP3270233B2 (ja) | 半導体装置 | |
| JP2556412B2 (ja) | 半導体装置用回路基板 | |
| JP3434775B2 (ja) | 裏面電極型電気部品の実装方法および統合ランド | |
| JP2666786B2 (ja) | リードレス混成集積回路および回路結線方法 | |
| JP2002184932A (ja) | 半導体装置およびその製造方法 | |
| JPH0567727A (ja) | 半導体装置用回路基板 | |
| KR200270768Y1 (ko) | 수평삽입형 튜너 모듈 | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JP3172292B2 (ja) | 混成集積回路装置 | |
| JPH09139557A (ja) | プリント配線板 | |
| JPH11220089A (ja) | チップモジュール | |
| JPS612343A (ja) | 半導体装置 |