JPH0628173A - プログラムの置換方法及び装置 - Google Patents
プログラムの置換方法及び装置Info
- Publication number
- JPH0628173A JPH0628173A JP4179872A JP17987292A JPH0628173A JP H0628173 A JPH0628173 A JP H0628173A JP 4179872 A JP4179872 A JP 4179872A JP 17987292 A JP17987292 A JP 17987292A JP H0628173 A JPH0628173 A JP H0628173A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- memory
- program memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Abstract
(57)【要約】
【目的】コンピュータシステムにおけるプログラムの置
換方法に関し、プログラムの保存についての信頼性を低
下させることなく、容易にプログラムの置換を行うこと
を目的とする。 【構成】プログラムメモリとして読み書き可能なメモリ
素子を用い、プログラムメモリの書込み許可端子とＣＰ
Ｕから出力される書込み信号との間に保護回路を設け、
前記保護回路は、指示部、一定時間のみ許可可能信号を
発生する回路、許可可能信号が発生しているときのみる
書込み信号を有効とするゲート回路を有し、プログラム
の置換を行うときに、指示部からの指示によって許可可
能信号を発生させた状態で、プログラムメモリに対して
置換後のプログラムを書込む。
換方法に関し、プログラムの保存についての信頼性を低
下させることなく、容易にプログラムの置換を行うこと
を目的とする。 【構成】プログラムメモリとして読み書き可能なメモリ
素子を用い、プログラムメモリの書込み許可端子とＣＰ
Ｕから出力される書込み信号との間に保護回路を設け、
前記保護回路は、指示部、一定時間のみ許可可能信号を
発生する回路、許可可能信号が発生しているときのみる
書込み信号を有効とするゲート回路を有し、プログラム
の置換を行うときに、指示部からの指示によって許可可
能信号を発生させた状態で、プログラムメモリに対して
置換後のプログラムを書込む。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
におけるプログラムの置換方法及び装置に関する。
におけるプログラムの置換方法及び装置に関する。
【０００２】
【従来の技術】従来より、主プログラムを格納するため
のプログラムメモリとして、１回のみ書き込みが可能な
ＲＯＭ（リードオンリーメモリ）が使用されている。Ｒ
ＯＭは、ＣＰＵの通常のアクセスによっては書き換えが
不可能であるため、変更されてはいけない主プログラム
の保存には好適なメモリ素子である。
のプログラムメモリとして、１回のみ書き込みが可能な
ＲＯＭ（リードオンリーメモリ）が使用されている。Ｒ
ＯＭは、ＣＰＵの通常のアクセスによっては書き換えが
不可能であるため、変更されてはいけない主プログラム
の保存には好適なメモリ素子である。
【０００３】一方、近年においては、プログラムの量が
増大し且つその内容が複雑となっているため、製品が市
場に出回ってからプログラムのバグが発見されるケース
も増えている。そのような場合には、バグのない修正し
たプログラムと置き換えるため、市場において稼働中の
システムに対してＲＯＭの交換が行われている。
増大し且つその内容が複雑となっているため、製品が市
場に出回ってからプログラムのバグが発見されるケース
も増えている。そのような場合には、バグのない修正し
たプログラムと置き換えるため、市場において稼働中の
システムに対してＲＯＭの交換が行われている。
【０００４】また、バグの修正のためのみではなく、シ
ステムのバージョンアップ、又はオプション機器の追加
接続による機能アップのためのプログラムの置換にも、
ＲＯＭの交換が行われている。
ステムのバージョンアップ、又はオプション機器の追加
接続による機能アップのためのプログラムの置換にも、
ＲＯＭの交換が行われている。
【０００５】しかし、市場におけるＲＯＭの交換には多
くの時間と労力を要するので、それをできるだけ簡便に
行うために、システムに対して着脱の容易なカセット内
にＲＯＭを組み込んでおき、プログラムの置換の必要性
の生じたときにこのカセットを交換することが提案され
ている（特開昭５８─１９９３８８号公報）。
くの時間と労力を要するので、それをできるだけ簡便に
行うために、システムに対して着脱の容易なカセット内
にＲＯＭを組み込んでおき、プログラムの置換の必要性
の生じたときにこのカセットを交換することが提案され
ている（特開昭５８─１９９３８８号公報）。
【０００６】
【発明が解決しようとする課題】しかし、ＲＯＭカセッ
トを用いる上述の方法では、ＣＰＵとＲＯＭとがコネク
タなどを介して接続されることとなるため、着脱を簡便
なものとすればするほど、ノイズ又は静電気などの外部
要因の影響を受け易くなり、誤動作を起こす可能性が高
くなる。
トを用いる上述の方法では、ＣＰＵとＲＯＭとがコネク
タなどを介して接続されることとなるため、着脱を簡便
なものとすればするほど、ノイズ又は静電気などの外部
要因の影響を受け易くなり、誤動作を起こす可能性が高
くなる。
【０００７】そこで、プログラムを読み書き可能なメモ
リ素子（ＲＡＭ）に格納しておき、通常はこのＲＡＭか
らプログラムを読み出して制御を行い、プログラムの置
換の必要性が生じたときに、置換したいプログラムの格
納された外部メモリ素子をシステムに接続し、その外部
メモリ素子からＲＡＭにプログラムを転送することが考
えられる。
リ素子（ＲＡＭ）に格納しておき、通常はこのＲＡＭか
らプログラムを読み出して制御を行い、プログラムの置
換の必要性が生じたときに、置換したいプログラムの格
納された外部メモリ素子をシステムに接続し、その外部
メモリ素子からＲＡＭにプログラムを転送することが考
えられる。
【０００８】しかし、この方法では、ＲＡＭの持つ特質
によって、以下に述べるようにプログラムの保存の信頼
性に問題がある。すなわち、ＲＡＭには、データの読出
しと書込みとを区別するために、ライトイネーブル端子
（ＷＥ端子）が設けられている。ＷＥ端子は、信号がイ
ネーブルのときのみＲＡＭへのデータの書込みを許可す
るためのものであり、同時に、ＲＡＭの内容が不測に書
き換えられるのを防ぐ働きを持っている。
によって、以下に述べるようにプログラムの保存の信頼
性に問題がある。すなわち、ＲＡＭには、データの読出
しと書込みとを区別するために、ライトイネーブル端子
（ＷＥ端子）が設けられている。ＷＥ端子は、信号がイ
ネーブルのときのみＲＡＭへのデータの書込みを許可す
るためのものであり、同時に、ＲＡＭの内容が不測に書
き換えられるのを防ぐ働きを持っている。
【０００９】また、通常、ＲＡＭにはＷＥ端子とともに
チップセレクト端子（ＣＳ端子）が設けられており、こ
の両端子への信号がイネーブルとならなければＲＡＭ内
のデータ（プログラム）は書き換えられないようになっ
ている。そして、ＣＰＵから信号が出力されないときは
両端子がディスエーブルとなるように回路が構成されて
いるため、ノイズなどが生じても両端子が同時にイネー
ブルとなる可能性は少なく、ＲＡＭ内のデータが不測に
書き換えられる可能性は少ない。
チップセレクト端子（ＣＳ端子）が設けられており、こ
の両端子への信号がイネーブルとならなければＲＡＭ内
のデータ（プログラム）は書き換えられないようになっ
ている。そして、ＣＰＵから信号が出力されないときは
両端子がディスエーブルとなるように回路が構成されて
いるため、ノイズなどが生じても両端子が同時にイネー
ブルとなる可能性は少なく、ＲＡＭ内のデータが不測に
書き換えられる可能性は少ない。
【００１０】しかし、ＣＰＵが万が一暴走した場合に
は、ＣＰＵからの誤信号によってＲＡＭ内のデータが書
き換えられてしまう可能性がある。したがって、ＲＡＭ
を通常の接続方法により主プログラムの格納又は保存の
ために用いるには、信頼性に問題がある。
は、ＣＰＵからの誤信号によってＲＡＭ内のデータが書
き換えられてしまう可能性がある。したがって、ＲＡＭ
を通常の接続方法により主プログラムの格納又は保存の
ために用いるには、信頼性に問題がある。
【００１１】そこで、この欠点を改良する１つの方法と
して、ＲＡＭのＷＥ端子とＣＰＵから出力される書込み
信号との間にディップスイッチを設け、ディップスイッ
チがオンであるときにのみ、ＣＰＵからの書込み信号を
ＲＡＭ側に伝える方法が用いられている。
して、ＲＡＭのＷＥ端子とＣＰＵから出力される書込み
信号との間にディップスイッチを設け、ディップスイッ
チがオンであるときにのみ、ＣＰＵからの書込み信号を
ＲＡＭ側に伝える方法が用いられている。
【００１２】ところが、このディップスイッチは、操作
力を取り除いてもその直前のオンオフ状態を保持する保
持型の切替えスイッチであり、回路側においてＲＡＭの
書換えを可能とするものではなく、あくまで操作者の操
作に忠実に対応したものである。
力を取り除いてもその直前のオンオフ状態を保持する保
持型の切替えスイッチであり、回路側においてＲＡＭの
書換えを可能とするものではなく、あくまで操作者の操
作に忠実に対応したものである。
【００１３】すなわち、例えば、操作者がスイッチの切
替えを忘れたときには、ＣＰＵ側の書込み信号の出力端
子とＲＡＭ側のＷＥ端子とが接続されたままの状態とな
り、この場合にはスイッチを設けた意味がなくなってし
まう可能性がある。また、操作者が故意にスイッチをオ
ン状態のまま放置することも考えられる。
替えを忘れたときには、ＣＰＵ側の書込み信号の出力端
子とＲＡＭ側のＷＥ端子とが接続されたままの状態とな
り、この場合にはスイッチを設けた意味がなくなってし
まう可能性がある。また、操作者が故意にスイッチをオ
ン状態のまま放置することも考えられる。
【００１４】したがって、ディップスイッチを用いた場
合には、その信頼性は操作者がディップスイッチをオフ
状態に戻すか否かという操作の信頼性に委ねられること
となり、プログラムの書換え時における操作者の注意を
喚起するという意味はあるものの、ＲＡＭによるプログ
ラムの保存についてシステム自体による信頼性の向上を
期待することはできない。
合には、その信頼性は操作者がディップスイッチをオフ
状態に戻すか否かという操作の信頼性に委ねられること
となり、プログラムの書換え時における操作者の注意を
喚起するという意味はあるものの、ＲＡＭによるプログ
ラムの保存についてシステム自体による信頼性の向上を
期待することはできない。
【００１５】本発明は、上述の問題に鑑み、プログラム
の保存についての信頼性を低下させることなく、容易に
プログラムの置換を行うことのできる方法及び装置を提
供することを目的としている。
の保存についての信頼性を低下させることなく、容易に
プログラムの置換を行うことのできる方法及び装置を提
供することを目的としている。
【００１６】
【課題を解決するための手段】請求項１の発明に係る方
法は、上述の課題を解決するため、ＣＰＵ及び当該ＣＰ
Ｕにより実行されるプログラムを格納したプログラムメ
モリを有したコンピュータシステムにおいて、前記プロ
グラムメモリとして書込み及び読出しが可能なメモリ素
子を用い、前記プログラムメモリの書込み許可端子と前
記ＣＰＵから出力される書込み信号との間に保護回路を
設け、前記保護回路は、前記プログラムメモリに対して
プログラムの置換を指示するための指示部と、前記指示
部からの指示によって一定時間のみ許可可能信号を発生
する許可可能信号発生回路と、前記許可可能信号が発生
しているときのみ、前記ＣＰＵから出力される書込み信
号を前記プログラムメモリの書込み許可端子に対して有
効とするゲート回路とを有しており、前記プログラムの
置換を行うときに、前記指示部からの指示によって前記
許可可能信号を発生させた状態で、前記プログラムメモ
リに対して置換後のプログラムを書込む。
法は、上述の課題を解決するため、ＣＰＵ及び当該ＣＰ
Ｕにより実行されるプログラムを格納したプログラムメ
モリを有したコンピュータシステムにおいて、前記プロ
グラムメモリとして書込み及び読出しが可能なメモリ素
子を用い、前記プログラムメモリの書込み許可端子と前
記ＣＰＵから出力される書込み信号との間に保護回路を
設け、前記保護回路は、前記プログラムメモリに対して
プログラムの置換を指示するための指示部と、前記指示
部からの指示によって一定時間のみ許可可能信号を発生
する許可可能信号発生回路と、前記許可可能信号が発生
しているときのみ、前記ＣＰＵから出力される書込み信
号を前記プログラムメモリの書込み許可端子に対して有
効とするゲート回路とを有しており、前記プログラムの
置換を行うときに、前記指示部からの指示によって前記
許可可能信号を発生させた状態で、前記プログラムメモ
リに対して置換後のプログラムを書込む。
【００１７】請求項２の発明に係る方法は、前記プログ
ラムメモリに格納されたプログラムに対して置換すべき
プログラムを格納した外部メモリを準備し、前記外部メ
モリを当該コンピュータシステムに接続することによっ
て、前記プログラムメモリの書込み許可端子と前記ＣＰ
Ｕから出力される書込み信号との間が接続されるように
し、且つ、前記ＣＰＵに対して割込みを発生させ、当該
外部メモリから当該プログラムメモリにプログラムを転
送して書き込む。
ラムメモリに格納されたプログラムに対して置換すべき
プログラムを格納した外部メモリを準備し、前記外部メ
モリを当該コンピュータシステムに接続することによっ
て、前記プログラムメモリの書込み許可端子と前記ＣＰ
Ｕから出力される書込み信号との間が接続されるように
し、且つ、前記ＣＰＵに対して割込みを発生させ、当該
外部メモリから当該プログラムメモリにプログラムを転
送して書き込む。
【００１８】請求項３の発明に係る装置は、前記プログ
ラムメモリとして書込み及び読出しが可能なメモリ素子
が用いられ、前記プログラムメモリの書込み許可端子と
前記ＣＰＵから出力される書込み信号との間に保護回路
が設けられ、前記保護回路は、前記プログラムメモリに
対してプログラムの置換を指示するための指示部と、前
記指示部からの指示によって一定時間幅のパルス信号を
発生するパルス信号発生回路と、前記パルス信号が発生
しているときのみ、前記ＣＰＵから出力される書込み信
号を前記プログラムメモリの書込み許可端子に対して有
効とするゲート回路とを有し、前記指示部からの指示に
よって、前記プログラムメモリに置換後のプログラムを
書込むための割込みを前記ＣＰＵに発生させる割込み発
生回路が設けられて構成される。
ラムメモリとして書込み及び読出しが可能なメモリ素子
が用いられ、前記プログラムメモリの書込み許可端子と
前記ＣＰＵから出力される書込み信号との間に保護回路
が設けられ、前記保護回路は、前記プログラムメモリに
対してプログラムの置換を指示するための指示部と、前
記指示部からの指示によって一定時間幅のパルス信号を
発生するパルス信号発生回路と、前記パルス信号が発生
しているときのみ、前記ＣＰＵから出力される書込み信
号を前記プログラムメモリの書込み許可端子に対して有
効とするゲート回路とを有し、前記指示部からの指示に
よって、前記プログラムメモリに置換後のプログラムを
書込むための割込みを前記ＣＰＵに発生させる割込み発
生回路が設けられて構成される。
【００１９】
【作用】プログラムメモリは読み書きが可能であり、プ
ログラムの置換に当たっては、置換すべきプログラムが
当該プログラムに書き込まれる。その書込みに当たって
は、指示部からの指示により許可可能信号を発生させて
ゲート回路を開き、ＣＰＵからの書込み信号をプログラ
ムメモリの書込み許可端子に入力可能とする。
ログラムの置換に当たっては、置換すべきプログラムが
当該プログラムに書き込まれる。その書込みに当たって
は、指示部からの指示により許可可能信号を発生させて
ゲート回路を開き、ＣＰＵからの書込み信号をプログラ
ムメモリの書込み許可端子に入力可能とする。
【００２０】ゲート回路は、指示部からの指示がない場
合、又は指示があっても指示から一定時間を経過した後
は、許可可能信号がなくなって閉じる。この状態では、
ＣＰＵから書込み信号が出力された場合であっても、プ
ログラムメモリの書込み許可端子にはその書込み信号が
入力されず、したがってプログラムメモリの内容が書き
換えられることなく、格納されたプログラムが保存され
る。
合、又は指示があっても指示から一定時間を経過した後
は、許可可能信号がなくなって閉じる。この状態では、
ＣＰＵから書込み信号が出力された場合であっても、プ
ログラムメモリの書込み許可端子にはその書込み信号が
入力されず、したがってプログラムメモリの内容が書き
換えられることなく、格納されたプログラムが保存され
る。
【００２１】
【実施例】図１は本発明に係る第１実施例のコンピュー
タシステム１のブロック図、図２はコンピュータシステ
ム１のメモリマップを示す図、図３はコンピュータシス
テム１の処理の概略の流れを示すフローチャート、図４
はプッシュスイッチ２１が押されたときの各部の信号状
態を示すタイミングチャートである。
タシステム１のブロック図、図２はコンピュータシステ
ム１のメモリマップを示す図、図３はコンピュータシス
テム１の処理の概略の流れを示すフローチャート、図４
はプッシュスイッチ２１が押されたときの各部の信号状
態を示すタイミングチャートである。
【００２２】図１において、コンピュータシステム１
は、ＣＰＵ１１、チップセレクタ１２、ＲＡＭ１３、Ｒ
ＡＭ１４、及び保護回路１５などから構成されている。
コンピュータシステム１においては、メモリ領域の先頭
アドレスからＲＡＭ１３が割り当てられており、このＲ
ＡＭ１３にＣＰＵ１１が実行する主プログラムが格納さ
れている。もう１つのＲＡＭ１４は、ＲＡＭ１３の後の
メモリ領域に割り当てられており、データの格納又は作
業領域として用いられる。
は、ＣＰＵ１１、チップセレクタ１２、ＲＡＭ１３、Ｒ
ＡＭ１４、及び保護回路１５などから構成されている。
コンピュータシステム１においては、メモリ領域の先頭
アドレスからＲＡＭ１３が割り当てられており、このＲ
ＡＭ１３にＣＰＵ１１が実行する主プログラムが格納さ
れている。もう１つのＲＡＭ１４は、ＲＡＭ１３の後の
メモリ領域に割り当てられており、データの格納又は作
業領域として用いられる。
【００２３】ＲＡＭ１３，１４は、ともに読み書き可能
なメモリであり、それぞれライトイネーブル端子（ＷＥ
端子）及びチップセレクト端子（ＣＳ端子）の両方がイ
ネーブルである場合に、それぞれの書き込みが可能とな
る。
なメモリであり、それぞれライトイネーブル端子（ＷＥ
端子）及びチップセレクト端子（ＣＳ端子）の両方がイ
ネーブルである場合に、それぞれの書き込みが可能とな
る。
【００２４】ＲＡＭ１３には、格納されたプログラムを
保持するために、バックアップ電源１８が接続されてい
る。ＣＰＵ１１は、通常はＲＡＭ１３に格納されている
プログラムを読み出して実行し、コンピュータシステム
１の全体を制御する。また、後述するプッシュスイッチ
２１から割込み回路１６を経て割込みがかかると、割込
み処理によって外部ＲＯＭカード１９からＲＡＭ１３へ
のデータ転送を実行する。
保持するために、バックアップ電源１８が接続されてい
る。ＣＰＵ１１は、通常はＲＡＭ１３に格納されている
プログラムを読み出して実行し、コンピュータシステム
１の全体を制御する。また、後述するプッシュスイッチ
２１から割込み回路１６を経て割込みがかかると、割込
み処理によって外部ＲＯＭカード１９からＲＡＭ１３へ
のデータ転送を実行する。
【００２５】保護回路１５は、ＣＰＵ１１から書込み信
号Ｓ３が出力された場合であっても、一定の条件の下で
のみＲＡＭ１３のＷＥ端子に書込み信号Ｓ４として入力
可能となるようにし、ＲＡＭ１３内のプログラムが不測
に変更されてしまうことから保護するためのものであ
る。
号Ｓ３が出力された場合であっても、一定の条件の下で
のみＲＡＭ１３のＷＥ端子に書込み信号Ｓ４として入力
可能となるようにし、ＲＡＭ１３内のプログラムが不測
に変更されてしまうことから保護するためのものであ
る。
【００２６】保護回路１５は、プッシュスイッチ２１、
パルス発生回路２２、及びゲート回路２３からなってい
る。プッシュスイッチ２１は、ＲＡＭ１３内のプログラ
ムを他のプログラムと置換するための指示を与えるもの
であり、プッシュスイッチ２１が押されると信号Ｓ１が
アクティブ（「Ｌ」）となってパルス発生回路２２に入
力される。
パルス発生回路２２、及びゲート回路２３からなってい
る。プッシュスイッチ２１は、ＲＡＭ１３内のプログラ
ムを他のプログラムと置換するための指示を与えるもの
であり、プッシュスイッチ２１が押されると信号Ｓ１が
アクティブ（「Ｌ」）となってパルス発生回路２２に入
力される。
【００２７】それと同時に、割込み回路１６によって信
号Ｓ１がＣＰＵ１１の割込み入力端子（ＩＮＴ端子）に
入力され、ＲＡＭ１３に対するデータ（プログラム）転
送のための割込み処理が開始される。
号Ｓ１がＣＰＵ１１の割込み入力端子（ＩＮＴ端子）に
入力され、ＲＡＭ１３に対するデータ（プログラム）転
送のための割込み処理が開始される。
【００２８】パルス発生回路２２は、信号Ｓ１の入力に
よって、許可可能信号である一定時間幅のパルス信号Ｓ
２（アクティブロー）を発生する。ゲート回路２３は、
パルス信号Ｓ２がアクティブであるときにのみ、ＣＰＵ
１１から出力される書込み信号Ｓ３がＲＡＭ１３のＷＥ
端子に対して有効となる。このゲート回路２３は、ＯＲ
素子、又は２個のＮＯＴ素子とＮＡＮＤ素子などから実
現可能である。
よって、許可可能信号である一定時間幅のパルス信号Ｓ
２（アクティブロー）を発生する。ゲート回路２３は、
パルス信号Ｓ２がアクティブであるときにのみ、ＣＰＵ
１１から出力される書込み信号Ｓ３がＲＡＭ１３のＷＥ
端子に対して有効となる。このゲート回路２３は、ＯＲ
素子、又は２個のＮＯＴ素子とＮＡＮＤ素子などから実
現可能である。
【００２９】図３及び図４をも参照して、通常は、プッ
シュスイッチ２１が押されておらず（＃１１でノー）、
通常の処理が行われる（＃１２）。この間は、パルス信
号Ｓ２が発生していないので、ゲート回路２３は閉じて
いる。
シュスイッチ２１が押されておらず（＃１１でノー）、
通常の処理が行われる（＃１２）。この間は、パルス信
号Ｓ２が発生していないので、ゲート回路２３は閉じて
いる。
【００３０】したがって、ＣＰＵ１１から書込み信号Ｓ
３が出力された場合でも、ＲＡＭ１３のＷＥ端子がイネ
ーブルとなることはなく、ＲＡＭ１３のアドレスが指定
されていた場合であってもＲＡＭ１３の内容が書き換え
られることはない。つまりＲＡＭ１３に格納されている
プログラムは確実に保存（保護）される。
３が出力された場合でも、ＲＡＭ１３のＷＥ端子がイネ
ーブルとなることはなく、ＲＡＭ１３のアドレスが指定
されていた場合であってもＲＡＭ１３の内容が書き換え
られることはない。つまりＲＡＭ１３に格納されている
プログラムは確実に保存（保護）される。
【００３１】ＲＡＭ１３に格納されているプログラムの
修正、変更、追加などを行う場合には、そのように修正
などが行われたプログラムを適当なＲＯＭに格納してカ
ード状のケースに収納した外部ＲＯＭカード１９を予め
準備しておき、外部ＲＯＭカード１９をコネクタＣＮに
差し込んで接続した後、プッシュスイッチ２１を押す。
修正、変更、追加などを行う場合には、そのように修正
などが行われたプログラムを適当なＲＯＭに格納してカ
ード状のケースに収納した外部ＲＯＭカード１９を予め
準備しておき、外部ＲＯＭカード１９をコネクタＣＮに
差し込んで接続した後、プッシュスイッチ２１を押す。
【００３２】プッシュスイッチ２１が押されると（＃１
１でイエス）、図４に示すようにその間信号Ｓ１がアク
ティブとなり、信号Ｓ１の時間幅に関係なくパルス発生
回路２２から一定時間幅のパルス信号Ｓ２が出力され、
一定時間だけゲート回路２３が開く。
１でイエス）、図４に示すようにその間信号Ｓ１がアク
ティブとなり、信号Ｓ１の時間幅に関係なくパルス発生
回路２２から一定時間幅のパルス信号Ｓ２が出力され、
一定時間だけゲート回路２３が開く。
【００３３】ゲート回路２３が開いている間に、ＣＰＵ
１１は割込み処理を実行し、外部ＲＯＭカード１９に格
納されたプログラムをＲＡＭ１３に転送する。割込み処
理においては、外部ＲＯＭカード１９からデータ（プロ
グラム）を読み込み（＃１３）、それをＲＡＭ１３に書
き込み（＃１４）、全データの転送が終了するまで繰り
返す（＃１５）。これによってＲＡＭ１３内のプログラ
ムが置換される。
１１は割込み処理を実行し、外部ＲＯＭカード１９に格
納されたプログラムをＲＡＭ１３に転送する。割込み処
理においては、外部ＲＯＭカード１９からデータ（プロ
グラム）を読み込み（＃１３）、それをＲＡＭ１３に書
き込み（＃１４）、全データの転送が終了するまで繰り
返す（＃１５）。これによってＲＡＭ１３内のプログラ
ムが置換される。
【００３４】プログラムの置換が終了すると、ゲート回
路２３は閉じてＲＡＭ１３への書き込みが禁止されるの
で、その後にＣＰＵ１１の誤動作又は暴走などが万が一
発生して書込み信号Ｓ３がアクティブとなった場合であ
っても、図４に示すようにＷＥ端子がアクティブとはな
らず、ＲＡＭ１３の内容は書き換えられることなく、置
換後のプログラムが確実に保存される。
路２３は閉じてＲＡＭ１３への書き込みが禁止されるの
で、その後にＣＰＵ１１の誤動作又は暴走などが万が一
発生して書込み信号Ｓ３がアクティブとなった場合であ
っても、図４に示すようにＷＥ端子がアクティブとはな
らず、ＲＡＭ１３の内容は書き換えられることなく、置
換後のプログラムが確実に保存される。
【００３５】外部ＲＯＭカード１９は、プログラムの置
換を行うときにのみコネクタＣＮに接続すればよく、し
たがって１個のみを製作しておくことによって多数のコ
ンピュータシステム１に対してプログラムの置換を行う
ことができる。ＣＰＵ１１の割込み処理のためのプログ
ラムは、ＲＡＭ１３の終わりの方のメモリ領域、又は他
の適当なメモリ領域に格納しておけばよい。
換を行うときにのみコネクタＣＮに接続すればよく、し
たがって１個のみを製作しておくことによって多数のコ
ンピュータシステム１に対してプログラムの置換を行う
ことができる。ＣＰＵ１１の割込み処理のためのプログ
ラムは、ＲＡＭ１３の終わりの方のメモリ領域、又は他
の適当なメモリ領域に格納しておけばよい。
【００３６】このように、コンピュータシステム１によ
ると、ＲＡＭ１３に格納されているプログラムの置換
が、外部ＲＯＭカード１９の接続とプッシュスイッチ２
１を押すことで容易に確実に行われ、しかも置換後のプ
ログラムが確実に保存される。
ると、ＲＡＭ１３に格納されているプログラムの置換
が、外部ＲＯＭカード１９の接続とプッシュスイッチ２
１を押すことで容易に確実に行われ、しかも置換後のプ
ログラムが確実に保存される。
【００３７】さて、上述の実施例のゲート回路２３に代
えて、他の種々の素子又は回路を用いることができる。
図５は保護回路１５における他の実施例のゲート回路２
３ａを示す図である。
えて、他の種々の素子又は回路を用いることができる。
図５は保護回路１５における他の実施例のゲート回路２
３ａを示す図である。
【００３８】図５（ａ）に示すように、ゲート回路２３
ａは、３ステートバッファからなっている。このゲート
回路２３ａによると、図５（ｂ）に示すように、パルス
信号Ｓ２がアクティブ（「Ｌ」）となったときにのみ、
書込み信号Ｓ３が書込み信号Ｓ４としてＷＥ端子に伝達
され、パルス信号Ｓ２がインアクティブ（「Ｈ」）のと
きには、ゲート回路２３ａの出力はハイインピーダンス
状態となり、ＷＥ端子はアクティブとはならない。
ａは、３ステートバッファからなっている。このゲート
回路２３ａによると、図５（ｂ）に示すように、パルス
信号Ｓ２がアクティブ（「Ｌ」）となったときにのみ、
書込み信号Ｓ３が書込み信号Ｓ４としてＷＥ端子に伝達
され、パルス信号Ｓ２がインアクティブ（「Ｈ」）のと
きには、ゲート回路２３ａの出力はハイインピーダンス
状態となり、ＷＥ端子はアクティブとはならない。
【００３９】図６は本発明に係る第２実施例のコンピュ
ータシステム１ａのブロック図である。図６において、
図１と同一の機能を有する構成要素には同一の符号を付
して説明を省略する。
ータシステム１ａのブロック図である。図６において、
図１と同一の機能を有する構成要素には同一の符号を付
して説明を省略する。
【００４０】外部ＲＯＭカード１９ａには、それをコネ
クタＣＮに接続したときに、ＲＡＭ１３のＷＥ端子とＣ
ＰＵ１１から出力される書込み信号Ｓ３との間を接続す
るための書込み許可回路３１、及び、ＣＰＵ１１に対す
る割込みを発生させるための割込み回路３２が設けられ
ている。
クタＣＮに接続したときに、ＲＡＭ１３のＷＥ端子とＣ
ＰＵ１１から出力される書込み信号Ｓ３との間を接続す
るための書込み許可回路３１、及び、ＣＰＵ１１に対す
る割込みを発生させるための割込み回路３２が設けられ
ている。
【００４１】したがって、外部ＲＯＭカード１９ａをコ
ネクタＣＮに接続したときにのみ、ＲＡＭ１３への書き
込みが可能となり、且つ、ＣＰＵ１１への割込みが発生
して外部ＲＯＭカード１９ａからＲＡＭ１３へのデータ
転送が実行され、プログラムの置換が行われる。
ネクタＣＮに接続したときにのみ、ＲＡＭ１３への書き
込みが可能となり、且つ、ＣＰＵ１１への割込みが発生
して外部ＲＯＭカード１９ａからＲＡＭ１３へのデータ
転送が実行され、プログラムの置換が行われる。
【００４２】つまり、第２実施例の保護回路１５ａにお
いては、上述した第１実施例の保護回路１５と異なり、
プッシュスイッチ及びパルス発生回路は用いられておら
ず、これらに代えて書込み許可回路３１を外部ＲＯＭカ
ード１９ａに設け、プログラムの置換を行うとき以外は
外部ＲＯＭカード１９ａを取り外すことによって、ＲＡ
Ｍ１３内のプログラムの保護を図っている。
いては、上述した第１実施例の保護回路１５と異なり、
プッシュスイッチ及びパルス発生回路は用いられておら
ず、これらに代えて書込み許可回路３１を外部ＲＯＭカ
ード１９ａに設け、プログラムの置換を行うとき以外は
外部ＲＯＭカード１９ａを取り外すことによって、ＲＡ
Ｍ１３内のプログラムの保護を図っている。
【００４３】このコンピュータシステム１ｂによると、
外部ＲＯＭカード１９ａをコネクタＣＮに差し込むこと
によって自動的にプログラムの置換が行われ、操作が容
易である。
外部ＲＯＭカード１９ａをコネクタＣＮに差し込むこと
によって自動的にプログラムの置換が行われ、操作が容
易である。
【００４４】なお、ＣＰＵ１１の書込み信号Ｓ３とＲＡ
Ｍ１３のＷＥ端子との接続方法、及びＣＰＵ１１への割
込みの発生方法は、上述した以外にも種々の方法が可能
である。
Ｍ１３のＷＥ端子との接続方法、及びＣＰＵ１１への割
込みの発生方法は、上述した以外にも種々の方法が可能
である。
【００４５】図７は本発明に係る第３実施例のコンピュ
ータシステム１ｂのプロック図である。図７において、
図１と同一の機能を有する構成要素には同一の符号を付
して説明を省略する。
ータシステム１ｂのプロック図である。図７において、
図１と同一の機能を有する構成要素には同一の符号を付
して説明を省略する。
【００４６】第３実施例においては、置換すべきプログ
ラムは、通信回線４３ａを通じて供給され、インタフェ
ース４２を経てメインＣＰＵ１１に入力される。また、
通信回線４３ｂを通じて、プログラムの置換の指示がサ
ブＣＰＵ４１に入力され、サブＣＰＵ４１からＲＡＭ１
３に対して書込み許可可能信号Ｓ２が入力される。
ラムは、通信回線４３ａを通じて供給され、インタフェ
ース４２を経てメインＣＰＵ１１に入力される。また、
通信回線４３ｂを通じて、プログラムの置換の指示がサ
ブＣＰＵ４１に入力され、サブＣＰＵ４１からＲＡＭ１
３に対して書込み許可可能信号Ｓ２が入力される。
【００４７】したがって、通信回線４３ｂからの指示に
よって、通信回線４３ａから供給されたプログラムがＲ
ＡＭ１３に書き込まれ、これによってプログラムの置換
が行われる。
よって、通信回線４３ａから供給されたプログラムがＲ
ＡＭ１３に書き込まれ、これによってプログラムの置換
が行われる。
【００４８】このコンピュータシステム１ｂにおいて
も、通信回線４３ｂからの指示によってサブＣＰＵ４１
が動作しない限り、ＲＡＭ１３の内容が書き換えられる
ことがなく、ＲＡＭ１３内のプログラムは保存される。
も、通信回線４３ｂからの指示によってサブＣＰＵ４１
が動作しない限り、ＲＡＭ１３の内容が書き換えられる
ことがなく、ＲＡＭ１３内のプログラムは保存される。
【００４９】上述したように、いずれのコンピュータシ
ステム１，１ａ，１ｂにおいても、プログラムの保存に
ついての信頼性を低下させることなく、容易にプログラ
ムの置換を行うことができる。
ステム１，１ａ，１ｂにおいても、プログラムの保存に
ついての信頼性を低下させることなく、容易にプログラ
ムの置換を行うことができる。
【００５０】そして、ＲＡＭ１３への書き込みを可能と
するために、プログラムの置換を行うための操作に基づ
いてコンピュータシステム１自体がその許可可能信号Ｓ
２（又はパルス信号Ｓ２）を発生するので、システム自
体による信頼性の向上が図られている。
するために、プログラムの置換を行うための操作に基づ
いてコンピュータシステム１自体がその許可可能信号Ｓ
２（又はパルス信号Ｓ２）を発生するので、システム自
体による信頼性の向上が図られている。
【００５１】上述の実施例によると、ＲＡＭ１３にＣＰ
Ｕ１１の実行すべきプログラムを格納したので、製品で
の複数のプログラムによるチェックを、他の装置を必要
とすることなく簡単に行うことができる。
Ｕ１１の実行すべきプログラムを格納したので、製品で
の複数のプログラムによるチェックを、他の装置を必要
とすることなく簡単に行うことができる。
【００５２】上述の実施例において、ゲート回路２３，
２３ａとして、ＣＰＵ１１の書込み信号Ｓ３をＲＡＭ１
３のＷＥ端子に対する接続又は非接続を制御することの
できる回路であれば、上述した以外に種々の回路を用い
ることができる。
２３ａとして、ＣＰＵ１１の書込み信号Ｓ３をＲＡＭ１
３のＷＥ端子に対する接続又は非接続を制御することの
できる回路であれば、上述した以外に種々の回路を用い
ることができる。
【００５３】その他、保護回路１５，１５ａ、外部ＲＯ
Ｍカード１９、１９ａ、又はコンピュータシステム１，
１ａ，１ｂの各部の構成、回路、処理内容などは、本発
明の主旨に沿って上述した以外に種々変更することがで
きる。
Ｍカード１９、１９ａ、又はコンピュータシステム１，
１ａ，１ｂの各部の構成、回路、処理内容などは、本発
明の主旨に沿って上述した以外に種々変更することがで
きる。
【００５４】
【発明の効果】本発明によると、プログラムの保存につ
いての信頼性を低下させることなく、容易にプログラム
の置換を行うことができる。
いての信頼性を低下させることなく、容易にプログラム
の置換を行うことができる。
【図１】本発明に係る第１実施例のコンピュータシステ
ムのブロック図である。
ムのブロック図である。
【図２】コンピュータシステムのメモリマップを示す図
である。
である。
【図３】コンピュータシステムの処理の概略の流れを示
すフローチャートである。
すフローチャートである。
【図４】プッシュスイッチが押されたときの各部の信号
状態を示すタイミングチャートである。
状態を示すタイミングチャートである。
【図５】保護回路における他の実施例のゲート回路を示
す図である。
す図である。
【図６】本発明に係る第２実施例のコンピュータシステ
ムのブロック図である。
ムのブロック図である。
【図７】本発明に係る第３実施例のコンピュータシステ
ムのプロック図である。
ムのプロック図である。
１，１ａ，１ｂ コンピュータシステム １１ ＣＰＵ １３ ＲＡＭ（プログラムメモリ） １５，１５ａ 保護回路 １６ 割込み回路（割込み発生回路） １９，１９ａ 外部ＲＯＭカード（外部メモリ） ２１ プッシュスイッチ（指示部） ２２ パルス発生回路（パルス信号発生回路、許可可能
信号発生回路） ２３，２３ａ ゲート回路 ３２ 割込み回路（割込み発生回路） Ｓ２ パルス信号（許可可能信号） Ｓ３ 書込み信号
信号発生回路） ２３，２３ａ ゲート回路 ３２ 割込み回路（割込み発生回路） Ｓ２ パルス信号（許可可能信号） Ｓ３ 書込み信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸田 修二 大阪府大阪市中央区安土町２丁目３番13号 大阪国際ビル ミノルタカメラ株式会社 内 (72)発明者 野村 慶一 大阪府大阪市中央区安土町２丁目３番13号 大阪国際ビル ミノルタカメラ株式会社 内
Claims (3)
- 【請求項１】ＣＰＵ及び当該ＣＰＵにより実行されるプ
ログラムを格納したプログラムメモリを有したコンピュ
ータシステムにおいて、 前記プログラムメモリとして書込み及び読出しが可能な
メモリ素子を用い、 前記プログラムメモリの書込み許可端子と前記ＣＰＵか
ら出力される書込み信号との間に保護回路を設け、 前記保護回路は、 前記プログラムメモリに対してプログラムの置換を指示
するための指示部と、 前記指示部からの指示によって一定時間のみ許可可能信
号を発生する許可可能信号発生回路と、 前記許可可能信号が発生しているときのみ、前記ＣＰＵ
から出力される書込み信号を前記プログラムメモリの書
込み許可端子に対して有効とするゲート回路とを有して
おり、 前記プログラムの置換を行うときに、前記指示部からの
指示によって前記許可可能信号を発生させた状態で、前
記プログラムメモリに対して置換後のプログラムを書込
むことを特徴とするプログラムの置換方法。 - 【請求項２】ＣＰＵ及び当該ＣＰＵにより実行されるプ
ログラムを格納したプログラムメモリを有したコンピュ
ータシステムにおいて、 前記プログラムメモリとして書込み及び読出しが可能な
メモリ素子を用い、 前記プログラムメモリに格納されたプログラムに対して
置換すべきプログラムを格納した外部メモリを準備し、 前記外部メモリを当該コンピュータシステムに接続する
ことによって、前記プログラムメモリの書込み許可端子
と前記ＣＰＵから出力される書込み信号との間が接続さ
れるようにし、且つ、前記ＣＰＵに対して割込みを発生
させ、当該外部メモリから当該プログラムメモリにプロ
グラムを転送して書き込むことを特徴とするプログラム
の置換方法。 - 【請求項３】ＣＰＵ及び当該ＣＰＵにより実行されるプ
ログラムを格納したプログラムメモリを有したコンピュ
ータシステムにおいて、 前記プログラムメモリとして書込み及び読出しが可能な
メモリ素子が用いられ、 前記プログラムメモリの書込み許可端子と前記ＣＰＵか
ら出力される書込み信号との間に保護回路が設けられ、 前記保護回路は、 前記プログラムメモリに対してプログラムの置換を指示
するための指示部と、 前記指示部からの指示によって一定時間幅のパルス信号
を発生するパルス信号発生回路と、 前記パルス信号が発生しているときのみ、前記ＣＰＵか
ら出力される書込み信号を前記プログラムメモリの書込
み許可端子に対して有効とするゲート回路とを有し、 前記指示部からの指示によって、前記プログラムメモリ
に置換後のプログラムを書込むための割込みを前記ＣＰ
Ｕに発生させる割込み発生回路が設けられてなることを
特徴とするプログラムの置換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179872A JPH0628173A (ja) | 1992-07-07 | 1992-07-07 | プログラムの置換方法及び装置 |
| US08/086,159 US5592650A (en) | 1992-07-07 | 1993-07-02 | Computer apparatus and method for replacing programs between memories by employing protection mechanism with write enable generation scheme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179872A JPH0628173A (ja) | 1992-07-07 | 1992-07-07 | プログラムの置換方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628173A true JPH0628173A (ja) | 1994-02-04 |
Family
ID=16073385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4179872A Pending JPH0628173A (ja) | 1992-07-07 | 1992-07-07 | プログラムの置換方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5592650A (ja) |
| JP (1) | JPH0628173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015386A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | プロセッサ集積回路及びプロセッサ集積回路を用いた製品開発方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829047A (en) * | 1996-08-29 | 1998-10-27 | Lucent Technologies Inc. | Backup memory for reliable operation |
| JP3292698B2 (ja) * | 1998-07-10 | 2002-06-17 | 株式会社バンダイ | 電子機器装置 |
| EP1504350A1 (en) * | 2002-05-16 | 2005-02-09 | Nokia Corporation | Method, device and memory controller for adapting data transfer bus |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229804A (en) * | 1976-06-28 | 1980-10-21 | Fujitsu Fanuc Limited | Numerical control unit having a cassette type memory |
| JPS58199388A (ja) * | 1982-05-17 | 1983-11-19 | 富士ゼロックス株式会社 | 文章表示装置 |
| US4725977A (en) * | 1983-06-03 | 1988-02-16 | Cpt, Ltd. | Cartridge programming system and method using a central and local program library |
| CA1270339A (en) * | 1985-06-24 | 1990-06-12 | Katsuya Nakagawa | System for determining a truth of software in an information processing apparatus |
| JPS62260244A (ja) * | 1986-05-06 | 1987-11-12 | Nintendo Co Ltd | メモリカ−トリツジ |
| US4796181A (en) * | 1986-10-24 | 1989-01-03 | Wiedemer John D | Billing system for computer software |
| US5245582A (en) * | 1987-10-27 | 1993-09-14 | Mitsubishi Denki Kabushiki Kaisha | Memory card circuit with power-down control of access buffer |
| JPH01296361A (ja) * | 1988-05-25 | 1989-11-29 | Mitsubishi Electric Corp | メモリカード |
| US5276903A (en) * | 1988-08-12 | 1994-01-04 | Hatachi Maxell, Ltd. | Method for rewriting partial program data in an IC card and apparatus therefor |
| US5349669A (en) * | 1988-12-21 | 1994-09-20 | Oki Electric Industry Co., Ltd. | Data write control means |
| US5359726A (en) * | 1988-12-22 | 1994-10-25 | Thomas Michael E | Ferroelectric storage device used in place of a rotating disk drive unit in a computer system |
| JPH0345076A (ja) * | 1989-07-12 | 1991-02-26 | Minolta Camera Co Ltd | 画像データの処理方式 |
| US5293601A (en) * | 1989-12-27 | 1994-03-08 | Teac Corporation | Floppy disk control unit and apparatus having a floppy disk control unit |
| JPH0474225A (ja) * | 1990-07-17 | 1992-03-09 | Meisei Electric Co Ltd | システムデータのコピー方法及びコピー用アダプタ |
| DE69131440T2 (de) * | 1990-08-20 | 2000-02-03 | Toshiba Kawasaki Kk | Verbindungszustandsbestätigungssystem und -methode für eine Expansionseinheit |
| JPH04137081A (ja) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | Ｅｅｐｒｏｍを有するｉｃメモリカード |
| JPH06214670A (ja) * | 1991-04-29 | 1994-08-05 | Intel Corp | コンピュータ装置およびそれを初期化する方法 |
-
1992
- 1992-07-07 JP JP4179872A patent/JPH0628173A/ja active Pending
-
1993
- 1993-07-02 US US08/086,159 patent/US5592650A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015386A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | プロセッサ集積回路及びプロセッサ集積回路を用いた製品開発方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5592650A (en) | 1997-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| EP0717341A1 (en) | Power enabling apparatus and method | |
| JPH0628173A (ja) | プログラムの置換方法及び装置 | |
| JPH10171938A (ja) | Ｐｃカード | |
| US5928361A (en) | Data security device and method thereof | |
| JPH0822422A (ja) | メモリ装置 | |
| US5835706A (en) | Method of controlling data writing into on-board microcomputer | |
| US6915247B1 (en) | Computer system | |
| JPH0935026A (ja) | コンピュータ用カード | |
| US4468753A (en) | Input/output buffer circuitry | |
| JP3828313B2 (ja) | 防災監視装置 | |
| JPS62200443A (ja) | 電子機器 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPH06231049A (ja) | 半導体ディスク装置 | |
| JPH03142516A (ja) | メモリカード保護装置 | |
| JP2000047896A (ja) | 装置固有情報の設定装置 | |
| JP3039479B2 (ja) | 拡張ｂｉｏｓ保護システム | |
| JPH10133958A (ja) | 通信装置制御回路 | |
| JPH08129508A (ja) | コンピュータシステム及びその共有メモリ制御方法 | |
| JPH0695973A (ja) | ファクシミリ装置 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JPH07160592A (ja) | 半導体メモリ装置 | |
| JPS59168994A (ja) | メモリを備えたシステムにおけるデ−タの秘密保護方式 | |
| JP3728580B2 (ja) | メモリ装置及びメモリ保護方法 | |
| JPH0533249U (ja) | 情報記憶装置 |