JPH0533249U - 情報記憶装置 - Google Patents

Abstract

(57)【要約】 【構成】 不揮発性メモリ１３に対して、指示手段１４
は、固有の情報を保護するために、書込不可能域を設定
するか否かの指示を行う。アドレスデコーダ１５は、不
揮発性メモリ１３に対して与えられるアドレスから、不
揮発性メモリ１３の書込可能域と書込不可能域を決定す
る。例えば、指示手段１４が所定の書込不可能域を設定
し、かつアドレスデコーダ１５の出力が書込不可能域を
示す信号であった場合、書込制御手段１６は、不揮発性
メモリ１３への情報の書込を禁止する。 【効果】 予め不揮発性メモリに固有の情報を書き込ん
だ後、以後その部分への書込を禁止できる。また、その
書込禁止を解除し、固有の情報を変更することもでき
る。これにより、メモリ資源の有効利用も図れる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、コンピュータ等の情報処理装置に使用される情報記憶装置に関する 。

【０００２】

【従来の技術】

情報処理装置の中には、その装置に固有の情報を継続的に記憶しておく必要が あるものがある。例えば、このような固有の情報としては、装置のシリアル番号 、ローカル・エリア・ネットワーク機器等においてはＭＡＣ（メディア・アクセ ス・コントロール）アドレス等の情報がある。これらの情報は、装置に固有であ るという特徴の他に、次の二つの特徴がある。 先ず、第１は、装置上のソフトウェアによって書換えられてはならないという ことである。即ち、上記のＭＡＣアドレス等は、公的な機関によって管理される ものであり、装置の使用者がソフトウェア等によって勝手に書き換えることは許 されていない。第２に、この種の情報は、情報量としてはさほど多くないという ことである。例えば、この情報量は通常は１００バイト程度である。

【０００３】 このような理由から、上述した情報を保持するのに、従来では以下の２種類の 方法が用いられていた。 第１の方法は、ＲＯＭ（リード・オンリ・メモリ）にこの種の情報を書き込ん で各々の装置に搭載する方法である。この場合には、装置毎に内容の異なるＲＯ Ｍを予め用意する必要がある。 第２の方法は、必要なビット数のショート端子等を設け、このショート端子の 接続または非接続により、装置に固有の情報を作成するものである。

【０００４】 図２に、上記第２の方法の回路図を示す。 図の回路は、複数のショート端子（あるいは基板上のパタン）１、２、３、４ と、ショート端子１、２、３、４の一端側に接続されたプルアップ抵抗５と、ゲ ート６とからなる。ショート端子１、２、３、４の一端側には、プルアップ抵抗 ５が接続され、ゲート６の入力端子に接続されている。また、ショート端子１、 ２、３は接地状態であり、ショート端子４は非接地状態となっている。ゲート６ の制御入力には読出し信号線７が接続され、ゲート６の出力端子にはぞれぞれ読 出しデータ線８、９、１０、１１が接続されている。また、プルアップ抵抗５の 他端側の端子１２には、レベル「１」の信号が与えられている。これにより、ゲ ート６は、読出し信号線７より読出し信号が印加された場合に、ショート端子１ 、２、３、４の状態をデータ線８、９、１０、１１に出力するよう構成されてい る。

【０００５】 このように構成された回路において、ショート端子１、２、３、４に情報を設 定しておくことにより、読出し信号を印加した場合に、この情報がデータ線８、 ９、１０、１１に読み出される。例えば、図２の状態では、ショート端子１、２ 、３が接地状態、ショート端子４が非接地状態であるため、データ線８〜１１に は順にレベル「０」「０」「０」「１」のデータが読み出される。

【０００６】

【考案が解決しようとする課題】

しかしながら、上記のような従来の方法では、以下に述べる問題点があった。 第１に、ＲＯＭを用いる方法では、内容の異なるＲＯＭを装置毎に揃えなけれ ばならないため、非効率的であり、コストアップの要因となっていた。また、上 述した情報は、通常、ＲＯＭの一部分を使用するだけで足りてしまうため、ＲＯ Ｍの大部分は未使用のままであり、メモリ資源の有効利用が行われていなかった 。 第２に、ショート端子等を用いた回路では、多数個のショート端子の設定、あ るいは基板上のパタンの削除を行わなければならず、多くの手間を要すると共に 、設定の誤りも発生し易いといった問題点を有していた。 本考案は、上記従来の問題点を解決するためになされたもので、メモリ資源の 有効利用を図ると共に、効率的な情報記憶装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】

本考案の情報記憶装置は、入力された情報を記憶する不揮発性メモリと、前記 不揮発性メモリに対して、書込不可能域を設定するか否かを指示する指示手段と 、前記不揮発性メモリに対して与えられるアドレスから、当該不揮発性メモリの 書込可能域と書込不可能域を決定するための識別信号を出力するアドレスデコー ダと、前記指示手段からの指示を受け、当該指示が、書込不可能域を設定するも のであり、かつ前記識別信号が書込不可能域を示すものであった場合、前記不揮 発性メモリに対する書込を禁止する書込制御手段を備えたものである。

【０００８】

【作用】

本考案の情報記憶装置においては、不揮発性メモリに対して、指示手段は、固 有の情報を保護するために、書込不可能域を設定するか否かの指示を行う。アド レスデコーダは、不揮発性メモリに対して与えられるアドレスから、不揮発性メ モリの書込可能域と書込不可能域を決定する。例えば、指示手段が所定の書込不 可能域を設定し、かつアドレスデコーダの出力が書込不可能域を示す信号であっ た場合、書込制御手段は、不揮発性メモリへの情報の書込を禁止する。 従って、予め不揮発性メモリに固有の情報を書き込んだ後、以後その部分への 書込を禁止できる。また、その書込禁止を解除し、固有の情報を変更することも できる。これにより、メモリ資源の有効利用も図れる。

【０００９】

【実施例】

以下、本考案の実施例を図面を用いて詳細に説明する。 図１は本考案の情報記憶装置の実施例を示す構成図である。 図の装置は、不揮発性メモリ１３と、指示手段１４と、アドレスデコーダ１５ と、書込制御手段１６とからなる。不揮発性メモリ１３は、ＥＥＰＲＯＭ（電気 的消去可能リード・オンリ・メモリ）や、電池等でバックアップされたＲＡＭ（ ランダム・アクセス・メモリ）等からなる。 図３に、不揮発性メモリ１３のメモリ状態図を示す。 この例においては、不揮発性メモリ１３は、４Ｋバイトからなり、そのうちの １Ｋバイトは、後述するように通常の動作時は書込不可能域１３ａとして用いら れる。尚、残りの３Ｋバイトは書込可能域１３ｂとして構成されている。

【００１０】 また、図１において、アドレス線１７は、不揮発性メモリ１３のアクセスのた めのアドレスを与えるための信号線であり、データ線１８は、不揮発性メモリ１ ３とのデータの入出力を行うための信号線である。 アドレスデコーダ１５は、アドレス線１７を介して不揮発性メモリ１３に与え られるアドレスから、不揮発性メモリ１３の書込可能域と書込不可能域とを決定 するための識別信号ａを出力する回路である。具体的には、アドレスが書込不可 能域１３ａを参照している場合は、識別信号ａのレベルを「１」とし、その他の 場合「０」とするものである。

【００１１】 図４に、アドレスデコーダ１５の真理値を示す。 即ち、アドレスが不揮発性メモリ１３の書込不可能域１３ａを示している場合 は、識別信号ａ（信号線２７上の信号）は「１」であり、その他のアドレスでは 、「０」を出力する。 図１の指示手段１４は、不揮発性メモリ１３に対して書込不可能域を設定する か否かを指示する手段で、端子１９、２０、線２１とプルアップ抵抗２２からな る。線２１は、例えばショートプラグ等からなり、端子１９、２０に対して容易 に着脱できる。この線２１の装着時は端子１９、２０が接続状態となり、未装着 時は端子１９、２０が遮断状態となる。また、プルアップ抵抗２２の他端側の端 子２３はレベル「１」に固定されている。これにより、指示手段１４の指示信号 ｂの信号線２４のレベルは、端子１９、２０の接続時には「０」、未接続時には 「１」となる。

【００１２】 書込制御手段１６は、アドレスデコーダ１５から出力される識別信号ａと、指 示手段１４から出力される指示信号ｂとに基づき、不揮発性メモリ１３に対する 書込の可否を制御する手段で、ＮＡＮＤゲート（否定論理積回路）２５とＡＮＤ ゲート（論理積回路）２６から構成されている。ＮＡＮＤゲート２５には、アド レスデコーダ１５の信号線２７（識別信号ａの出力線）と、指示手段１４の信号 線２４とを接続し、その出力信号線２８をＡＮＤゲート２６の入力側に接続して いる。また、ＡＮＤゲート２６の他方の入力には、書込信号線２９が接続されて いる。ＡＮＤゲート２６の出力信号線３０は、不揮発性メモリ１３のＷＥ（ライ ト・イネーブル）端子に接続され、書込の可否を決定するようになっている。ま た、この実施例では、書込信号線２９より与えられる書込信号ｃは、そのレベル が「１」の時に書込指示、レベル「０」の時に読出し指示が行われるものとする 。そして、信号線３０で与えらえる書込制御信号ｄが「１」の時、不揮発性メモ リ１３に対して書込指示が与えられる。尚、以上の構成において、アドレス線１ ７、書込信号線２９およびデータ線１８は、本考案が対象とする情報処理装置上 のソフトウェアが制御している。

【００１３】 次に、上記情報記憶装置の動作について説明する。 先ず、不揮発性メモリ１３の書込不可能域１３ａへの情報の書込方法と動作を 説明する。 書込不可能域１３ａへの書込時には、端子１９、２０間を線２１で接続する。 これにより、指示手段１４の信号線２４は、レベル「０」となるため、ＮＡＮＤ ゲート２５の出力信号線２８は、常にレベル「１」となる。従って、信号線３０ （書込制御信号ｄ）には、ＡＮＤゲート２６を通過した書込信号ｃの値がそのま ま伝えられる。これにより、アドレス線１７の示すアドレスが書込可能域１３ｂ 、書込不可能域１３ａにかかわりなく、書込信号ｃの指示により不揮発性メモリ １３への読み書き動作が行われる。 図５に、その動作の説明図を示す。 即ち、書込信号線２９がレベル「１」の場合は、信号線３０もレベル「１」と なるため、書込不可能域１３ａに対しても、データ線１８の値が不揮発性メモリ １３に書き込まれる。また、書込信号線２９がレベル「０」の場合は、信号線３ ０のレベルも「０」となるので、不揮発性メモリ１３の内容がデータ線１８上に 読み出される。

【００１４】 次に、通常の動作時について説明する。 先ず、通常の使用時には、端子１９、２０間は未接続としておく。即ち、線２ １は未装着とする。この時、指示手段１４の信号線２４は常にレベル「１」とな る。従って、ＮＡＮＤゲート２５は、信号線２７の値（識別信号ａの値）を反転 して信号線２８に出力する。ここで、アドレスが不揮発性メモリ１３の書込不可 能域１３ａを参照した場合は、アドレスデコーダ１５は信号線２７にレベル「１ 」を出力する。即ち、識別信号ａの値を「１」とする。一方、信号線２４のレベ ル「１」であるため、ＮＡＮＤゲート２５は、信号線２８にレベル「０」を出力 する。従って、ＡＮＤゲート２６は、信号線２９からの入力とは無関係に信号線 ３０をレベル「０」とする。その結果、不揮発性メモリ１３は、信号線２９の指 示とは無関係に、書込不可能域に対しては読出し動作のみを行い、書込動作を行 わない。

【００１５】 また、アドレスが書込可能域１３ｂを参照した場合には、アドレスデコーダ１ ５は信号線２７にレベル「０」を出力する。そこで、ＮＡＮＤゲート２５は信号 線２４はレベル「１」であるが、信号線２８にはレベル「１」を出力する。従っ て、ＡＮＤゲート２６は、信号線２９の値をそのまま信号線３０に出力する。そ の結果、不揮発性メモリ１３は、書込可能域１３ｂに対しては、信号線２９の値 に従って読み書き動作を行う。 図６はこのような動作の説明図である。 このように、端子１９、２０の接続されていない通常使用時では、不揮発性メ モリ１３の書込可能域１３ｂでは、通常の書込、読出しが行われ、書込不可能域 １３ａでは信号線２９の指示の如何にかかわらず、読出しのみが行われる。

【００１６】 尚、上記実施例では、指示手段１４として、端子１９、２０間を線２１で装着 または未装着として、その指示を行わせるよう構成したが、これに限定されるも のではなく、例えば、端子１９、２０および線２１の構成をオン／オフスイッチ 等で構成してもよい。

【００１７】

【考案の効果】

以上説明したように、本考案の情報記憶装置によれば、不揮発性メモリに対し 、書込不可能域の設定を指示する指示手段を設けると共に、不揮発性メモリへの アドレスから書込可能域と書込不可能域を決定するアドレスデコーダを設け、指 示手段の指示が書込不可能域の設定で、かつアドレスデコーダの出力が書込不可 能域であった場合は、不揮発性メモリに対する書込を禁止するようにしたので、 以下の効果がある。

【００１８】 不揮発性メモリに情報を書き込んだ後、指示手段の指示により書込禁止とで きるため、従来のような装置に固有のＲＯＭや基板パタンのカットが不要となり 、効率的な情報記憶装置が得られる。 指示手段の指示により、自由に書込を禁止または可能とすることができるた め、後に書込不可能域となる部分への情報の変更も容易であり、従来のように情 報変更のためのＲＯＭの交換や基板パタンの追加等の必要がなく、コスト低減化 を図ることができる。 書込不可能域の大きさは、アドレスデコーダの構成によって自由に設定する ことができるため、メモリの使用が効率的に行える。即ち、必要とするだけの書 込不可能域の残りの領域は、読み書き可能な不揮発性メモリとして使用できるた め、様々な用途に利用することができ、メモリ資源の有効利用を図ることができ る。

【図面の簡単な説明】

【図１】本考案の情報記憶装置の構成図である。

【図２】従来の情報記憶装置の構成図である。

【図３】本考案の情報記憶装置における不揮発性メモリ
のメモリ状態図である。

【図４】本考案の情報記憶装置におけるアドレスデコー
ダの真理値の説明図である。

【図５】本考案の情報記憶装置における指示手段の書込
不可能域非設定時の状態説明図である。

【図６】本考案の情報記憶装置における指示手段の書込
不可能域設定時の状態説明図である。

【符号の説明】

１３ 不揮発性メモリ １４ 指示手段 １５ アドレスデコーダ １６ 書込制御手段 ａ 識別信号 ｂ 指示信号 ｃ 書込信号 ｄ 書込制御信号

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力された情報を記憶する不揮発性メモ
   リと、 前記不揮発性メモリに対して、書込不可能域を設定する
   か否かを指示する指示手段と、 前記不揮発性メモリに対して与えられるアドレスから、
   当該不揮発性メモリの書込可能域と書込不可能域を決定
   するための識別信号を出力するアドレスデコーダと、 前記指示手段からの指示を受け、当該指示が、書込不可
   能域を設定するものであり、かつ前記識別信号が書込不
   可能域を示すものであった場合、前記不揮発性メモリに
   対する書込を禁止する書込制御手段を備えた情報記憶装
   置。