JP3168572B2 - Ｃｐｕ暴走検知機能付きｉｃカード - Google Patents
Ｃｐｕ暴走検知機能付きｉｃカードInfo
- Publication number
- JP3168572B2 JP3168572B2 JP01037990A JP1037990A JP3168572B2 JP 3168572 B2 JP3168572 B2 JP 3168572B2 JP 01037990 A JP01037990 A JP 01037990A JP 1037990 A JP1037990 A JP 1037990A JP 3168572 B2 JP3168572 B2 JP 3168572B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- identification code
- card
- volatile memory
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はICカード、特に電源供給が瞬断してCPUが暴
走した場合、この暴走状態を検知し、ユーザデータが破
壊されることを防ぐ機能をもったCPU暴走検知機能付きI
Cカードに関する。
走した場合、この暴走状態を検知し、ユーザデータが破
壊されることを防ぐ機能をもったCPU暴走検知機能付きI
Cカードに関する。
磁気カードに代わる新しい情報記憶媒体として、ICカ
ードの普及が期待されている。このICカードは、外形は
従来の磁気カードとほぼ同じであるが、内部にはCPUと
メモリとを備えており、その利用価値は磁気カードをは
るかに上まわるものである。一般に、ICカードには、３
つのタイプのメモリが設けられている。すなわち、CPU
動作に必要なプログラムを記憶したROM、ユーザデータ
を記憶しておくためのE2PROM、そしてCPUの作業領域と
して用いられるRAMである。このうち、ROMおよびE2PROM
は、電源供給を遮断しても記憶内容が保持される不揮発
性メモリであるが、RAMは電源供給が遮断されると記憶
内容が失われてしまう揮発性メモリである。CPUはこれ
らの各メモリをアクセスしながら、端末機との間で必要
なデータのやりとりを行う。
ードの普及が期待されている。このICカードは、外形は
従来の磁気カードとほぼ同じであるが、内部にはCPUと
メモリとを備えており、その利用価値は磁気カードをは
るかに上まわるものである。一般に、ICカードには、３
つのタイプのメモリが設けられている。すなわち、CPU
動作に必要なプログラムを記憶したROM、ユーザデータ
を記憶しておくためのE2PROM、そしてCPUの作業領域と
して用いられるRAMである。このうち、ROMおよびE2PROM
は、電源供給を遮断しても記憶内容が保持される不揮発
性メモリであるが、RAMは電源供給が遮断されると記憶
内容が失われてしまう揮発性メモリである。CPUはこれ
らの各メモリをアクセスしながら、端末機との間で必要
なデータのやりとりを行う。
しかしながら、従来のICカードには、電源供給が瞬断
した場合にCPUが暴走し、E2PROMに記憶されているユー
ザデータを誤って書き替えてしまう危険性があるという
問題があった。ICカードに対する電源供給が瞬断する
と、揮発性メモリであるRAM内のデータが不定状態にな
る。すると、このRAMのアドレス空間を作業領域として
用いていたCPUが暴走することになる。このときROM内の
書込み命令が実行されると、ユーザデータを記憶してい
るE2PROMへの書き込み動作が誤って行われ、ユーザデー
タまでこわれてしまうという結果になる。暴走したCPU
は、リセット信号を与えることにより復帰させることが
可能であるが、一度こわれたユーザデータはもはや復帰
させることはできなくなる。これは高度なセキュリティ
を要求されるICカードにとって大きな問題である。
した場合にCPUが暴走し、E2PROMに記憶されているユー
ザデータを誤って書き替えてしまう危険性があるという
問題があった。ICカードに対する電源供給が瞬断する
と、揮発性メモリであるRAM内のデータが不定状態にな
る。すると、このRAMのアドレス空間を作業領域として
用いていたCPUが暴走することになる。このときROM内の
書込み命令が実行されると、ユーザデータを記憶してい
るE2PROMへの書き込み動作が誤って行われ、ユーザデー
タまでこわれてしまうという結果になる。暴走したCPU
は、リセット信号を与えることにより復帰させることが
可能であるが、一度こわれたユーザデータはもはや復帰
させることはできなくなる。これは高度なセキュリティ
を要求されるICカードにとって大きな問題である。
そこで本発明は、電源供給の瞬断によってCPUが暴走
しても、この暴走によるユーザデータの破壊を防ぐこと
ができるCPU暴走検知機能付きICカードを提供すること
を目的とする。
しても、この暴走によるユーザデータの破壊を防ぐこと
ができるCPU暴走検知機能付きICカードを提供すること
を目的とする。
本発明は、 電源供給が遮断すると記憶していたデータが失われる
揮発性メモリと、 電源供給が遮断しても記憶していたデータが保存さ
れ、少なくともその一部分に対しては書き込みが可能な
不揮発性メモリと、 不揮発性メモリ内のプログラムによって動作し、揮発
性メモリのアドレス空間を作業領域として利用し、種々
の演算を行う機能を有するCPUと、 を備えるICカードにおいて、 CPUに、リセット信号が与えられたときに、揮発性メ
モリの所定アドレスに所定の識別コードを書き込む動作
をさせ、 CPUが不揮発性メモリに対する書き込み動作を行う際
に、揮発性メモリの所定アドレスから識別コードを読み
出し、この読み出した識別コードが前に書き込んだとき
の識別コードと一致した場合にのみ、不揮発性メモリに
対する書き込みを許可するようにしたものである。
揮発性メモリと、 電源供給が遮断しても記憶していたデータが保存さ
れ、少なくともその一部分に対しては書き込みが可能な
不揮発性メモリと、 不揮発性メモリ内のプログラムによって動作し、揮発
性メモリのアドレス空間を作業領域として利用し、種々
の演算を行う機能を有するCPUと、 を備えるICカードにおいて、 CPUに、リセット信号が与えられたときに、揮発性メ
モリの所定アドレスに所定の識別コードを書き込む動作
をさせ、 CPUが不揮発性メモリに対する書き込み動作を行う際
に、揮発性メモリの所定アドレスから識別コードを読み
出し、この読み出した識別コードが前に書き込んだとき
の識別コードと一致した場合にのみ、不揮発性メモリに
対する書き込みを許可するようにしたものである。
本発明によるICカードでは、CPUにリセット信号が与
えられるたびに、揮発性メモリの所定アドレスに所定の
識別コードが書き込まれる。この識別コードは、揮発性
メモリ内のデータがこわれたか否かを判定するためのパ
ラメータとして機能する。電源供給が瞬断した場合、揮
発性メモリ内のデータが不定状態になる。これによりCP
Uが暴走するが、このとき書き込んだ識別コードも不定
状態になっているはずである。そこで、CPUが不揮発性
メモリに対する書き込み動作を行うときには常に、揮発
性メモリから識別コードを読み出すチェックを行うよう
にする。そして、この読み出した識別コードがこわれて
いた場合には、不揮発性メモリへの書き込みを許可しな
いようにしておけば、CPU暴走時に不揮発性メモリが誤
って書き替えられてしまうことを防ぐことができる。
えられるたびに、揮発性メモリの所定アドレスに所定の
識別コードが書き込まれる。この識別コードは、揮発性
メモリ内のデータがこわれたか否かを判定するためのパ
ラメータとして機能する。電源供給が瞬断した場合、揮
発性メモリ内のデータが不定状態になる。これによりCP
Uが暴走するが、このとき書き込んだ識別コードも不定
状態になっているはずである。そこで、CPUが不揮発性
メモリに対する書き込み動作を行うときには常に、揮発
性メモリから識別コードを読み出すチェックを行うよう
にする。そして、この読み出した識別コードがこわれて
いた場合には、不揮発性メモリへの書き込みを許可しな
いようにしておけば、CPU暴走時に不揮発性メモリが誤
って書き替えられてしまうことを防ぐことができる。
以下本発明を図示する実施例に基づいて説明する。第
１図は、本発明に係るICカードの基本構成を示すブロッ
ク図である。このICカード100は、CPU10と、３種類のメ
モリ、すなわち、ROM20、E2PROM30、RAM40、を内蔵して
いる。CPU10には、５つの外部接続端子が接続されてい
る。すなわち電源端子VCC、接地端子GND、データ入出力
端子I/O、クロック端子CLK、リセット端子RSTである。
電源端子VCCと接地端子GNDとの間には、端末機側から所
定の電源電圧が印加される。たとえば、接地端子GNDに0
V、電源端子VCCに5Vの電源電圧が供給される。なお、こ
の電源電圧は、各メモリに対しても供給されている。デ
ータ入出力端子I/Oは、端末機とのデータのやりとりを
行うために用いられ、この端子を通してシリアルデータ
が入出力される。また、クロック端子CLKおよびリセッ
ト端子RSTには、端末機側からそれぞれクロック信号お
よびリセット信号が与えられる。
１図は、本発明に係るICカードの基本構成を示すブロッ
ク図である。このICカード100は、CPU10と、３種類のメ
モリ、すなわち、ROM20、E2PROM30、RAM40、を内蔵して
いる。CPU10には、５つの外部接続端子が接続されてい
る。すなわち電源端子VCC、接地端子GND、データ入出力
端子I/O、クロック端子CLK、リセット端子RSTである。
電源端子VCCと接地端子GNDとの間には、端末機側から所
定の電源電圧が印加される。たとえば、接地端子GNDに0
V、電源端子VCCに5Vの電源電圧が供給される。なお、こ
の電源電圧は、各メモリに対しても供給されている。デ
ータ入出力端子I/Oは、端末機とのデータのやりとりを
行うために用いられ、この端子を通してシリアルデータ
が入出力される。また、クロック端子CLKおよびリセッ
ト端子RSTには、端末機側からそれぞれクロック信号お
よびリセット信号が与えられる。
ROM20内には、CPU10を動作させるために必要なプログ
ラムが内蔵されている。CPU10はこのプログラムに従っ
て種々の演算動作を行う。E2PROM30内には、ユーザの氏
名、ユーザ番号、暗証番号などの各ユーザ固有のユーザ
データが記憶されている。また、RAM40は、CPU10の作業
領域としてのアドレス空間に割り当てられ、CPU10が動
作中に、種々の変数、パラメータなどを保存するために
用いる。ここで、ROM20およびE2PROM30は、不揮発性の
メモリであり、電源端子VCCからの電源供給がなくなっ
ても、記憶したデータが失われることはない。したがっ
て、ユーザがこのICカードを普段持ち歩いている状態で
も、これらのメモリに記憶された内容は保持される。こ
れに対して、RAM40は、電源端子VCCからの電源供給がな
くなると、記憶したデータは失われてしまう揮発性メモ
リである。前述のように、このRAM40はCPU10の作業領域
として用いられるので、ICカード100が端末機に挿入さ
れ、電源端子VCCに電源が供給されているときにデータ
を一時記憶することができれば十分である。
ラムが内蔵されている。CPU10はこのプログラムに従っ
て種々の演算動作を行う。E2PROM30内には、ユーザの氏
名、ユーザ番号、暗証番号などの各ユーザ固有のユーザ
データが記憶されている。また、RAM40は、CPU10の作業
領域としてのアドレス空間に割り当てられ、CPU10が動
作中に、種々の変数、パラメータなどを保存するために
用いる。ここで、ROM20およびE2PROM30は、不揮発性の
メモリであり、電源端子VCCからの電源供給がなくなっ
ても、記憶したデータが失われることはない。したがっ
て、ユーザがこのICカードを普段持ち歩いている状態で
も、これらのメモリに記憶された内容は保持される。こ
れに対して、RAM40は、電源端子VCCからの電源供給がな
くなると、記憶したデータは失われてしまう揮発性メモ
リである。前述のように、このRAM40はCPU10の作業領域
として用いられるので、ICカード100が端末機に挿入さ
れ、電源端子VCCに電源が供給されているときにデータ
を一時記憶することができれば十分である。
一方、データの書き替えが可能かどうかという点から
これらの３つのメモリを分類すると、ROM20は書き替え
不能なメモリであり、E2PROM30およびRAM40は書き替え
可能なメモリである。ただし、E2PROM30の場合には、書
き替えを行う場合には、所定の書き替え用電圧を供給す
る必要がある。
これらの３つのメモリを分類すると、ROM20は書き替え
不能なメモリであり、E2PROM30およびRAM40は書き替え
可能なメモリである。ただし、E2PROM30の場合には、書
き替えを行う場合には、所定の書き替え用電圧を供給す
る必要がある。
この装置の特徴は、RAM40内の一部に、識別コード用
領域41を設けた点である。CPU10は、リセット端子RSTに
リセット信号が与えられると、この識別コード用領域41
に、所定の識別コードを書き込む。この書き込みのタイ
ミングを第２図に示す。通常、リセット信号が与えられ
るのは、ユーザがICカード100を端末機に挿入したとき
である。ICカード100を端末機に挿入すると、電源端子V
CCに所定の電圧が供給され、クロック端子CLKにクロッ
ク信号が供給される。続いて、リセット端子RSTにリセ
ット信号が与えられることになる。CPU10は、このリセ
ット信号を受けると、これに応じてANSWER TO RESET信
号51をI/O端子に出力する。本実施例のICカードでは、C
PU10が識別コード用領域41に識別コードを書き込むタイ
ミングは、このANSWER TO RESET信号51を出力する直前
（タイミング52）または直後（タイミング53）としてい
る。書き込む識別コードは、どのようなコードでもかま
わない。たとえば、３バイトからなる「AF 4B 17」の
ような任意のコードを決めておけばよい。CPU10にリセ
ット信号が与えられるたびに、この３バイトの特有の識
別コードがRAM40内の領域41に書き込まれることにな
る。
領域41を設けた点である。CPU10は、リセット端子RSTに
リセット信号が与えられると、この識別コード用領域41
に、所定の識別コードを書き込む。この書き込みのタイ
ミングを第２図に示す。通常、リセット信号が与えられ
るのは、ユーザがICカード100を端末機に挿入したとき
である。ICカード100を端末機に挿入すると、電源端子V
CCに所定の電圧が供給され、クロック端子CLKにクロッ
ク信号が供給される。続いて、リセット端子RSTにリセ
ット信号が与えられることになる。CPU10は、このリセ
ット信号を受けると、これに応じてANSWER TO RESET信
号51をI/O端子に出力する。本実施例のICカードでは、C
PU10が識別コード用領域41に識別コードを書き込むタイ
ミングは、このANSWER TO RESET信号51を出力する直前
（タイミング52）または直後（タイミング53）としてい
る。書き込む識別コードは、どのようなコードでもかま
わない。たとえば、３バイトからなる「AF 4B 17」の
ような任意のコードを決めておけばよい。CPU10にリセ
ット信号が与えられるたびに、この３バイトの特有の識
別コードがRAM40内の領域41に書き込まれることにな
る。
さて、CPU10は、必要に応じて、E2PROM30内のユーザ
データの書き替え動作を行う。第３図は、このICカード
におけるE2PROM30への書き込み動作の手順を示す流れ図
である。まず、CPU10は、実際にE2PROM30への書き込み
動作を行う前に、ステップS1において、必ずRAM40によ
り識別コードの読み出しを行う。すなわち、領域41から
識別コードが読み出されることになる。そして、ステッ
プS2において、この読み出した識別コードと、前述のリ
セット時に書き込んだ識別コードとの照合が行われる。
この例の場合、読み出した識別コードが、「AF 4B 1
7」であれば両者は一致することになる。ステップS3に
おいて、照合結果が一致していれば、ステップS4の書込
処理を行う。すなわち、CPU10によってE2PROM30内のユ
ーザデータが書き替えられることになる。ところが、照
合結果が不一致となれば、ステップS5において書込中止
となり、ユーザデータの書き替えは行われない。
データの書き替え動作を行う。第３図は、このICカード
におけるE2PROM30への書き込み動作の手順を示す流れ図
である。まず、CPU10は、実際にE2PROM30への書き込み
動作を行う前に、ステップS1において、必ずRAM40によ
り識別コードの読み出しを行う。すなわち、領域41から
識別コードが読み出されることになる。そして、ステッ
プS2において、この読み出した識別コードと、前述のリ
セット時に書き込んだ識別コードとの照合が行われる。
この例の場合、読み出した識別コードが、「AF 4B 1
7」であれば両者は一致することになる。ステップS3に
おいて、照合結果が一致していれば、ステップS4の書込
処理を行う。すなわち、CPU10によってE2PROM30内のユ
ーザデータが書き替えられることになる。ところが、照
合結果が不一致となれば、ステップS5において書込中止
となり、ユーザデータの書き替えは行われない。
正常な状態においては、ICカード100に対する電源供
給が継続されRAM40内のデータは保持されるため、識別
コードがこわれることはない。したがって、ステップS3
において常に一致の判断がなされ、E2PROM30に対する書
込動作が行われる。すなわち、正常な状態においては、
ユーザデータの書替動作が妨げられることはない。一
方、電源供給の瞬断という異常事態が発生すると、RAM4
0内のデータがこわれ、CPU10が暴走することになる。と
ころがこの場合、識別コードもこわれることになり、ス
テップS3において不一致の判断がなされ、誤った書込動
作は中止されるのである。このような手順を踏むことに
より、電源供給の瞬断によりCPU10が暴走しても、E2PRO
M30内のユーザデータが誤って書き替えられることを防
ぐことができる。暴走したCPU10をもとの状態に戻すた
めに、やがてリセット信号が与えられることになるが、
この場合には、識別コードも再び書き込まれることにな
り、正常な状態に戻すことができる。
給が継続されRAM40内のデータは保持されるため、識別
コードがこわれることはない。したがって、ステップS3
において常に一致の判断がなされ、E2PROM30に対する書
込動作が行われる。すなわち、正常な状態においては、
ユーザデータの書替動作が妨げられることはない。一
方、電源供給の瞬断という異常事態が発生すると、RAM4
0内のデータがこわれ、CPU10が暴走することになる。と
ころがこの場合、識別コードもこわれることになり、ス
テップS3において不一致の判断がなされ、誤った書込動
作は中止されるのである。このような手順を踏むことに
より、電源供給の瞬断によりCPU10が暴走しても、E2PRO
M30内のユーザデータが誤って書き替えられることを防
ぐことができる。暴走したCPU10をもとの状態に戻すた
めに、やがてリセット信号が与えられることになるが、
この場合には、識別コードも再び書き込まれることにな
り、正常な状態に戻すことができる。
以上、本発明を一実施例に基づいて説明したが、本発
明はこの実施例のみに限定されるものではない。たとえ
ば、識別コードとしては、上述の３バイトのデータに限
らず、どのようなコードを用いてもかまわない。また、
識別コードを書き込むタイミングとして、上述の実施例
では、ANSWER TO RESET信号をI/O端子に出力する直前ま
たは直後としているが、これもどのようなタイミングで
書き込みを行ってもかまわない。要するに、リセット信
号が与えられるたびに、識別コードの書き込みが行われ
ればよい。
明はこの実施例のみに限定されるものではない。たとえ
ば、識別コードとしては、上述の３バイトのデータに限
らず、どのようなコードを用いてもかまわない。また、
識別コードを書き込むタイミングとして、上述の実施例
では、ANSWER TO RESET信号をI/O端子に出力する直前ま
たは直後としているが、これもどのようなタイミングで
書き込みを行ってもかまわない。要するに、リセット信
号が与えられるたびに、識別コードの書き込みが行われ
ればよい。
以上のとおり本発明のICカードによれば、揮発性メモ
リ内の識別コードによって、CPUの暴走を検知するよう
にしたため、電源供給の瞬断によってCPUが暴走して
も、この暴走によるユーザデータの破壊を防ぐことがで
きる。
リ内の識別コードによって、CPUの暴走を検知するよう
にしたため、電源供給の瞬断によってCPUが暴走して
も、この暴走によるユーザデータの破壊を防ぐことがで
きる。
第１図は本発明の一実施例に係るICカードの基本構成を
示すブロック図、第２図は第１図のICカードにおけるリ
セット動作を示すタイミングチャート、第３図は第１図
のICカードにおける不揮発性メモリへの書込手順を示す
流れ図である。 100……ICカード、10……CPU、20……RAM、30……E2PRO
M、40……ROM、41……識別コード領域、51……ANSWER T
O RESET信号、52,53……識別コード書込タイミング、V
CC……電源端子、GND……接地端子、I/O……データ入出
力端子、CLK……クロック端子、RST……リセット端子。
示すブロック図、第２図は第１図のICカードにおけるリ
セット動作を示すタイミングチャート、第３図は第１図
のICカードにおける不揮発性メモリへの書込手順を示す
流れ図である。 100……ICカード、10……CPU、20……RAM、30……E2PRO
M、40……ROM、41……識別コード領域、51……ANSWER T
O RESET信号、52,53……識別コード書込タイミング、V
CC……電源端子、GND……接地端子、I/O……データ入出
力端子、CLK……クロック端子、RST……リセット端子。
Claims (1)
- 【請求項１】電源供給が遮断すると記憶していたデータ
が失われる揮発性メモリと、 電源供給が遮断しても記憶していたデータが保存され、
少なくともその一部分に対しては書き込みが可能な不揮
発性メモリと、 前記不揮発性メモリ内のプログラムによって動作し、前
記揮発性メモリのアドレス空間を作業領域として利用
し、種々の演算を行う機能を有するCPUと、 を備えるICカードにおいて、 前記CPUに、リセット信号が与えられたときに、前記揮
発性メモリの所定アドレスに所定の識別コードを書き込
む動作をさせ、 前記CPUが前記不揮発性メモリに対する書き込み動作を
行う際に、前記揮発性メモリの前記所定アドレスから識
別コードを読み出し、この読み出した識別コードが前に
書き込んだときの識別コードと一致した場合にのみ、前
記不揮発性メモリに対する書き込みを許可するようにし
たことを特徴とするCPU暴走検知機能付きICカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01037990A JP3168572B2 (ja) | 1990-01-19 | 1990-01-19 | Ｃｐｕ暴走検知機能付きｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01037990A JP3168572B2 (ja) | 1990-01-19 | 1990-01-19 | Ｃｐｕ暴走検知機能付きｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214384A JPH03214384A (ja) | 1991-09-19 |
| JP3168572B2 true JP3168572B2 (ja) | 2001-05-21 |
Family
ID=11748500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01037990A Expired - Fee Related JP3168572B2 (ja) | 1990-01-19 | 1990-01-19 | Ｃｐｕ暴走検知機能付きｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168572B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09319665A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 書込み／読出し可能な不揮発メモリによるデータバックアップ方式 |
| JP3370978B2 (ja) * | 1999-09-10 | 2003-01-27 | 株式会社ソニー・コンピュータエンタテインメント | エンタテインメント装置および情報処理装置 |
| JP4608174B2 (ja) * | 1999-09-10 | 2011-01-05 | 株式会社ソニー・コンピュータエンタテインメント | エンタテインメント装置、情報処理装置及び可搬型記憶装置 |
-
1990
- 1990-01-19 JP JP01037990A patent/JP3168572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214384A (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5206938A (en) | Ic card with memory area protection based on address line restriction | |
| KR20140108666A (ko) | 스마트 카드의 비휘발성 메모리에 데이터 쓰기 | |
| US5974513A (en) | IC memory card having read/write inhibit capabilities | |
| US5039850A (en) | IC card | |
| US5812446A (en) | Method and apparatus for the protection of non-volatile memory zones | |
| JP3168572B2 (ja) | Ｃｐｕ暴走検知機能付きｉｃカード | |
| JP3512252B2 (ja) | Ｃｐｕを内蔵した情報記録媒体 | |
| KR100310486B1 (ko) | 마이크로컴퓨터 | |
| JP3471842B2 (ja) | データ管理装置、データ記憶装置およびデータ管理方法 | |
| EP1079340A2 (en) | Integrated circuit card protected from unauthorized access | |
| JPH048838B2 (ja) | ||
| JPS62131354A (ja) | Ｉｃカ−ドに於ける情報書き込み制御方法 | |
| JP2002150246A (ja) | 携帯可能電子装置 | |
| CN117573155B (zh) | 产品信息处理方法及芯片 | |
| JP2609645B2 (ja) | 携帯可能電子装置 | |
| JP2850049B2 (ja) | Ｉｃカード | |
| JP3634417B2 (ja) | Ｉｃカード | |
| JP3057326B2 (ja) | Ｉｃカード | |
| JP3789994B2 (ja) | Ｉｃカード | |
| JPH052536A (ja) | Ｉｃカード | |
| JP2001229069A (ja) | Ｉｃモジュール | |
| JP2008152452A (ja) | 携帯可能電子装置、携帯可能電子装置の制御方法およびｉｃカード | |
| JP2022178821A (ja) | セキュアエレメント，トランザクション制御方法およびデバイス | |
| JPH11282992A (ja) | Ｉｃカード | |
| JPH09231329A (ja) | メモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |