JPH06276490A - 同期変換装置 - Google Patents
同期変換装置Info
- Publication number
- JPH06276490A JPH06276490A JP5082603A JP8260393A JPH06276490A JP H06276490 A JPH06276490 A JP H06276490A JP 5082603 A JP5082603 A JP 5082603A JP 8260393 A JP8260393 A JP 8260393A JP H06276490 A JPH06276490 A JP H06276490A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- synchronization
- abnormality
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 同期変換装置において、その後段の機器の不
安定動作を防ぐために入力信号「無」のときに同期信号
を付加して出力信号を生成しつつ系統異常の検出をも可
能とする。 【構成】 同期変換用メモリ4への書込み異常をエラー
検出器9にて検出する。このエラー検出は書込み制御回
路2の書込みタイミング信号eの周波数ずれにより行う
ことができる。エラー検出されるとそのエラー情報lを
ブランキングデータ発生回路6にて生成して、ブランキ
ング期間内の所定部分にこれを重畳して出力信号jとす
る。
安定動作を防ぐために入力信号「無」のときに同期信号
を付加して出力信号を生成しつつ系統異常の検出をも可
能とする。 【構成】 同期変換用メモリ4への書込み異常をエラー
検出器9にて検出する。このエラー検出は書込み制御回
路2の書込みタイミング信号eの周波数ずれにより行う
ことができる。エラー検出されるとそのエラー情報lを
ブランキングデータ発生回路6にて生成して、ブランキ
ング期間内の所定部分にこれを重畳して出力信号jとす
る。
Description
【0001】
【産業上の利用分野】本発明は同期変換装置に関し、特
にテレビジョン映像信号の同期を変換する同期変換装置
に関するものである。
にテレビジョン映像信号の同期を変換する同期変換装置
に関するものである。
【0002】
【従来の技術】従来のこの種の同期変換装置の一例を図
2に示す。この例は、入力テレビジョン映像信号がアナ
ログ信号aの場合とディジタル信号bの場合との両方に
適用されるものであり、アナログ入力信号aは一入力端
子101から入力されA/D(アナログ/ディジタル)
変換器1へ供給され、シリアルディジタルデータcとな
って切替器3の一入力となっている。また、ディジタル
入力信号bは他入力端子102から入力されて切替器3
の他入力となっている。
2に示す。この例は、入力テレビジョン映像信号がアナ
ログ信号aの場合とディジタル信号bの場合との両方に
適用されるものであり、アナログ入力信号aは一入力端
子101から入力されA/D(アナログ/ディジタル)
変換器1へ供給され、シリアルディジタルデータcとな
って切替器3の一入力となっている。また、ディジタル
入力信号bは他入力端子102から入力されて切替器3
の他入力となっている。
【0003】この切替器3において2つの信号b,cは
必要に応じて択一的に導出される。この導出信号dはメ
モリ4へ書込まれることになる。このメモリ4への書込
み制御は書込み制御回路2により、入力信号aまたはb
の同期信号に同期しつつ行われるようになっている。
必要に応じて択一的に導出される。この導出信号dはメ
モリ4へ書込まれることになる。このメモリ4への書込
み制御は書込み制御回路2により、入力信号aまたはb
の同期信号に同期しつつ行われるようになっている。
【0004】そのために、この書込み制御回路2へ入力
信号a,bが供給されており、この入力信号中の同期信
号に同期した書込みタイミング信号eがこの書込み制御
回路2から生成される。
信号a,bが供給されており、この入力信号中の同期信
号に同期した書込みタイミング信号eがこの書込み制御
回路2から生成される。
【0005】メモリ4からの読出し制御は読出し制御回
路5により行われるものであり、この読出し制御回路5
は基準同期信号入力端子103からの基準同期信号fに
同期した読出しタイミング信号gを生成する。これによ
り、外部からの入力テレビジョン映像信号a,bは局内
の基準同期信号fに同期した信号hとなり、同期変換が
なされることになるのである。
路5により行われるものであり、この読出し制御回路5
は基準同期信号入力端子103からの基準同期信号fに
同期した読出しタイミング信号gを生成する。これによ
り、外部からの入力テレビジョン映像信号a,bは局内
の基準同期信号fに同期した信号hとなり、同期変換が
なされることになるのである。
【0006】入力端子103から供給された基準同期信
号fはブランキングデータ発生回路6へ入力され、ブラ
ンキング部分において重畳すべきデータiが生成されて
ブランキング処理回路7へ供給される。このブランキン
グ処理回路7では、メモリ4から読出されたテレビジョ
ン映像信号データ(ディジタルデータ)hとブランキン
グデータiとが重畳されてディジタル出力信号jとして
P/S(パラレル/シリアル)変換回路8へ出力され
る。
号fはブランキングデータ発生回路6へ入力され、ブラ
ンキング部分において重畳すべきデータiが生成されて
ブランキング処理回路7へ供給される。このブランキン
グ処理回路7では、メモリ4から読出されたテレビジョ
ン映像信号データ(ディジタルデータ)hとブランキン
グデータiとが重畳されてディジタル出力信号jとして
P/S(パラレル/シリアル)変換回路8へ出力され
る。
【0007】この様にして、アナログテレビジョン映像
信号aもしくはディジタルテレビジョン映像信号bは、
局内の基準同期信号fに同期したシリアルディジタル信
号kとして出力端子201から出力されることになる。
信号aもしくはディジタルテレビジョン映像信号bは、
局内の基準同期信号fに同期したシリアルディジタル信
号kとして出力端子201から出力されることになる。
【0008】ところで、放送局の回線設備においては、
この同期変換装置は外線から入力されてくるテレビジョ
ン映像信号を自局の基準同期信号に同期させるために多
数使用されている。この回路設備は信頼性確保のために
二重化を行うと設備が膨大となることから、系統の故障
に対しては、人間系によるパッチングにて対応してい
る。
この同期変換装置は外線から入力されてくるテレビジョ
ン映像信号を自局の基準同期信号に同期させるために多
数使用されている。この回路設備は信頼性確保のために
二重化を行うと設備が膨大となることから、系統の故障
に対しては、人間系によるパッチングにて対応してい
る。
【0009】しかしながら、近年入力系統の増大に伴っ
て迂回系統への自動迂回の必要性が増大しており、この
様な自動迂回の一例の系統図を図3に示す。図3におい
ては、外部から入力される映像信号を自局の基準同期信
号に変換して局内の必要箇所に分配する場合の例を示し
ている。
て迂回系統への自動迂回の必要性が増大しており、この
様な自動迂回の一例の系統図を図3に示す。図3におい
ては、外部から入力される映像信号を自局の基準同期信
号に変換して局内の必要箇所に分配する場合の例を示し
ている。
【0010】A系統については、端子301Aを介して
アナログテレビジョン映像信号が入力され、第1の同期
検知器31Aと映像分配器32Aへ夫々供給される。第
1の同期検知器31Aでは同期の検知が行われる。映像
分配器32Aの出力は図2に示した同期変換装置33A
と迂回スイッチャ35とに分配して供給され、同期変換
装置33Aにて自局の基準同期信号に同期させると共
に、シリアルディジタル信号として出力され、第2の同
期検知器34Aと回線スイッチャ36とに供給される。
アナログテレビジョン映像信号が入力され、第1の同期
検知器31Aと映像分配器32Aへ夫々供給される。第
1の同期検知器31Aでは同期の検知が行われる。映像
分配器32Aの出力は図2に示した同期変換装置33A
と迂回スイッチャ35とに分配して供給され、同期変換
装置33Aにて自局の基準同期信号に同期させると共
に、シリアルディジタル信号として出力され、第2の同
期検知器34Aと回線スイッチャ36とに供給される。
【0011】他のB系統やC系統等についても前述のA
系統と同様に接続されている。
系統と同様に接続されている。
【0012】一方、迂回スイッチャ35の出力はA系統
の映像分配器32Aより後段の接続と同様に、同期変換
装置33Uに供給され、自局の基準同期信号に同期させ
ると共に、シリアルディジタル信号として出力されて第
2の同期検知器34Uと回線スイッチャ36とに夫々供
給される。回線スイッチャ36では、後段での必要な一
つの系統(A,B,……のうちの一つの系統)が選択さ
れて出力端子401を介して出力される。
の映像分配器32Aより後段の接続と同様に、同期変換
装置33Uに供給され、自局の基準同期信号に同期させ
ると共に、シリアルディジタル信号として出力されて第
2の同期検知器34Uと回線スイッチャ36とに夫々供
給される。回線スイッチャ36では、後段での必要な一
つの系統(A,B,……のうちの一つの系統)が選択さ
れて出力端子401を介して出力される。
【0013】ここで、前述した如く、A,B,……の系
統に異常が生じたときには自動的に迂回系統に切替えら
れることが必要となる。このことは、A,B,……の系
統が正常か異常かの判断を正確に行うことが必要とな
る。そこで、例えば、第1の同期検知器(31A,31
B,……)が「信号有」で、第2の同期検知器(34
A,34B,……)が「信号無」であれば、この系統は
異常であると判断できるようになっているのである。
統に異常が生じたときには自動的に迂回系統に切替えら
れることが必要となる。このことは、A,B,……の系
統が正常か異常かの判断を正確に行うことが必要とな
る。そこで、例えば、第1の同期検知器(31A,31
B,……)が「信号有」で、第2の同期検知器(34
A,34B,……)が「信号無」であれば、この系統は
異常であると判断できるようになっているのである。
【0014】
【発明が解決しようとする課題】ところが、図2に示す
従来の同期変換装置では、入力信号が無い場合でも、ブ
ランキングデータ発生回路6により生成された、基準同
期信号fに同期したデータiを付加して出力してしまう
様になっているために、図3における同期検知器では異
常が検出できないことになる。
従来の同期変換装置では、入力信号が無い場合でも、ブ
ランキングデータ発生回路6により生成された、基準同
期信号fに同期したデータiを付加して出力してしまう
様になっているために、図3における同期検知器では異
常が検出できないことになる。
【0015】これを回避する方法として、同期変換装置
において入力が「信号無」の場合も出力を「信号無」と
することも考えられるが、こうすると、後段に接続され
る機器が不安定な動作を強いられるという欠点がある。
よって、運用上の面からは、同期変換装置の機能として
は、後段機器の不安定動作をなくすために「信号無」の
ときは同期信号を付加して出力することが必要であり、
かつ「信号無」のときに系統異常の判定ができることが
必要となる。
において入力が「信号無」の場合も出力を「信号無」と
することも考えられるが、こうすると、後段に接続され
る機器が不安定な動作を強いられるという欠点がある。
よって、運用上の面からは、同期変換装置の機能として
は、後段機器の不安定動作をなくすために「信号無」の
ときは同期信号を付加して出力することが必要であり、
かつ「信号無」のときに系統異常の判定ができることが
必要となる。
【0016】そこで、本発明はこの様な要求に鑑みてな
されたものであって、その目的とするところは、「入力
信号無」のときにも同期信号を付加して出力すると共に
「入力信号無」のときの系統異常の判定を容易に可能と
した同期変換装置を提供することにある。
されたものであって、その目的とするところは、「入力
信号無」のときにも同期信号を付加して出力すると共に
「入力信号無」のときの系統異常の判定を容易に可能と
した同期変換装置を提供することにある。
【0017】
【課題を解決するための手段】本発明による同期変換装
置は、メモリと、入力テレビジョン映像信号をこの映像
信号に含まれる同期信号に同期しつつ前記メモリへ書込
む書込み制御手段と、基準同期信号に同期しつつ前記メ
モリから映像信号を読出す読出し制御手段とを含み、前
記入力テレビジョン映像信号を前記基準同期信号に同期
せしめるようにした同期変換装置であって、前記メモリ
への書込み異常を検出するエラー検出手段と、前記エラ
ー検出手段のエラー検出情報を前記メモリからの読出し
出力のブランキング期間に重畳する重畳手段とを含むこ
とを特徴とする。
置は、メモリと、入力テレビジョン映像信号をこの映像
信号に含まれる同期信号に同期しつつ前記メモリへ書込
む書込み制御手段と、基準同期信号に同期しつつ前記メ
モリから映像信号を読出す読出し制御手段とを含み、前
記入力テレビジョン映像信号を前記基準同期信号に同期
せしめるようにした同期変換装置であって、前記メモリ
への書込み異常を検出するエラー検出手段と、前記エラ
ー検出手段のエラー検出情報を前記メモリからの読出し
出力のブランキング期間に重畳する重畳手段とを含むこ
とを特徴とする。
【0018】
【実施例】以下に図面を用いて本発明の実施例について
説明する。
説明する。
【0019】図1は本発明の実施例のブロック図であ
り、図2と同等部分は同一符号により示している。本例
では、図2の従来構成に対して、エラー検出器9を追加
した点が異なっており、他は図2のそれと同等となって
いる。
り、図2と同等部分は同一符号により示している。本例
では、図2の従来構成に対して、エラー検出器9を追加
した点が異なっており、他は図2のそれと同等となって
いる。
【0020】エラー検出器9は書込み制御回路2の書込
みタイミング信号eの異常を検出するものであり、異常
が検出されれば異常情報lとしてブランキングデータ発
生回路6へこれを伝えるようになっている。すなわち、
同期変換の際に、メモリ4への書込みに異常があれば、
エラー検出器9にてこれを検出して、ディジタル出力信
号のブランキング期間に、ブランキングデータ発生回路
6とブランキング処理回路7とによりアラーム信号を重
畳するようにしているのである。
みタイミング信号eの異常を検出するものであり、異常
が検出されれば異常情報lとしてブランキングデータ発
生回路6へこれを伝えるようになっている。すなわち、
同期変換の際に、メモリ4への書込みに異常があれば、
エラー検出器9にてこれを検出して、ディジタル出力信
号のブランキング期間に、ブランキングデータ発生回路
6とブランキング処理回路7とによりアラーム信号を重
畳するようにしているのである。
【0021】図4はアナログ入力信号aとディジタル出
力信号jとの関係を示す波形図である。図に示す様に、
ディジタル出力信号jはアナログ入力信号aに対応して
ブランキング期間のブランキングデータ信号iとディジ
タル読出し信号hとから構成されており、ブランキング
期間内の同期先端部の一部に相当する部分にいわゆるア
ンシラリ(ancillary)データ部が存在してい
る。このアンシラリデータ部はユーザーズビットとして
用いられているもので、利用者が任意に使用することが
できるビット部分となっている。
力信号jとの関係を示す波形図である。図に示す様に、
ディジタル出力信号jはアナログ入力信号aに対応して
ブランキング期間のブランキングデータ信号iとディジ
タル読出し信号hとから構成されており、ブランキング
期間内の同期先端部の一部に相当する部分にいわゆるア
ンシラリ(ancillary)データ部が存在してい
る。このアンシラリデータ部はユーザーズビットとして
用いられているもので、利用者が任意に使用することが
できるビット部分となっている。
【0022】そこで、本発明では、エラー検出器9によ
りメモリ書込みタイミング信号eが異常のときにアラー
ム信号lを生成させて、ブランキングデータ発生回路6
にてアンシラリデータ部分にそのアラーム情報を重畳さ
せるようにしている。
りメモリ書込みタイミング信号eが異常のときにアラー
ム信号lを生成させて、ブランキングデータ発生回路6
にてアンシラリデータ部分にそのアラーム情報を重畳さ
せるようにしている。
【0023】尚、エラー検出器9における書込みタイミ
ング信号eの異常検出方法としては、例えば次の様な方
法が考えられる。
ング信号eの異常検出方法としては、例えば次の様な方
法が考えられる。
【0024】書込み制御回路2はPLL(フェイズロッ
ドループ回路)方式により書込みタイミング信号eを発
生する方式が採用されていることが一般的である。すな
わち、入力信号a,bの同期信号にPLLを同期させて
メモリ4への書込みタイミング信号eを生成しているの
で、入力信号a,bが無くなったり異常となった場合に
は、PLLはロックがはずれてフリーラン状態(周波数
ずれ状態)となることを利用して、書込みタイミング信
号eの周期を検出することで、書込み異常が検知できる
ことになる。すなわち、書込みタイミング信号の周波数
ずれがある範囲内になったときに異常検出するようにす
るのである。
ドループ回路)方式により書込みタイミング信号eを発
生する方式が採用されていることが一般的である。すな
わち、入力信号a,bの同期信号にPLLを同期させて
メモリ4への書込みタイミング信号eを生成しているの
で、入力信号a,bが無くなったり異常となった場合に
は、PLLはロックがはずれてフリーラン状態(周波数
ずれ状態)となることを利用して、書込みタイミング信
号eの周期を検出することで、書込み異常が検知できる
ことになる。すなわち、書込みタイミング信号の周波数
ずれがある範囲内になったときに異常検出するようにす
るのである。
【0025】
【発明の効果】以上述べた如く、本発明によれば、入力
信号のメモリへの書込み時にその書込みが正常か否かの
検出を行って異常であれば、メモリからの読出しディジ
タル出力信号のアンシラリデータ部にエラー情報として
のアラーム信号を重畳するようにしたので、後段の同期
検知器においてこのアラーム信号を検出することにより
系統異常が検知でき、自動迂回が可能となって放送局で
の運用業務の軽減が図れるという効果がある。
信号のメモリへの書込み時にその書込みが正常か否かの
検出を行って異常であれば、メモリからの読出しディジ
タル出力信号のアンシラリデータ部にエラー情報として
のアラーム信号を重畳するようにしたので、後段の同期
検知器においてこのアラーム信号を検出することにより
系統異常が検知でき、自動迂回が可能となって放送局で
の運用業務の軽減が図れるという効果がある。
【図1】本発明の実施例のブロック図である。
【図2】従来の同期変換装置の一例を示すブロック図で
ある。
ある。
【図3】放送局における自動迂回系統の一例を示すブロ
ック図である。
ック図である。
【図4】アナログテレビジョン映像信号とディジタル出
力信号との関係を示す図である。
力信号との関係を示す図である。
1 A/D変換器 2 書込み制御回路 3 切替器 4 メモリ 5 読出し制御回路 6 ブランキングデータ発生回路 7 ブランキング処理回路 8 P/S変換回路 9 エラー検出器
Claims (3)
- 【請求項1】 メモリと、入力テレビジョン映像信号を
この映像信号に含まれる同期信号に同期しつつ前記メモ
リへ書込む書込み制御手段と、基準同期信号に同期しつ
つ前記メモリから映像信号を読出す読出し制御手段とを
含み、前記入力テレビジョン映像信号を前記基準同期信
号に同期せしめるようにした同期変換装置であって、前
記メモリへの書込み異常を検出するエラー検出手段と、
前記エラー検出手段のエラー検出情報を前記メモリから
の読出し出力のブランキング期間に重畳する重畳手段と
を含むことを特徴とする同期変換装置。 - 【請求項2】 前記エラー検出手段は、前記書込み制御
手段の書込みタイミング信号の周波数ずれを検出してこ
のずれがある範囲になったときに異常を検出するよう構
成されていることを特徴とする請求項1記載の同期変換
装置。 - 【請求項3】 前記重畳手段は、前記エラー検出情報を
前記ブランキング期間内のアンシラリデータ部に重畳す
るよう構成されていることを特徴とする請求項1または
2記載の同期変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5082603A JPH06276490A (ja) | 1993-03-17 | 1993-03-17 | 同期変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5082603A JPH06276490A (ja) | 1993-03-17 | 1993-03-17 | 同期変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06276490A true JPH06276490A (ja) | 1994-09-30 |
Family
ID=13779066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5082603A Pending JPH06276490A (ja) | 1993-03-17 | 1993-03-17 | 同期変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06276490A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62262580A (ja) * | 1986-05-09 | 1987-11-14 | Nec Corp | テレビジヨン同期変換装置 |
JPS62287780A (ja) * | 1986-06-06 | 1987-12-14 | Nec Corp | 回線断補償テレビジヨン同期変換装置 |
JPH04344794A (ja) * | 1991-05-21 | 1992-12-01 | Sony Corp | 時間軸補正装置 |
-
1993
- 1993-03-17 JP JP5082603A patent/JPH06276490A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62262580A (ja) * | 1986-05-09 | 1987-11-14 | Nec Corp | テレビジヨン同期変換装置 |
JPS62287780A (ja) * | 1986-06-06 | 1987-12-14 | Nec Corp | 回線断補償テレビジヨン同期変換装置 |
JPH04344794A (ja) * | 1991-05-21 | 1992-12-01 | Sony Corp | 時間軸補正装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040153750A1 (en) | Information processing apparatus | |
JPH06276490A (ja) | 同期変換装置 | |
JPH02183642A (ja) | ディジタル伝送端局装置 | |
JP3125886B2 (ja) | 再生装置 | |
JP2643578B2 (ja) | 自己診断回路 | |
JPS6342978B2 (ja) | ||
JP2775813B2 (ja) | 映像アナログ・デジタル変換装置 | |
JPH0447783A (ja) | 時間軸誤差補正装置 | |
JP2590688B2 (ja) | フレーム位相合わせ回路 | |
JP2734613B2 (ja) | 障害情報収集方式 | |
JPS597974B2 (ja) | ル−プ伝送システムの同期装置 | |
JPS63135092A (ja) | 時間軸変動補正装置 | |
JPH0662481A (ja) | ディジタル交換機の同期信号発生回路 | |
JPH02192367A (ja) | フレームシンクロナイザ | |
JPH1019943A (ja) | 無停電電源装置の停電検出回路 | |
JPH05327671A (ja) | 冗長構成装置 | |
JPH05167647A (ja) | 障害検出機能を有する速度変換装置 | |
JPS63167541A (ja) | スタツフ同期方式 | |
JPH02134939A (ja) | 入力データ同期回路 | |
JPH0353679A (ja) | 同期回路 | |
JPH08106730A (ja) | データ処理装置 | |
JPS5647120A (en) | Method and device for generating synchronizing signal of multiple system | |
JPH0738548A (ja) | 伝送装置 | |
JPS63153934A (ja) | デ−タ伝送方式 | |
JPH06292079A (ja) | 映像スイッチャの自己診断装置 |